CN108233905B - 上电复位电路和电源装置 - Google Patents
上电复位电路和电源装置 Download PDFInfo
- Publication number
- CN108233905B CN108233905B CN201611152250.2A CN201611152250A CN108233905B CN 108233905 B CN108233905 B CN 108233905B CN 201611152250 A CN201611152250 A CN 201611152250A CN 108233905 B CN108233905 B CN 108233905B
- Authority
- CN
- China
- Prior art keywords
- reset
- transistor
- power
- control
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
Abstract
本发明提供了一种上电复位电路和电源装置。所述上电复位电路包括:过电压检测单元,与电源的电压输出端连接,用于当检测到所述电压输出端输出的电压大于或等于预定电压时生成过电压指示信号;以及,计时单元,与所述过电压检测单元连接,用于在接收到所述过电压指示信号时开始计时,并在经过计时时间后生成上电复位标示信号;所述计时时间能被调节。本发明所述的上电复位电路和电源装置通过设置于过电压检测单元后端的计时单元即可直接在接收到所述过电压指示信号S1时开始计时,不需要外部微控制器控制,也不需要在电源上电前即开始工作,并且计时时间可以根据实际情况调节,工作灵活方便。
Description
技术领域
本发明涉及电源的上电复位技术领域,尤其涉及一种上电复位电路和电源装置。
背景技术
当电源(例如LDO(线性稳压电源))工作在上电复位完成的临界点或PLL(锁相环)稳定之前的零界点时,模拟电路需要给相配合的数字电路一个标志信号,以表示从所述时刻起,电源输出稳定以及PLL稳定,以此保证了电路系统的可靠性。
在目前应用的LDO电路中,POR(Power On Reset,上电复位)电路主体结构主要有以下来那个种:一种是采用电容,利用电容充电时电压指数上升的特性来控制电压上升过程,这种电路的上电复位时间长并且不可控;第二种是采用微控制器来控制启动过程的纯数字控制,这种软启动电路需要另外的微控制器控制且需要在电源电路部分上电前就已经开始工作,并且不能灵活控制启动时间。
发明内容
本发明的主要目的在于提供一种上电复位电路和电源装置,解决现有的上电复位电路中的计时单元采用设置于外部微控制器中的软启动计时电路从而导致的需要通过外部微控制器控制、在电源上电前就需开始工作并且计时时间不能根据实际情况调节的问题。
为了达到上述目的,本发明提供了一种上电复位电路,其特征在于,包括:
过电压检测单元,与电源的电压输出端连接,用于当检测到所述电压输出端输出的电压大于或等于预定电压时生成过电压指示信号;以及,
计时单元,与所述过电压检测单元连接,用于在接收到所述过电压指示信号时开始计时,并在经过计时时间后生成上电复位标示信号;所述计时时间能被调节。
实施时,所述过电压检测单元还用于输出计时输入电压信号,当检测到所述电压输出端输出的电压小于所述预定电压时控制所述计时输入电压信号为低电平,当检测到所述电压输出端输出的电压大于或等于所述预定电压时控制所述计时输入电压信号为高电平;
所述计时单元还用于输出上电复位电压信号,在开始计时至生成上电复位标示信号之前控制所述上电复位电压信号为高电平,在生成上电复位标示信号之后控制所述上电复位电压信号为低电平。
实施时,所述计时单元包括第一D触发器和控制模块;
所述控制模块包括控制复位端、控制置位端以及控制输出端;
所述控制模块的控制复位端与所述过电压检测单元的计时输入电压信号输出端连接,所述控制模块的控制置位端与所述第一D触发器的反相输出端连接,所述控制模块的输出端与所述第一D触发器的输入端连接;
所述控制模块用于当所述控制复位端接入低电平时控制所述控制输出端输出低电平,当所述控制复位端和所述控制置位端都接入高电平时控制所述控制输出端输出高电平,当所述控制复位端接入高电平并所述控制置位端接入低电平时控制所述控制输出端输出的电压不变;
所述第一D触发器的时钟信号输入端接入第一时钟信号。
实施时,本发明所述的上电复位电路还包括:第一时钟信号生成单元,与所述电源的电压输出端连接,用于根据所述电压输出端输出的电压生成所述第一时钟信号。
实施时,所述控制模块包括:
第一复位晶体管,栅极与所述控制复位端连接,第一极与高电平输出端连接;
置位晶体管,栅极与所述控制置位端连接,第二极与所述第一复位晶体管的第二极连接;
第二复位晶体管,栅极与所述控制复位端连接,第一极接地,第二极与所述置位晶体管的第一极连接;
第一输出晶体管,栅极与所述第一复位晶体管的第二极连接,第一极与所述高电平输出端连接,第二极与所述控制输出端连接;以及,
第二输出晶体管,栅极与所述第一复位晶体管的第二极连接,第一极接地,第二极与所述控制输出端连接;
所述第一复位晶体管和所述第一输出晶体管为p型晶体管,所述置位晶体管、所述第二复位晶体管和所述第二输出晶体管为n型晶体管。
实施时,所述计时单元还包括第一延时模块;
所述第一延时模块连接于所述过电压检测单元的计时输入电压信号输出端和所述控制模块的控制复位端之间,用于将所述计时输入电压信号输出端输出的计时输入电压信号延时第一预定时间后输出至所述控制复位端;所述第一预定时间能被调节。
实施时,所述第一延时模块包括:第二D触发器,输入端与所述过电压检测单元的计时输入电压信号输出端连接,正相输出端与所述控制模块的控制复位端连接,时钟信号输入端接入第二时钟信号;或者,
所述第一延时模块包括:
第二D触发器,输入端与所述过电压检测单元的计时输入电压信号输出端连接,时钟信号输入端接入所述第二时钟信号;以及,
第三D触发器,输入端与所述第二D触发器的反相输出端连接,反相输出端与所述控制模块的控制复位端连接,时钟信号输入端接入所述第二时钟信号。
实施时,当所述第一延时模块包括第二触发器时,所述第一预定时间为所述第二时钟信号的时钟周期;当所述第一延时模块包括第二触发器和第三触发器时,所述第一预定时间为所述第二时钟信号的时钟周期的两倍。
实施时,所述计时单元还包括:第二时钟信号生成单元,与所述电源的电压输出端连接,用于根据所述电压输出端输出的电压生成所述第二时钟信号。
实施时,所述过电压检测单元包括过电压检测模块和迟滞比较器,其中,
所述过电压检测模块与所述电源的电压输出端连接,用于生成过电压检测信号,当所述电压输出端输出的电压大于或等于预定电压时控制所述过电压检测信号为低电平;以及,
所述迟滞比较器的输入端与所述过电压检测模块的过电压检测信号输出端连接;
所述迟滞比较器的输出端用于输出所述计时输入电压信号;
所述迟滞比较器的输出端输出的初始的计时输入电压信号为低电平,所述迟滞比较器用于当其输入端接入低电平时控制通过其输出端输出高电平。
实施时,所述过电压检测单元还包括第一开关;
所述迟滞比较器的输入端还通过所述第一开关与一电流源连接;
所述第一开关的控制端接入所述上电复位电压信号,当所述上电复位电压信号为高电平时,所述第一开关导通,当所述上电复位电压信号为低电平时,所述第一开关断开。
实施时,所述过电压检测模块包括:
检测电阻,第一端与所述电源的电压输出端连接;以及,
第一检测晶体管,栅极与所述检测电阻的第二端连接,第一极接地,第二极与所述迟滞比较器的输入端连接;
所述第一检测晶体管为n型晶体管。
实施时,所述过电压检测模块还包括第二检测晶体管和第二开关;
所述第一检测晶体管的第一极通过所述第二检测晶体管接地;
所述第二检测晶体管的栅极与所述检测电阻的第二端连接,所述第二检测晶体管的第一极接地,所述第二检测晶体管的第二极与所述第一检测晶体管的第一极连接;
所述第二检测晶体管为n型晶体管;
所述第二开关的控制端接入所述上电复位电压信号,所述第二开关的第一端与所述第二检测晶体管的漏极连接,所述第二开关的第二端与地端连接;当所述上电复位电压信号为高电平时,所述第二开关断开,当所述上电复位电压信号为低电平时,所述第二开关导通。
本发明还提供了一种电源装置,包括电源和上述的上电复位电路;
所述上电复位电路包括的过电压检测单元与所述电源的电压输出端连接。
与现有技术相比,本发明所述的上电复位电路和电源装置通过设置于过电压检测单元后端的计时单元即可直接在接收到所述过电压指示信号S1时开始计时,不需要外部微控制器控制,也不需要在电源上电前即开始工作,并且计时时间可以根据实际情况调节,工作灵活方便。
附图说明
图1是本发明实施例所述的上电复位电路的结构框图;
图2是本发明所述的上电复位电路中的计时单元的一实施例的结构图;
图3是本发明所述的上电复位电路中的计时单元的所述实施例包括的控制模块的一具体实施例的电路图;
图4是本发明所述的上电复位电路中的计时单元的另一实施例的结构图;
图5是本发明所述的上电复位电路中的过电压检测单元的一具体实施例的电路图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图1所示,本发明实施例所述的上电复位电路包括:
过电压检测单元11,与电源10的电压输出端连接,用于当检测到所述电压输出端输出的电压Vout大于或等于预定电压时生成过电压指示信号S1;以及,
计时单元12,与所述过电压检测单元11连接,用于在接收到所述过电压指示信号S1时开始计时,并在经过计时时间后生成上电复位标示信号S2;所述计时时间能被调节。
本发明实施例所述的上电复位电路解决现有的上电复位电路中的计时单元采用设置于外部微控制器中的软启动计时电路从而导致的需要通过外部微控制器控制、在电源上电前就需开始工作并且计时时间不能根据实际情况调节的问题。
本发明实施例所述的上电复位电路通过设置于过电压检测单元11后端的计时单元12即可直接在接收到所述过电压指示信号S1时开始计时,不需要外部微控制器控制,也不需要在电源上电前即开始工作,并且计时时间可以根据实际情况调节,工作灵活方便。
所述预定电压可以根据电源的稳定输出电压以及实际情况进行设定。
在实际操作时,所述电源10可以为开关电源、LDO(线性稳压电源)或其他任何电源电路。
优选的,所述过电压检测单元11还用于输出计时输入电压信号Vi,当检测到所述电压输出端输出的电压Vout小于所述预定电压时控制所述计时输入电压信号Vi为低电平,当检测到所述电压输出端输出的电压Vout大于或等于所述预定电压时控制所述计时输入电压信号Vi为高电平;当Vi从低电平跳变为高电平时,所述过电压指示信号S1有效;
所述计时单元12还用于输出上电复位电压信号Vpor,在开始计时至生成上电复位标示信号之前控制所述上电复位电压信号Vpor为高电平,在生成上电复位标示信号之后控制所述上电复位电压信号Vpor为低电平。
具体的,如图2所示,所述计时单元可以包括第一D触发器D1和控制模块121;
所述控制模块121包括控制复位端R、控制置位端S以及控制输出端Z;
所述控制模块121的控制复位端R与所述过电压检测单元11的计时输入电压信号输出端连接,所述控制模块121的控制置位端S与所述第一D触发器D1的反相输出端连接,所述控制模块121的输出端Z与所述第一D触发器D1的输入端连接;
所述控制模块121用于当所述控制复位端R接入低电平时控制所述控制输出端Z输出低电平,当所述控制复位端R和所述控制置位端S都接入高电平时控制所述控制输出端Z输出高电平,当所述控制复位端R接入高电平并所述控制置位端S接入低电平时控制所述控制输出端Z输出的电压不变;
所述第一D触发器D1的时钟信号输入端接入第一时钟信号CLK1。
本发明如图2所示的上电复位电路的实施例在工作时,当所述过电压检测单元11检测到电源10的电压输出端输出的电压Vout小于预定电压时控制所述计时输入电压信号Vi为低电平,所述控制模块121的控制复位端R接入低电平,因此所述控制模块121通过所述控制输出端Z输出低电平,所述第一D触发器D1的输入端接入低电平,第一D触发器D1在延时T1后通过D1的反相输出端输出的上电复位电压信号Vpor为高电平(T1为CLK1的时钟周期),从而使得所述控制模块121的控制置位端S接入高电平,当所述过电压检测单元11检测到电源10的电压输出端输出的电压Vout大于或等于预定电压时控制所述计时输入电压信号Vi为高电平,则此时所述控制模块121的控制复位端R接入高电平,由于所述控制模块121的控制置位端S接入高电平,因此所述控制模块121通过控制输出端Z输出高电平,也即所述第一D触发器D1的输入端接入高电平,第一D触发器D1在延时T1后通过其反相输出端输出的上电复位电压信号Vpor为低电平,当所述上电复位电压信号Vpor由高电平跳变为低电平时,所述上电复位标示信号S2有效,标示上电复位完成。在本发明如图2所示的上电复位电路的实施例中,所述计时时间即为CLK1的时钟周期T1,T1可以根据对计时时间的需要灵活设置。
优选的,本发明实施例所述的上电复位电路还包括:第一时钟信号生成单元,与所述电源的电压输出端连接,用于根据所述电压输出端输出的电压生成所述第一时钟信号;本发明实施例所述的上电复位电路可以通过第一时钟信号生成单元根据电源10的电源输出端输出的电压Vout生成第一时钟信号CLK1,不需要外部电路提供CLK1,不会额外消耗功耗。
具体的,所述控制模块包括:
第一复位晶体管,栅极与所述控制复位端连接,第一极与高电平输出端连接;
置位晶体管,栅极与所述控制置位端连接,第二极与所述第一复位晶体管的第二极连接;
第二复位晶体管,栅极与所述控制复位端连接,第一极接地,第二极与所述置位晶体管的第一极连接;
第一输出晶体管,栅极与所述第一复位晶体管的第二极连接,第一极与所述高电平输出端连接,第二极与所述控制输出端连接;以及,
第二输出晶体管,栅极与所述第一复位晶体管的第二极连接,第一极接地,第二极与所述控制输出端连接;
所述第一复位晶体管和所述第一输出晶体管为p型晶体管,所述置位晶体管、所述第二复位晶体管和所述第二输出晶体管为n型晶体管。
如图3所示,所述控制模块包括:
第一复位晶体管TR1,栅极与所述控制复位端R连接,源极与输出高电平VDD的高电平输出端连接;
置位晶体管TS,栅极与所述控制置位端S连接,漏极与所述第一复位晶体管TR1的漏极连接;
第二复位晶体管TR2,栅极与所述控制复位端R连接,源极与地端GND连接,漏极与所述置位晶体管TS的源极连接;
第一输出晶体管TO1,栅极与所述第一复位晶体管TR1的漏极连接,源极与输出高电平VDD的高电平输出端连接,漏极与所述控制输出端Z连接;以及,
第二输出晶体管TO2,栅极与所述第一复位晶体管TR1的第二极连接,源极与地端GND连接,漏极与所述控制输出端Z连接;
所述第一复位晶体管TR1和所述第一输出晶体管TO1为p型晶体管,所述置位晶体管TS、所述第二复位晶体管TR2和所述第二输出晶体管TO2为n型晶体管。
本发明如图3所示的控制模块在工作时,
当控制复位端R和控制置位端S都接入低电平时,TS、TR2和TO1都断开,TR1和TO2都导通,控制输出端Z接地,从而控制输出端Z输出低电平;
当控制复位端R接入低电平,控制置位端S接入高电平时,TR1、TS和TO2都导通,控制输出端Z接地,从而控制输出端Z输出低电平;
当控制复位端R接入高电平,控制置位端S接入低电平时,TR1和TS断开,TR导通,TO1的栅极的电位和TO2的栅极的电位不变,因此控制输出端Z输出的电压不变;
当控制复位端R和控制置位端S都接入高电平时,TR1和TO2都断开,TS、TR2和TO1都导通,控制输出端Z输出高电平。
在实际操作时,在如图3所示的实施例中,第一D触发器可以为复位型D触发器,也可以为置位型D触发器。
优选的,所述计时单元还包括第一延时模块;
所述第一延时模块连接于所述过电压检测单元的计时输入电压信号输出端和所述控制模块的控制复位端之间,用于将所述计时输入电压信号输出端输出的计时输入电压信号延时第一预定时间后输出至所述控制复位端;所述第一预定时间能被调节。在增加了第一延时模块后,计时时间则为第一预定时间与第一D触发器的时钟信号输入端接入的第一时钟信号CLK1的时钟周期T1的和值。
具体的,所述第一延时模块可以包括:第二D触发器,输入端与所述过电压检测单元的计时输入电压信号输出端连接,正相输出端与所述控制模块的控制复位端连接,时钟信号输入端接入第二时钟信号;或者,
所述第一延时模块也可以包括:
第二D触发器,输入端与所述过电压检测单元的计时输入电压信号输出端连接,时钟信号输入端接入所述第二时钟信号;以及,
第三D触发器,输入端与所述第二D触发器的反相输出端连接,反相输出端与所述控制模块的控制复位端连接,时钟信号输入端接入所述第二时钟信号。
具体的,当所述第一延时模块包括第二触发器时,所述第一预定时间为所述第二时钟信号的时钟周期;当所述第一延时模块包括第二触发器和第三触发器时,所述第一预定时间为所述第二时钟信号的时钟周期的两倍。
如图4所示,所述第一延时模块包括:
第二D触发器D2,输入端与所述电压检测单元的计时输入电压信号输出端(图4中未示出)连接(即D2的输入端接入计时输入电压信号Vi),时钟信号输入端接入第二时钟信号CLK2;以及,
第三D触发器D3,输入端与所述第二D触发器D2的反相输出端连接,时钟信号输入端接入第二时钟信号CLK2,反相输出端与控制模块121的控制复位端R连接。
在实际操作时,在优选情况下,所述第二D触发器D2和第三D触发器D3都为复位型D触发器,这样当所述过电压检测单元未输出计时输入电压信号Vi时,D2的反相输出端输出的电压和D3的反相输出端输出的电压都为高电平,这样当所述过电压检测单元输出Vi后,由于Vi一开始为低电平,则在两个CLK2的时钟周期之后D3的反相输出端输出的电压会由高电平跳变为低电平,当Vi变为高电平时,在两个CLK2的时钟周期后D3的反相输出端输出的电压再由低电平跳变为高电平。
本发明如图4所示的实施例在工作时,包括D2和D3的第一延时模块的第一预定时间为CLK2的时钟周期T2的两倍,可以通过调节CLK2的时钟周期T2来达到调节计时时间的目的。
优选的,所述计时单元还包括:第二时钟信号生成单元,与所述电源的电压输出端连接,用于根据所述电压输出端输出的电压生成所述第二时钟信号。本发明实施例所述的上电复位电路可以通过第二时钟信号生成单元根据电源10的电源输出端输出的电压Vout生成第二时钟信号CLK2,不需要外部电路提供CLK2,不会额外消耗功耗。
具体的,所述过电压检测单元可以包括过电压检测模块和迟滞比较器,其中,
所述过电压检测模块与所述电源的电压输出端连接,用于生成过电压检测信号,当所述电压输出端输出的电压大于或等于预定电压时控制所述过电压检测信号为低电平;以及,
所述迟滞比较器的输入端与所述过电压检测模块的过电压检测信号输出端连接;
所述迟滞比较器的输出端用于输出所述计时输入电压信号;
所述迟滞比较器的输出端输出的初始的计时输入电压信号为低电平,所述迟滞比较器用于当其输入端接入低电平时控制通过其输出端输出高电平。
具体的,所述过电压检测单元还可以包括第一开关;
所述迟滞比较器的输入端还通过所述第一开关与一电流源连接;
所述第一开关的控制端接入所述上电复位电压信号,当所述上电复位电压信号为高电平时,所述第一开关导通,当所述上电复位电压信号为低电平时,所述第一开关断开。
具体的,所述过电压检测模块可以包括:
检测电阻,第一端与所述电源的电压输出端连接;以及,
第一检测晶体管,栅极与所述检测电阻的第二端连接,第一极接地,第二极与所述迟滞比较器的输入端连接;
所述第一检测晶体管为n型晶体管。
具体的,所述过电压检测模块还可以包括第二检测晶体管和第二开关;
所述第一检测晶体管的第一极通过所述第二检测晶体管接地;
所述第二检测晶体管的栅极与所述检测电阻的第二端连接,所述第二检测晶体管的第一极接地,所述第二检测晶体管的第二极与所述第一检测晶体管的第一极连接;
所述第二检测晶体管为n型晶体管;
所述第二开关的控制端接入所述上电复位电压信号,所述第二开关的第一端与所述第二检测晶体管的漏极连接,所述第二开关的第二端与地端连接;当所述上电复位电压信号为高电平时,所述第二开关断开,当所述上电复位电压信号为低电平时,所述第二开关导通。
如图5所示,根据一种具体实施方式,所述过电压检测单元包括过电压检测模块和迟滞比较器;
所述迟滞比较器的输入端与所述过电压检测模块的过电压检测信号输出端连接;
所述迟滞比较器的输出端用于输出所述计时输入电压信号Vi;
所述迟滞比较器的输出端输出的初始的计时输入电压信号Vi为低电平,所述迟滞比较器用于当其输入端接入低电平时控制通过其输出端输出高电平;
所述过电压检测单元还包括第一开关K1;
所述迟滞比较器的输入端还通过所述第一开关K1与一电流源IS1连接;
所述第一开关K1的控制端接入所述上电复位电压信号Vpor,当所述上电复位电压信号Vpor为高电平时,所述第一开关K1导通,也即当未上电复位完成时,K1导通IS1与迟滞比较器的输入端之间的连接;所述上电复位电压信号Vpor为低电平即上电复位完成时,所述第一开关K1断开,IS1停止为迟滞比较器的输入端提供初始电位;
所述过电压检测模块包括:
检测电阻R0,第一端接入电源的电压输出端输出的电压Vout;
第一检测晶体管N1,栅极与所述检测电阻R0的第二端连接,漏极与所述迟滞比较器的输入端连接;
第二检测晶体管N2,栅极也与所述检测电阻R0的第二端连接,漏极与第一检测晶体管N1的源极连接,源极与地端GND连接;
保护晶体管N0,栅极和源极都与地端GND连接,漏极与所述第二检测晶体管N2的栅极连接;以及,
第二开关K2,控制端接入所述上电复位电压信号Vpor,第一端与所述第二检测晶体管N2的漏极连接,第二端与地端GND连接;
当所述上电复位电压信号Vpor为高电平时,所述第一开关K1断开,当所述上电复位电压信号Vpor为低电平时,所述第一开关K1导通;
N1、N2和N0都为n型晶体管;
如图5所示,电源包括误差比较器EA、包括第一电阻R1和第二电阻R2的电阻反馈网络以及功率管P1。
在图5中,Vref为参考电压,Vin为电源10的输入电压。
本发明如图5所示的过电压检测单元在工作时,当Vout小于预定电压时,迟滞比较器输出的初始电压由IS1提供,所述初始电压为低电平,当Vout大于或等于预定电压时,N1和N2都导通,从而迟滞比较器的输入端接地,迟滞比较器输出高电平,而在上电复位完成后,Vpor变为高电平,K2导通,K1关断,IS1停止为迟滞比较器提供初始电位,N2停止工作;在图5中,N0和R0的作用是对N1和N2进行栅极保护。
本发明实施例所述的电源装置包括电源和上述的上电复位电路;
所述上电复位电路包括的过电压检测单元与所述电源的电压输出端连接。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明所述原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (12)
1.一种上电复位电路,其特征在于,包括:
过电压检测单元,与电源的电压输出端连接,用于当检测到所述电压输出端输出的电压大于或等于预定电压时生成过电压指示信号;以及,
计时单元,与所述过电压检测单元连接,用于在接收到所述过电压指示信号时开始计时,并在经过计时时间后生成上电复位标示信号;所述计时时间能被调节;
所述过电压检测单元还用于输出计时输入电压信号,当检测到所述电压输出端输出的电压小于所述预定电压时控制所述计时输入电压信号为低电平,当检测到所述电压输出端输出的电压大于或等于所述预定电压时控制所述计时输入电压信号为高电平;
所述计时单元还用于输出上电复位电压信号,在开始计时至生成上电复位标示信号之前控制所述上电复位电压信号为高电平,在生成上电复位标示信号之后控制所述上电复位电压信号为低电平;其中:
所述计时单元包括第一D触发器和控制模块;
所述控制模块包括控制复位端、控制置位端以及控制输出端;
所述控制模块的控制复位端与所述过电压检测单元的计时输入电压信号输出端连接,所述控制模块的控制置位端与所述第一D触发器的反相输出端连接,所述控制模块的输出端与所述第一D触发器的输入端连接;
所述控制模块用于当所述控制复位端接入低电平时控制所述控制输出端输出低电平,当所述控制复位端和所述控制置位端都接入高电平时控制所述控制输出端输出高电平,当所述控制复位端接入高电平并所述控制置位端接入低电平时控制所述控制输出端输出的电压不变;
所述第一D触发器的时钟信号输入端接入第一时钟信号。
2.如权利要求1所述的上电复位电路,其特征在于,还包括:第一时钟信号生成单元,与所述电源的电压输出端连接,用于根据所述电压输出端输出的电压生成所述第一时钟信号。
3.如权利要求1所述的上电复位电路,其特征在于,所述控制模块包括:
第一复位晶体管,栅极与所述控制复位端连接,第一极与高电平输出端连接;
置位晶体管,栅极与所述控制置位端连接,第二极与所述第一复位晶体管的第二极连接;
第二复位晶体管,栅极与所述控制复位端连接,第一极接地,第二极与所述置位晶体管的第一极连接;
第一输出晶体管,栅极与所述第一复位晶体管的第二极连接,第一极与所述高电平输出端连接,第二极与所述控制输出端连接;以及,
第二输出晶体管,栅极与所述第一复位晶体管的第二极连接,第一极接地,第二极与所述控制输出端连接;
所述第一复位晶体管和所述第一输出晶体管为p型晶体管,所述置位晶体管、所述第二复位晶体管和所述第二输出晶体管为n型晶体管。
4.如权利要求1至3中任一权利要求所述的上电复位电路,其特征在于,所述计时单元还包括第一延时模块;
所述第一延时模块连接于所述过电压检测单元的计时输入电压信号输出端和所述控制模块的控制复位端之间,用于将所述计时输入电压信号输出端输出的计时输入电压信号延时第一预定时间后输出至所述控制复位端;所述第一预定时间能被调节。
5.如权利要求4所述的上电复位电路,其特征在于,所述第一延时模块包括:第二D触发器,输入端与所述过电压检测单元的计时输入电压信号输出端连接,正相输出端与所述控制模块的控制复位端连接,时钟信号输入端接入第二时钟信号;或者,
所述第一延时模块包括:
第二D触发器,输入端与所述过电压检测单元的计时输入电压信号输出端连接,时钟信号输入端接入所述第二时钟信号;以及,
第三D触发器,输入端与所述第二D触发器的反相输出端连接,反相输出端与所述控制模块的控制复位端连接,时钟信号输入端接入所述第二时钟信号。
6.如权利要求5所述的上电复位电路,其特征在于,当所述第一延时模块包括第二触发器时,所述第一预定时间为所述第二时钟信号的时钟周期;当所述第一延时模块包括第二触发器和第三触发器时,所述第一预定时间为所述第二时钟信号的时钟周期的两倍。
7.如权利要求5所述的上电复位电路,其特征在于,所述计时单元还包括:第二时钟信号生成单元,与所述电源的电压输出端连接,用于根据所述电压输出端输出的电压生成所述第二时钟信号。
8.如权利要求1至3中任一权利要求所述的上电复位电路,其特征在于,所述过电压检测单元包括过电压检测模块和迟滞比较器,其中,
所述过电压检测模块与所述电源的电压输出端连接,用于生成过电压检测信号,当所述电压输出端输出的电压大于或等于预定电压时控制所述过电压检测信号为低电平;以及,
所述迟滞比较器的输入端与所述过电压检测模块的过电压检测信号输出端连接;
所述迟滞比较器的输出端用于输出所述计时输入电压信号;
所述迟滞比较器的输出端输出的初始的计时输入电压信号为低电平,所述迟滞比较器用于当其输入端接入低电平时控制通过其输出端输出高电平。
9.如权利要求8所述的上电复位电路,其特征在于,所述过电压检测单元还包括第一开关;
所述迟滞比较器的输入端还通过所述第一开关与一电流源连接;
所述第一开关的控制端接入所述上电复位电压信号,当所述上电复位电压信号为高电平时,所述第一开关导通,当所述上电复位电压信号为低电平时,所述第一开关断开。
10.如权利要求8所述的上电复位电路,其特征在于,所述过电压检测模块包括:
检测电阻,第一端与所述电源的电压输出端连接;以及,
第一检测晶体管,栅极与所述检测电阻的第二端连接,第一极接地,第二极与所述迟滞比较器的输入端连接;
所述第一检测晶体管为n型晶体管。
11.如权利要求10所述的上电复位电路,其特征在于,所述过电压检测模块还包括第二检测晶体管和第二开关;
所述第一检测晶体管的第一极通过所述第二检测晶体管接地;
所述第二检测晶体管的栅极与所述检测电阻的第二端连接,所述第二检测晶体管的第一极接地,所述第二检测晶体管的第二极与所述第一检测晶体管的第一极连接;
所述第二检测晶体管为n型晶体管;
所述第二开关的控制端接入所述上电复位电压信号,所述第二开关的第一端与所述第二检测晶体管的漏极连接,所述第二开关的第二端与地端连接;当所述上电复位电压信号为高电平时,所述第二开关断开,当所述上电复位电压信号为低电平时,所述第二开关导通。
12.一种电源装置,其特征在于,包括电源和如权利要求1至11中任一权利要求所述的上电复位电路;
所述上电复位电路包括的过电压检测单元与所述电源的电压输出端连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611152250.2A CN108233905B (zh) | 2016-12-14 | 2016-12-14 | 上电复位电路和电源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611152250.2A CN108233905B (zh) | 2016-12-14 | 2016-12-14 | 上电复位电路和电源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108233905A CN108233905A (zh) | 2018-06-29 |
CN108233905B true CN108233905B (zh) | 2020-08-11 |
Family
ID=62638261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611152250.2A Active CN108233905B (zh) | 2016-12-14 | 2016-12-14 | 上电复位电路和电源装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108233905B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109669524B (zh) * | 2018-12-14 | 2020-06-05 | 上海贝岭股份有限公司 | 芯片的上电复位电路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6362669B1 (en) * | 2000-04-10 | 2002-03-26 | Xilinx, Inc. | Structure and method for initializing IC devices during unstable power-up |
CN101330285B (zh) * | 2007-06-20 | 2010-08-25 | 中国科学院电子学研究所 | 一种信号延时集成电路 |
CN102122943A (zh) * | 2010-12-29 | 2011-07-13 | 山东华芯半导体有限公司 | 低功耗延时可编程的上电复位方法及电路 |
JP5852537B2 (ja) * | 2012-09-25 | 2016-02-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN103066971B (zh) * | 2012-12-31 | 2016-03-02 | 成都锐成芯微科技有限责任公司 | 超低功耗高精度上电复位电路 |
-
2016
- 2016-12-14 CN CN201611152250.2A patent/CN108233905B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN108233905A (zh) | 2018-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108415502B (zh) | 一种无有限周期震荡的数字线性稳压电源及稳压方法 | |
US20110080989A1 (en) | Start-up circuit and start-up method | |
KR20150075034A (ko) | 스위칭 레귤레이터 및 전자 기기 | |
KR20090084863A (ko) | 다수의 전류 제한들의 검출을 위한 시스템 및 방법 | |
US8531234B2 (en) | Temperature detection device | |
US20140062610A1 (en) | Oscillation circuit, real-time clock, and information processing device | |
US20190072588A1 (en) | Low-power voltage detection circuit | |
JP2010151458A (ja) | 温度検出回路 | |
TW201306046A (zh) | 待機電荷升壓器系統 | |
JP6926982B2 (ja) | 電源制御回路および環境発電装置 | |
KR101731652B1 (ko) | 볼티지 레귤레이터 | |
CN103529723A (zh) | 一种零静态功耗防触发抖动定时开关电路 | |
KR102185108B1 (ko) | 전자 장치 및 그 전력 공급 회로 | |
CN106505981B (zh) | 上电复位电路 | |
US8022737B2 (en) | Electronic device and delay circuit thereof | |
CN108233905B (zh) | 上电复位电路和电源装置 | |
US20130257511A1 (en) | Power good signal generating circuit | |
CN107690749B (zh) | 振荡器、集成电路、计时芯片和电子设备 | |
JP2015012698A (ja) | スイッチング電源装置 | |
CN111478685A (zh) | 上电防抖电路及电子设备 | |
CN107562671B (zh) | 通讯总线供电电路 | |
US20100275041A1 (en) | Computer power supply and power status signal generating circuit thereof | |
US10317981B2 (en) | Data processing device and data processing system | |
CA3038145C (en) | Power management integrated circuit | |
CN108776501B (zh) | Ldo和por的复用电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |