CN106505981B - 上电复位电路 - Google Patents

Abstract

一种上电复位电路，包括电源电压输入端，用于输入电源电压；参考电压输入端，用于输入参考电压；第一比较器，所述第一比较器的负输入端连接至所述参考电压输入端，正输入端连接至一电压钳位点，所述电压钳位点用于向第一比较器的正输入端输入一固定电压；第二比较器，所述第二比较器的正输入端连接至所述参考电压输入端，负输入端通过一分压模块连接至电源电压输入端，所述分压模块用于向第二比较器的负输入端输入电源电压的分压；或非门，所述或非门的输入端连接至第一比较器和第二比较器的输出端，用于对第一比较器和第二比较器的输出信号进行或非运算，所述或非门的输出端连接至信号输出端。上述上电复位电路具有高精准度和高可靠性。

Description

上电复位电路

技术领域

本发明涉及集成电路领域，尤其涉及一种上电复位电路。

背景技术

上电复位电路用于在电源电压上升时，将系统的初始逻辑状态复位到需要的预定义状态。这一功能对微控制器(MCU)，片上系统(SOC)等复杂的数模混合芯片是必不可少的。对于上电复位电路，最重要的指标是可靠性和精确性。

请参考图1，为一种传统的上电复位电路。MOS晶体管的栅极B端的电压为电容C0两端电压，等于电源电压VDD，在电源电压VDD低于MOS晶体管M1的阈值电压时，M1断开，输出信号端PORB输出低电平，使电路复位。当电源电压VDD高于M1的阈值电压时，M1开启，PORB输出高电平，电路复位信号撤走，其中电阻R3和电容C1构成RC滤波电路，R4为限流电阻。该电路主要缺点是，随着生产工艺和温度波动等因素，MOS晶体管M1的阈值电压会发生剧烈变化，导致该上电复位电路的上电复位阈值也会发生剧烈变化。这种复位阈值的不精确性使之不适合高性能芯片。

所以，需要提出一种新的可靠性和精准度更高的上电复位电路。

发明内容

本发明所要解决的技术问题是，提供一种上电复位电路，具有高可靠性和高精准度。

为了解决上述问题，本发明提供了一种上电复位电路，包括：一种上电复位电路，其特征在于，包括：电源电压输入端，用于输入电源电压；参考电压输入端，用于输入参考电压；第一比较器，所述第一比较器的负输入端连接至所述参考电压输入端，正输入端连接至一电压钳位点，所述电压钳位点用于向第一比较器的正输入端输入一固定电压；第二比较器，所述第二比较器的正输入端连接至所述参考电压输入端，负输入端通过一分压模块连接至电源电压输入端，所述分压模块用于向第二比较器的负输入端输入电源电压的分压；或非门，所述或非门的输入端连接至第一比较器和第二比较器的输出端，用于对第一比较器和第二比较器的输出信号进行或非运算，所述或非门的输出端连接至信号输出端。

可选的，所述电压钳位点一侧连接至电源电压输入端，另一侧通过钳位二极管、MOS晶体管或钳位模块接地。

可选的，所述参考电压输入端输入的参考电压随时间变化，包括上升阶段和上升阶段之后的稳定阶段。

可选的，所述参考电压通过带隙基准源电路产生。

可选的，所述稳定阶段的电压值为参考电压的最大值，所述电压钳位点用于向第一比较器的正输入端输入的固定电压值小于参考电压的最大值。

可选的，所述分压模块包括电源电压输入端与地之间依次串联的第一电阻和第二电阻，所述第二比较器的负输入端通过所述第二电阻接地。

可选的，当电源电压VDD<(R1/R2+1)×VREF时，所述信号输出端输出低电平复位信号，其中R1为第一电阻的电阻值，R2为第二电阻电阻值，VREF为参考电压值。

可选的，所述或非门的输出端通过滤波电路连接至所述信号输出端。

可选的，所述滤波电路包括第三电阻和电容，所述第三电阻一端连接至或非门输出端，另一端连接至信号输出端，且所述第三电阻的另一端与电容串联接地。

可选的，所述或非门包括：或门、NMOS晶体管和第四电阻，所述或门的输入端连接至第一比较器和第二比较器的输出端，输出端连接至所述NMOS晶体管的栅极、所述NMOS晶体管的源极通过第四电阻连接至电源电压输入端、所述NMOS晶体管的漏极接地。

本发明的技术方案提出的上电复位电路，在参考电压输入端输入的参考电压稳定之前，由第一比较器的输出信号控制信号输出端产生可靠的复位信号，与参考电压的产生及稳定性无关，利于提高上电复位电路在电源电压上升初始阶段的可靠性。

进一步，所述参考电压稳定之后，所述电压钳位点输入的固定电压值小于参考电压稳定值，使得复位信号的产生由第二比较器决定。分压模块输出的电源电压的分压与参考信号稳定值的大小决定复位信号的产生与撤走。所以，复位阈值电压由分压模块的分压比例以及参考信号稳定值决定，具有高精准度和可靠性。

附图说明

图1为现有技术的上电复位电路的结构示意图；

图2为本发明一具体实施方式的上电复位电路的结构示意图；

图3为本发明一具体实施方式的上电复位电路的结构示意图；

图4为本发明一具体实施方式的上电复位电路中采用的电源电压和参考电压随时间变化的示意图。

具体实施方式

下面结合附图对本发明提供的上电复位电路的具体实施方式做详细说明。

请参考图2，为一上电复位电路的电路结构示意图。与图1中的上电复位结构相比，该具体实施方式的上电复位电路的电源电压通过串联的R1、R2接地，通过一比较器COMP连接至在MOS晶体管M1的栅极B，R2端电压输入至比较器COMP的负输入端，所述比较器COMP的正输入端用于输入参考电压VREF。当电源电压VDD在电阻R2上的分压小于参考电压VREF，即VDD<(1+R1/R2)×VREF时，比较器COMP输出高电平，MOS晶体管M1开启，输出端PORB输出低电平，产生复位信号；当电源电压VDD在电阻R2上的分压大于参考电压VREF，即VDD>(1+R1/R2)×VREF时，MOS晶体管M1断开，输出端PORB输出高电平，电路复位信号撤走。该上电复位电路的复位阈值为(1+R1/R2)×VREF，只由电阻R1和R2的比例和参考电压决定，与工艺和温度变化无关，非常精确。

但是，这个上电复位电路的可靠性还存在问题。通常参考电压VREF是由芯片上精确的带隙基准源电路产生，VREF的产生与稳定需要一定的时间，如果电源电压VDD上升很快，远大于VREF的上升速率，在VREF还没有产生或稳定时，电源电压已经超过了预定的复位阈值电压时，这样比较器COM负输入端输入的电压会一直高于正输入端输入的参考电压VREF，比较器COMP将会一直输出低电平，M1始终处于断开状态，PORB一直输出高电平，就不能可靠的产生低电平的复位信号。所以，这个电路对于电源电压上升的速度和VREF产生及稳定时间有严格的限制和要求。

针对上述上电复位电路的可靠性问题，本发明的具体实施方式还提出另一上电复位电路。

请参考图3，为本发明具体实施方式的上电复位电路的结构示意图。

所述上电复位电路包括：电源电压输入端301、参考电压输入端302、第一比较器COMP1、第二比较器COMP2、电压钳位点303、分压模块310、或非门320和信号输出端304。

所述电源电压输入端301，用于输入电源电压VDD，所述电源电压VDD为整个上电复位电路的工作电压。

所述参考电压输入端302，用于输入参考电压VREF，作为第一比较器COMP1和第二比较器COMP2进行电压比较的基准电压。所述参考电压VREF可以由精确的带隙基准源电路产生，所以VREF的产生与稳定需要一定的时间。在本发明的具体实施方式中，所述参考电压输入端302输入的参考电压VREF随时间变化，包括上升阶段、上升阶段之后的稳定阶段。所述上升阶段，参考电压VREF从零逐渐升高至最大值，稳定阶段维持所述参考电压VREF在最大值不变。在本发明的一个具体实施方式中，所述参考电压VREF在稳定阶段的电压值为1.2V。

所述第一比较器COMP1的负输入端连接至所述参考电压输入端302，正输入端连接至一电压钳位点303，所述电压钳位点303用于向第一比较器COMP1的正输入端输入一固定电压。所述第一比较器COMP1用于比较所述正输入端输入的固定电压和负输入端输入的参考电压VREF，当所述参考电压VREF小于电压钳位点303输入的固定电压时，所述第一比较器COMP1输出高电平；当所述参考电压VREF大于正输入端输入的固定电压时，所述第一比较器COMP1输出低电平。

在本发明的具体实施方式中，所述电压钳位点303一侧连接至电源电压输入端301，另一侧通过钳位二极管D1接地，由于所述钳位二极管D1的钳位电压为0.7V，使所述电压钳位点303处的电压保持0.7V不变。在本发明的其他具体实施方式中，所述电压钳位点303还可以通过MOS晶体管或钳位电路等接地，使所述电压钳位点303处的电压为一固定电压。所述电压钳位点303处的电压小于所述参考电压VREF在稳定阶段的电压值，从而使得该第一比较器COMP1在参考电压VREF处于稳定阶段前，输出低电平。在本发明的具体实施方式中，根据钳位电路的不同，所述电压钳位点303处的电压还可以为其他电压值。

所述二极管D1、MOS晶体管或钳位模块等可以封装在该上电复位电路内，也可以在所述上电复位电路外，通过连接线连接至所述电压钳位点303。本发明的具体实施方式中，所述电压钳位点303一侧通过一限流电阻R5连接至电源电压输入端301，所述限流电阻R5用于限制输入所述二极管D1的电流，避免功耗过大。

所述第二比较器COMP2的正输入端连接至所述参考电压输入端302，负输入端通过一分压模块310连接至电源电压输入端301，所述分压模块310用于向第二比较器COMP2的负输入端输入电源电压VDD的分压。当所述参考电压VREF小于电源电压VDD的分压，所述第二比较器COMP2输出低电平；当所述参考电压VREF大于电源电压VDD的分压，所述第二比较器COMP2输出高电平。

本发明的具体实施方式中，所述分压模块310包括电源电压输入端301与地之间依次串联的第一电阻R1和第二电阻R2，所述第二比较器COMP2的负输入端通过所述第二电阻R2接地。所述第二比较器COMP2的负输入端输入的电压即为电源电压VDD在第二电阻R2上的分压，在电源电压VDD逐渐升高的过程中，所述第二电阻R2上的分压也逐渐升高。在本发明的其他具体实施方式中，所述分压模块310也可以为其他电路结构。

所述或非门320的输入端连接至第一比较器COMP1和第二比较器COMP2的输出端，用于对第一比较器COMP1和第二比较器COMP2的输出信号进行或非运算，所述或非门320的输出端连接至信号输出端304。所述或非门320用于将第一比较器COMP1和第二比较器COMP2的输出信号进行或非运算，并将运算结果作为信号输出端的输出信号。

本发明的具体实施方式中，所述或非门320包括：或门OR、NMOS晶体管M2和第四电阻R4，所述或门OR的输入端连接至第一比较器COMP1和第二比较器COMP2的输出端，输出端连接至所述NMOS晶体管M2的栅极、所述NMOS晶体管的源极通过第四电阻R4连接至电源电压输入端301、所述NMOS晶体管M2的漏极接地。或门OR对第一比较器COMP1和第二比较器COMP2的输出信号进行或运算之后输出响应的高、低电平信号。当所述或门OR输出高电平，所述NMOS晶体管开启，所述信号输出端输出低电平作为复位信号；当所述或门OR输出低电平，所述NMOS晶体管断开，所述信号输出端输出高电平，复位信号撤走。在本发明的其他具体实施方式中，所述NMOS晶体管也可以是三极管、晶闸管等其他开关元件或开关模块。

在该具体实施方式中，所述或非门320的输出端通过一滤波电路连接至所述信号输出端，用于对或非门320输出的电信号进行滤波。在该具体实施方式中，所述滤波电路为一RC滤波电路，具体包括第三电阻R3和电容C1，所述第三电阻R3一端连接至或非门320输出端，另一端PORB连接至信号输出端304，且所述第三电阻R3的另一端PORB与电容C1串联接地。在本发明的其他具体实施方式中，所述滤波电路也可以为其他电路结构。

上述上电复位电路在工作时，由电源电压输入端301输入电源电压VDD，所述电源电压VDD从0逐渐上升至稳定值；由参考电压输入端302输入参考电压VREF，所述参考电压VREF从0逐渐上升至一稳定值。通常在初始阶段，电源电压VDD的上升速率大于参考电压VREF的上升速率。

请参考图4，为本发明一具体实施方式的上电复位电路(请参考图3)工作过程中，电源电压VDD与参考电压VREF的电压随时间变化的示意图。该具体实施方式中，所述电压钳位点303的电压为0.7V，参考电压VREF的稳定值为1.2V，当电源电压小于1.2V时，VREF接近为0V。所述参考电压VREF稳定之后，电源电压VDD才进入稳定状态。

0～t1时刻内，当参考电压VREF小于0.7V时，第一比较器COMP1输出高电平，或门OR输出高电平，NMOS晶体管M2开启，信号输出端304输出有效的低电平复位信号。

随着电源电压VDD继续上升，VREF会上升至0.7V，第一比较器COMP1输出低电平，此时，所述信号输出端304是否继续输出低电平复位信号由第二比较器COMP2决定。随着电源电压VDD继续上升，VREF会迅速上升并稳定在1.2V，VREF从0.7V上升至1.2V经历的时间极短，此时，电源电压VDD通过第一电阻R1和第二电阻R2分压后，在第二比较器COMP2的负输入端的电压为R2/(R1+R2)×VDD，当R2/(R1+R2)×VDD＜VREF，即VDD＜(R1/R2+1)×VREF，第二比较器COMP2输出高电平，或门OR输出高电平，M1继续开启，信号输出端304继续输出有效的低电平复位信号；当R2/(R1+R2)×VDD＞VREF，即VDD＞(R1/R2+1)×VREF，第二比较器COMP2输出低电平，或门OR输出低电平，M1断开，信号输出端304输出高电平，电路复位信号撤走。

因此，上述上电复位电路在参考电压VREF稳定之前，由第一比较器COMP1的输出信号控制，使得信号输出端304依旧会产生可靠的复位信号，提高了上电复位电路的可靠性；在VREF信号稳定之后，若电源电压VDD＜(R1/R2+1)×VREF这个阈值电压，则信号输出端304依旧会产生复位信号，直至电源电压VDD＞(R1/R2+1)×VREF，才将复位信号撤走，该上电复位电路的复位阈值为(R1/R2+1)×VREF，只由分压模块以及参考电压VREF决定，与工艺和温度变化无关，非常精确。

本发明的具体实施方式提出的上电复位电路，在参考电压输入端输入的参考电压稳定之前，由第一比较器的输出信号控制信号输出端产生可靠的复位信号，与参考电压的产生及稳定性无关，利于提高上电复位电路在电源电压上升初始阶段的可靠性。并且，在所述参考电压稳定之后，所述电压钳位点输入的固定电压值小于参考电压稳定值，使得复位信号的产生由第二比较器决定。分压模块输出的电源电压的分压与参考信号稳定值的大小决定复位信号的产生与撤走，所以，复位阈值电压由分压模块的分压比例以及参考信号稳定值决定。所以本发明具体实施方式的上电复位电路的复位信号的产生与撤走与电源电压VDD的上升速度、参考电压VREF的产生及稳定时间无关，具有高精准度和高可靠性。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种上电复位电路，其特征在于，包括：

电源电压输入端，用于输入电源电压；

参考电压输入端，用于输入参考电压，所述参考电压输入端输入的参考电压随时间变化，包括上升阶段和上升阶段之后的稳定阶段；

第一比较器，所述第一比较器的负输入端连接至所述参考电压输入端，正输入端连接至一电压钳位点，所述电压钳位点用于向第一比较器的正输入端输入一固定电压；

第二比较器，所述第二比较器的正输入端连接至所述参考电压输入端，负输入端通过一分压模块连接至电源电压输入端，所述分压模块用于向第二比较器的负输入端输入电源电压的分压；

或非门，所述或非门的输入端连接至第一比较器和第二比较器的输出端，用于对第一比较器和第二比较器的输出信号进行或非运算，所述或非门的输出端连接至信号输出端。

2.根据权利要求1所述的上电复位电路，其特征在于，所述电压钳位点一侧连接至电源电压输入端，另一侧通过钳位二极管、MOS晶体管或钳位模块接地。

3.根据权利要求1所述的上电复位电路，其特征在于，所述参考电压通过带隙基准源电路产生。

4.根据权利要求1所述的上电复位电路，其特征在于，所述稳定阶段的电压值为参考电压的最大值，所述电压钳位点用于向第一比较器的正输入端输入的固定电压值小于参考电压的最大值。

5.根据权利要求1所述的上电复位电路，其特征在于，所述分压模块包括电源电压输入端与地之间依次串联的第一电阻和第二电阻，所述第二比较器的负输入端通过所述第二电阻接地。

6.根据权利要求5所述的上电复位电路，其特征在于，当电源电压VDD<(R1/R2+1)×VREF时，所述信号输出端输出低电平复位信号，其中R1为第一电阻的电阻值，R2为第二电阻电阻值，VREF为参考电压值。

7.根据权利要求1所述的上电复位电路，其特征在于，所述或非门的输出端通过滤波电路连接至所述信号输出端。

8.根据权利要求7所述的上电复位电路，其特征在于，所述滤波电路包括第三电阻和电容，所述第三电阻一端连接至或非门输出端，另一端连接至信号输出端，且所述第三电阻的另一端与电容串联接地。

9.根据权利要求1所述的上电复位电路，其特征在于，所述或非门包括：或门、NMOS晶体管和第四电阻，所述或门的输入端连接至第一比较器和第二比较器的输出端，输出端连接至所述NMOS晶体管的栅极、所述NMOS晶体管的源极通过第四电阻连接至电源电压输入端、所述NMOS晶体管的漏极接地。