CN114421940B - 一种上电复位电路 - Google Patents

一种上电复位电路 Download PDF

Info

Publication number
CN114421940B
CN114421940B CN202210327636.1A CN202210327636A CN114421940B CN 114421940 B CN114421940 B CN 114421940B CN 202210327636 A CN202210327636 A CN 202210327636A CN 114421940 B CN114421940 B CN 114421940B
Authority
CN
China
Prior art keywords
voltage
signal
output
resistor
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210327636.1A
Other languages
English (en)
Other versions
CN114421940A (zh
Inventor
鸟冢智史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Tongrui Microelectronics Technology Co ltd
Original Assignee
Shenzhen Tongrui Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Tongrui Microelectronics Technology Co ltd filed Critical Shenzhen Tongrui Microelectronics Technology Co ltd
Priority to CN202210327636.1A priority Critical patent/CN114421940B/zh
Publication of CN114421940A publication Critical patent/CN114421940A/zh
Application granted granted Critical
Publication of CN114421940B publication Critical patent/CN114421940B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature

Landscapes

  • Electronic Switches (AREA)

Abstract

本申请公开一种上电复位电路，属于集成电路技术领域，其恒压模组配置为基于供电端输入的供电电压输出一个参考电压信号及多个辅助电压信号；其分压模组配置为基于供电端输入的供电电压进行电阻分压输出一个分压电压信号；其控制开关模组配置为基于多个辅助电压信号进行预设逻辑运算生成一控制信号，并通过控制信号分别控制第一开关及第二开关的导通状态；其信号输出模组配置为第一输入端与参考电压信号电性连接，第二输入端在第一开关导通时与接地端电性连接，第二输入端在第二开关导通时输入分压电压信号，以在信号输出端输出目标上电复位信号。本申请的上电复位电路，其可在供电电压上升期间，有效确保其输出的目标上电复位信号的准确度。

Description

一种上电复位电路
技术领域
本申请涉及集成电路技术领域，具体涉及一种上电复位电路。
背景技术
在集成电路领域，许多芯片都包含上电复位电路(Power-on Reset，POR)，上电复位电路的作用是在系统上电和下电时产生复位信号，用于数字复位和各种IP启动等，使模拟和数字模块初始化至已知状态。传统的POR电路通常通过一个电压比较器来对其恒压模组输出的参考电压与其分压模组输出的分压电压进行大小比较，以在分压电压大于参考电压时输出相应的目标上电复位信号。这样一来，由于传统的POR电路在供电电压上升期间，其恒压模组会存在一定的启动延迟，即恒压模组仅在供电电压上升达到一定电压值时才会启动，因而，会导致在此期间分压模组输出的分压电压大于恒压模组输出的分压电压，使得POR电路产生故障，输出不准确的目标上电复位信号。
发明内容
本申请实施例提供一种上电复位电路，以解决传统上电复位电路在供电电压上升期间容易出现故障、影响其输出目标上电复位信号的准确度的技术问题。
第一方面，本申请提供一种上电复位电路，包括：
恒压模组，配置为基于供电端输入的供电电压输出一个参考电压信号及多个辅助电压信号；
分压模组，配置为基于供电端输入的供电电压进行电阻分压输出一个分压电压信号；
控制开关模组，包括第一开关和第二开关，配置为基于所述多个辅助电压信号进行预设逻辑运算生成一控制信号，并通过所述控制信号分别控制所述第一开关及所述第二开关的导通状态；
信号输出模组，包括第一输入端、第二输入端以及信号输出端，配置为所述第一输入端输入所述参考电压信号，所述第二输入端在所述第一开关导通时与接地端电性连接，所述第二输入端在所述第二开关导通时输入所述分压电压信号，以在所述信号输出端输出目标上电复位信号。
可选地，所述恒压模组配置为所述供电电压输出一个参考电压信号及三个辅助电压信号，所述三个辅助电压信号包括第一电压信号、第二电压信号以及第三电压信号，其中，
所述第一电压信号，配置为启动所述恒压模组的电压信号；
所述第二电压信号，配置为所述恒压模组直接输出的电压信号；
所述第三电压信号，配置为从所述恒压模组的内部电路中引出的一个作为辅助参考的电压信号。
可选地，所述恒压模组包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第一MOS管、第二MOS管、第三MOS管、第一二极管、第二二极管以及第一比较器；所述第一MOS管的源极与所述供电端电性连接，所述第一MOS管的漏极与所述第一电阻的一端电性连接，且所述第一MOS管的漏极与所述第一电阻之间的第一连接处与所述恒压模组的第二电压输出端电性连接，以输出所述第二电压信号；所述第二电压输出端与接地端之间还串联有所述第二电阻与第三电阻，且所述第二电阻与所述第三电阻之间的第二连接处与所述恒压模组的参考电压输出端电性连接，以输出所述参考电压信号；所述第一电阻的另一端，一路经所述第一二极管与接地端电性连接，另一路依次经所述第四电阻及所述第二二极管与接地端电性连接；所述第一二极管与所述第一电阻的另一端之间的第三连接处与所述恒压模组的第三电压输出端电性连接，以输出所述第三电压信号；所述第二MOS管的栅极与所述恒压模组的参考电压输出端电性连接，所述第二MOS管的漏极经所述第五电阻与所述供电端电性连接，所述第二MOS管的源极与接地端电性连接；所述第三MOS管的栅极分别与所述第二MOS管的漏极及所述第五电阻电性连接，所述第三MOS管的源极与接地端电性连接；所述第四电阻与所述第一电阻的另一端之间的第四连接处与所述第一比较器的同相输入端电性连接，所述第三连接处还与所述第一比较器的反相输入端电性连接，所述第一比较器的输出端、所述第三MOS管的漏极以及所述第一MOS管的栅极均与所述恒压模组的第一电压输出端电性连接，以输出所述第一电压信号。
可选地，所述分压模组包括第六电阻与第七电阻，所述第六电阻与所述第七电阻串联在所述供电端与接地端之间，且所述第六电阻与所述第七电阻之间的第五连接处与所述分压模组的分压电压输出端电性连接，以输出所述分压电压信号。
可选地，所述控制开关模组还包括电压检测单元、电压比较单元以及逻辑运算单元，其中，
所述电压检测单元，配置为检测所述第二电压信号的电压值，并根据所述电压值的检测结果，输出相应的第一电平信号；
所述电压比较单元，配置为根据所述第一电压信号与所述第三电压信号的比较结果，输出相应的第二电平信号；
所述逻辑运算单元，配置为对所述第一电平信号与所述第二电平信号进行预设逻辑运算，输出所述控制信号。
可选地，所述电压检测单元，还配置为在所述电压值大于或等于预设电压值时，输出高电平的所述第一电平信号，及在所述电压值小于预设电压值时，输出低电平的所述第一电平信号。
可选地，所述电压检测单元包括第四MOS管、限流电阻以及反相器，所述第四MOS管的阈值电压值为所述预设电压值，所述第四MOS管的栅极输入所述第二电压信号，所述第四MOS管的源极接地，所述第四MOS管的漏极与所述供电端之间串联有所述限流电阻，所述第四MOS管的漏极与所述限流电阻之间的第六连接处与所述反相器的输入端电性连接，所述反相器的输出端与所述电压检测单元的输出端电性连接，以输出所述第一电平信号。
可选地，所述电压比较单元，还配置为在所述第一电压信号大于所述第三电压信号时，输出高电平的所述第二电平信号，及在所述第一电压信号小于所述第三电压信号时，输出低电平的所述第二电平信号。
可选地，所述电压比较单元包括第二比较器，所述第二比较器的同相输入端输入所述第一电压信号，所述第二比较器的反相输入端输入所述第三电压信号，所述第二比较器与所述电压比较单元的输出端电性连接，以输出所述第二电平信号。
可选地，所述逻辑运算单元包括与门电路，所述与门电路的第一输入端输入所述第一电平信号，所述与门电路的第二输入端输入所述第二电平信号，所述与门电路的输出端与所述逻辑运算单元的输出端电性连接，以输出所述控制信号。
可选地，所述第一开关设置在所述第二输入端与接地端之间的第七连接处，所述第二开关设置在所述第二输入端与所述分压模组的分压输出端之间的第八连接处，所述逻辑运算单元的输出端分别与所述第一开关的控制端及所述第二开关的控制端电性连接。
可选地，所述信号输出模组包括第三比较器，所述第三比较器的反相输入端与所述第一输入端电性连接，所述第三比较器的同相输入端与所述第二输入端电性连接，所述第三比较器的输出端与所述信号输出端电性连接，以输出所述目标上电复位信号。
在本申请中，其通过增设的控制开关模组，基于恒压模组输出的多个辅助电压信号进行预设逻辑运算生成一控制信号，并通过该控制信号分别控制第一开关及第二开关的导通状态，使得信号输出模组的第二输入端在第一开关导通时与接地端电性连接，信号输出模组的第二输入端在第二开关导通时输入分压电压信号，以在信号输出端输出目标上电复位信号。这样一来，当本上电复位电路处于供电电压上升时的不稳定期间，可通过控制开关模组的预设逻辑运算控制生成的控制信号使得第一开关导通，进而使得信号输出模组的第二输入端接地，来确保此期间信号输出模组不会输出错误的目标上电复位信号。可见，本申请的上电复位电路，其可在供电电压上升期间，有效确保其输出的目标上电复位信号的准确度。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其有益效果显而易见。
图1是传统上电复位电路的电路原理图。
图2是图1所示上电复位电路中供电电压及各输出端信号之间的随时间变化曲线图。
图3是本申请实施例提供的上电复位电路的电路框图。
图4是图3所示上电复位电路的一种电路原理图。
图5是图3所示上电复位电路中供电电压及各输出端信号之间的随时间变化曲线图。
具体实施方式
下面结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。
在集成电路领域许多芯片都包含上电复位电路(Power-on Reset，POR)，上电复位电路的作用是在系统上电和下电时产生复位信号，用于数字复位和各种IP启动等，使模拟和数字模块初始化至已知状态。如图1所示，传统的POR电路100，通常包括一个电压比较器G11、一个恒压模组110以及一个分压模组120，其中，恒压模组110输出一个预定值的参考电压VREF，分压模组120输出一个分压电压VR，电压比较器G11的反相输入端输入该参考电压VREF，电压比较器G11的同相输入端输入该分压电压VR。工作时，通过电压比较器G11比较参考电压VREF与分压电压VR的大小，以在分压电压VR大于参考电压VREF时，输出更改为高电平的POR信号，该POR信号即为该POR电路100输出的目标上电复位信号。由于在POR电路100中，分压电压VR是随着其供电电压VDD的上升而上升的，因而，在分压电压VR大于预定值的参考电压VREF时，其供电电压VDD亦同样大于某一预设的电压值，即输出的高电平的POR信号可用于指示供电电压VDD大于某一预设的电压值时复位释放的信号。
如图1及图2所示，在POR电路100中，当供电电压VDD上升时，一方面，其分压模组120电阻分压产生的VR电位随之增加，另一方面，恒压模组110仅在供电电压VDD上升达到一定电压值时才会启动，即存在一定启动延迟，这样一来，在供电电压VDD上升时，便会存在图2所示的不稳定周期P。在不稳定周期P期间，分压电压VR会大于参考电压VREF，当电压比较器G11工作时，将会暂时输出高电平的POR信号，这样将导致POR电路100产生故障，输出不准确的目标上电复位信号，即如图2中虚线所示，理想的操作，应如图2中实线所示，在不稳定周期P期间，输出低电平的POR信号。
基于此，有必要提供一种新的上电复位电路解决方案，以解决传统上电复位电路在供电电压上升期间容易出现故障、影响其输出目标上电复位信号的准确度的技术问题。
在一个实施例中，如图3所示，本实施例提供一种上电复位电路200，包括恒压模组210、分压模组220、控制开关模组230以及信号输出模组240，其中，恒压模组210可配置为基于供电端输入的供电电压VDD输出一个参考电压信号VREF及多个辅助电压信号。分压模组220可配置为基于供电端输入的供电电压VDD进行电阻分压输出一个分压电压信号VR。控制开关模组230具体可包括第一开关SW1和第二开关SW2，且可配置为基于多个辅助电压信号进行预设逻辑运算生成一控制信号BGROK，并通过控制信号BGROK分别控制第一开关SW1及第二开关SW2的导通状态。信号输出模组240具体可包括第一输入端、第二输入端以及信号输出端，且可配置为第一输入端输入参考电压信号VREF，第二输入端在第一开关SW1导通时与接地端电性连接，第二输入端在第二开关SW2导通时输入分压电压信号VR，以在信号输出端输出目标上电复位信号POR。
需要说明的是，恒压模组210除了可输出一个参考电压信号VREF，还可根据实际需要，在恒压模组210的电路中，引出相应的输出端，以输出多个相关联的辅助电压信号，以便后续控制开关模组230可基于这些辅助电压信号进行预设逻辑运算生成一控制信号BGROK。由于该控制信号BGROK在本实施例中具体可为输出低电平信号时，控制第一开关SW1导通（同时控制第二开关SW2断开），使得信号输出模组240的第二输入端接地设置。同时，还在输出高电平信号时，控制第二开关SW2导通（同时控制第一开关SW1断开），使得信号输出模组240的第二输入端输入分压电压信号VR。以确保其输出的目标上电复位信号POR，无论在供电电压VDD上升时的不稳定期间，还是在上升后的稳定期间均可保持准确度。为此，本领域技术人员，可根据实际需要任意调整恒压模组210需要输出的多个辅助电压信号，以及任意调整控制开关模组230内设置的预设逻辑运算，只需确保两者的组合生成的控制信号BGROK，可在供电电压VDD上升时的不稳定期间，输出低电平信号，使得信号输出模组240的第二输入端接地设置，又在供电电压VDD上升后的稳定期间，输出高电平信号，使得信号输出模组240的第二输入端输入分压电压信号VR即可。
这样一来，当本申请实施例的上电复位电路100处于供电电压VDD上升时的不稳定期间，可通过控制开关模组230的预设逻辑运算控制生成的控制信号BGROK使得第一开关SW1导通，进而使得信号输出模组240的第二输入端接地，来确保此期间信号输出模组240不会输出错误的目标上电复位信号POR，进而有效确保此期间其输出的目标上电复位信号POR的准确度。
在一示例中，如图3所示，恒压模组220具体可配置为基于供电端输入的供电电压VDD输出一个参考电压信号VREF及三个辅助电压信号，三个辅助电压信号具体包括第一电压信号VSTUP、第二电压信号VBGR以及第三电压信号VDP，其中，第一电压信号VSTUP具体可配置为启动恒压模组220的电压信号，即第一电压信号VSTUP可启动恒压模组220而使得恒压模组220处于工作状态。第二电压信号VBGR具体可配置为恒压模组220直接输出的电压信号，即恒压模组220本身需要输出的最终值为预设恒定电压值的电压信号。第三电压信号VDP具体可配置为从恒压模组220的内部电路中引出的一个作为辅助参考的电压信号，如图4所示，可由第一二极管D1的阳极端引出该电压信号。
需要说明的是，通过对第二电压信号VBGR进行预设的电阻分压即可生成输出上述预定值的参考电压信号VREF，即如图4所示，参考电压信号VREF是第二电压信号VBGR分压形成的电信号，因而，如图5所示，两者随时间变化的曲线近似。
在一示例中，如图3所示，恒压模组210具体可包括第一电阻R21、第二电阻R22、第三电阻R23、第四电阻R24、第五电阻R25、第一MOS管P1、第二MOS管N2、第三MOS管N3、第一二极管D1、第二二极管D2以及第一比较器G21，第一MOS管P1的源极与供电端电性连接，第一MOS管P1的漏极与第一电阻R21的一端电性连接，且第一MOS管P1的漏极与第一电阻R21之间的第一连接处与恒压模组210的第二电压输出端电性连接，以输出第二电压信号VBGR。参考电压输出端与接地端之间还串联有第二电阻R22与第三电阻R23，且第二电阻R22与第三电阻R23之间的第二连接处与恒压模组210的参考电压输出端电性连接，以输出参考电压信号VREF。第一电阻R21的另一端，一路经第一二极管D1与接地端电性连接，另一路依次经第四电阻R24及第二二极管D2与接地端电性连接。第一二极管D1与第一电阻R21的另一端之间的第三连接处与恒压模组210的第三电压输出端电性连接，以输出第三电压信号VDP。第二MOS管N2的栅极与恒压模组210的参考电压输出端电性连接，第二MOS管N2的漏极经第五电阻R25与供电端电性连接，可通过第五电阻R25的限流对这一路径进行相应的限流保护，第二MOS管N2的源极与接地端电性连接。第三MOS管N3的栅极分别与第二MOS管N2的漏极及第五电阻R25电性连接，第三MOS管N3的源极与接地端电性连接。第四电阻R24与第一电阻R21的另一端之间的第四连接处与第一比较器G21的同相输入端电性连接，第三连接处还与第一比较器G21的反相输入端电性连接，第一比较器G21的输出端、第三MOS管N3的漏极以及第一MOS管P1的栅极均与恒压模组210的第一电压输出端电性连接，以输出第一电压信号VSTUP。
需要说明的是，上述第一MOS管P1优选采用PMOS管，上述第二MOS管N2、第三MOS管N3优选采用NMOS管，其均需在相应的栅极电压大于相应的阈值电压时才可导通。上述参考电压输出端输出的参考电压信号VREF，第一电压输出端输出的第一电压信号VSTUP，第二电压输出端输出的第二电压信号VBGR以及第三电压输出端输出的第三电压信号VDP，随时间变化的曲线图具体可如图5所示。
在一示例中，如图3所示，分压模组220具体可包括第六电阻R26与第七电阻R27，第六电阻R26与第七电阻R27串联在供电端与接地端之间，且第六电阻R26与第七电阻R27之间的第五连接处与分压模组220的分压电压输出端电性连接，以输出分压电压信号VR。即分压模组220具体可为一电阻分压电路，通过合理调整第六电阻R26与第七电阻R27两者的阻值大小，可输出满足实际需求的分压电压信号VR。
在一示例中，如图3所示，控制开关模组230为实现上述的预设逻辑运算，并输出上述控制信号BGROK，该控制开关模组230具体还可包括电压检测单元231、电压比较单元232以及逻辑运算单元233，其中，电压检测单元231配置为检测第二电压信号VBGR的电压值，并根据该电压值的检测结果，输出相应的第一电平信号BGROKA。电压比较单元232配置为根据第一电压信号VSTUP与第三电压信号VDP的比较结果，输出相应的第二电平信号BGROKB。逻辑运算单元234配置为对第一电平信号BGROKA与第二电平信号BGROKB进行预设逻辑运算，输出控制信号BGROK。
在一示例中，如图3所示，上述电压检测单元231具体还配置为在第二电压信号VBGR的电压值大于或等于预设电压值时，输出高电平的第一电平信号BGROKA，及在第二电压信号VBGR的电压值小于预设电压值时，输出低电平的第一电平信号BGROKA。为实现此功能，上述电压检测单元231具体可包括第四MOS管N4、限流电阻R28以及反相器U1，第四MOS管N4的阈值电压值Vth为上述的预设电压值，第四MOS管N4的栅极输入第二电压信号VBGR，第四MOS管N4的源极接地，第四MOS管N4的漏极与供电端之间串联有限流电阻R28，可对此路径进行限流保护，第四MOS管N4的漏极与限流电阻R28之间的第六连接处与反相器U1的输入端电性连接，反相器U1的输出端与电压检测单元231的输出端电性连接，以输出第一电平信号BGROKA。第四MOS管N4优选采用NMOS管，工作时，如图4及图5所示，当第二电压信号VBGR的电压值小于阈值电压值Vth（即第四MOS管N4的栅极电压小于其阈值电压值Vth）时，由于第四MOS管N4未导通，因而，第六连接处输出高电平给反相器U1的输入端，使得电压检测单元231最终输出低电平的第一电平信号BGROKA。而当第二电压信号VBGR的电压值等于或大于阈值电压值Vth（即第四MOS管N4的栅极电压等于或大于其阈值电压值Vth）时，由于第四MOS管N4导通，因而，第六连接处输出低电平给反相器U1的输入端，使得电压检测单元231最终输出高电平的第一电平信号BGROKA。
在一示例中，如图3所示，上述电压比较单元232具体还配置为在第一电压信号VSTUP大于第三电压信号VDP时，输出高电平的第二电平信号BGROKB，及在第一电压信号VSTUP小于第三电压信号VDP时，输出低电平的第二电平信号BGROKB。为实现此功能，上述电压比较单元232具体包括第二比较器G22，第二比较器G22的同相输入端输入第一电压信号VSTUP，第二比较器G22的反相输入端输入第三电压信号VDP，第二比较器G22与电压比较单元232的输出端电性连接，以输出第二电平信号BGROKB。第二比较器G22优选为一电压比较器，因而，其可实现在第一电压信号VSTUP大于第三电压信号VDP时，输出高电平的第二电平信号BGROKB，及在第一电压信号VSTUP小于第三电压信号VDP时，输出低电平的第二电平信号BGROKB。
在一示例中，如图3所示，逻辑运算单元233具体包括与门电路U2，与门电路U2的第一输入端输入第一电平信号BGROKA，与门电路U2的第二输入端输入第二电平信号BGROKB，与门电路U2的输出端与逻辑运算单元233的输出端电性连接，以输出控制信号BGROK。即逻辑运算单元233具体可对第一电平信号BGROKA与第二电平信号BGROKB进行与运算，来输出该控制信号BGROK，如图5所示，可知该控制信号BGROK可在包含上述供电电压上升时的不稳定期间的第一时期恒定输出为低电平信号，而在除此之外的第二时期恒定输出为高电平信号。第一开关SW1设置在信号输出模组240的第二输入端与接地端之间的第七连接处，第二开关SW2设置在信号输出模组240的第二输入端与分压模组220的分压输出端之间的第八连接处，逻辑运算单元233的输出端分别与第一开关SW1的控制端及第二开关SW2的控制端电性连接。这样一来，该控制信号BGROK恒定输出为低电平信号时，可控制第一开关SW1导通（同时控制第二开关SW2断开），使得信号输出模组240的第二输入端接地设置。同时，该控制信号BGROK恒定输出为高电平信号时，控制第二开关SW2导通（同时控制第一开关SW1断开），使得信号输出模组240的第二输入端输入分压电压信号VR。
在一示例中，如图3所示，信号输出模组240包括第三比较器G23，第三比较器G23的反相输入端与信号输出模组240的第一输入端电性连接，第三比较器G23的同相输入端与信号输出模组240的第二输入端电性连接，第三比较器G23的输出端与信号输出模组240的信号输出端电性连接，以输出目标上电复位信号POR。第三比较器G23优选为电压比较器，当本申请实施例的上电复位电路100处于供电电压VDD上升时的不稳定期间，可通过控制开关模组230的预设逻辑运算控制生成的控制信号BGROK使得第一开关SW1导通，进而使得信号输出模组240的第二输入端接地（即使得第三比较器G23的同相输入端接地），来确保此期间信号输出模组240不会输出错误的目标上电复位信号POR，而在供电电压VDD上升到稳定时，又可通过控制开关模组230的预设逻辑运算控制生成的控制信号BGROK使得第二开关SW2导通，进而使得信号输出模组240的第二输入端输入分压电压信号VR（即使得第三比较器G23的同相输入端输入分压电压信号VR），来确保信号输出模组240输出准确的目标上电复位信号。
尽管已经相对于一个或多个实现方式示出并描述了本申请，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本申请包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能（例如其在功能上是等价的）的任意组件（除非另外指示），即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。
即，以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
另外，在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。另外，对于特性相同或相似的结构元件，本申请可采用相同或者不相同的标号进行标识。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请中，“示例性”一词是用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何一个实施例不一定被解释为比其它实施例更加优选或更加具优势。为了使本领域任何技术人员能够实现和使用本申请，本申请给出了以上描述。在以上描述中，为了解释的目的而列出了各个细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本申请。在其它实施例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本申请的描述变得晦涩。因此，本申请并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。

Claims (10)

1.一种上电复位电路，其特征在于，包括：
恒压模组，配置为基于供电端输入的供电电压输出一个参考电压信号及多个辅助电压信号；
分压模组，配置为基于供电端输入的供电电压进行电阻分压输出一个分压电压信号；
控制开关模组，包括第一开关和第二开关，配置为基于所述多个辅助电压信号进行预设逻辑运算生成一控制信号，并通过所述控制信号分别控制所述第一开关及所述第二开关的导通状态；
信号输出模组，包括第一输入端、第二输入端以及信号输出端，配置为所述第一输入端输入所述参考电压信号，所述第二输入端在所述第一开关导通时与接地端电性连接，所述第二输入端在所述第二开关导通时输入所述分压电压信号，以在所述信号输出端输出目标上电复位信号；
所述恒压模组配置为基于所述供电电压输出一个参考电压信号及三个辅助电压信号，所述三个辅助电压信号包括第一电压信号、第二电压信号以及第三电压信号，其中，
所述第一电压信号，配置为启动所述恒压模组的电压信号；
所述第二电压信号，配置为所述恒压模组直接输出的电压信号；
所述第三电压信号，配置为从所述恒压模组的内部电路中引出的一个作为辅助参考的电压信号;
所述控制开关模组还包括电压检测单元、电压比较单元以及逻辑运算单元，其中，
所述电压检测单元，配置为检测所述第二电压信号的电压值，并根据所述电压值的检测结果，输出相应的第一电平信号；
所述电压比较单元，配置为根据所述第一电压信号与所述第三电压信号的比较结果，输出相应的第二电平信号；
所述逻辑运算单元，配置为对所述第一电平信号与所述第二电平信号进行预设逻辑运算，输出所述控制信号。
2.根据权利要求1所述的上电复位电路，其特征在于，所述恒压模组包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第一MOS管、第二MOS管、第三MOS管、第一二极管、第二二极管以及第一比较器；所述第一MOS管的源极与所述供电端电性连接，所述第一MOS管的漏极与所述第一电阻的一端电性连接，且所述第一MOS管的漏极与所述第一电阻之间的第一连接处与所述恒压模组的第二电压输出端电性连接，以输出所述第二电压信号；所述第二电压输出端与接地端之间还串联有所述第二电阻与第三电阻，且所述第二电阻与所述第三电阻之间的第二连接处与所述恒压模组的参考电压输出端电性连接，以输出所述参考电压信号；所述第一电阻的另一端，一路经所述第一二极管与接地端电性连接，另一路依次经所述第四电阻及所述第二二极管与接地端电性连接；所述第一二极管与所述第一电阻的另一端之间的第三连接处与所述恒压模组的第三电压输出端电性连接，以输出所述第三电压信号；所述第二MOS管的栅极与所述恒压模组的参考电压输出端电性连接，所述第二MOS管的漏极经所述第五电阻与所述供电端电性连接，所述第二MOS管的源极与接地端电性连接；所述第三MOS管的栅极分别与所述第二MOS管的漏极及所述第五电阻电性连接，所述第三MOS管的源极与接地端电性连接；所述第四电阻与所述第一电阻的另一端之间的第四连接处与所述第一比较器的同相输入端电性连接，所述第三连接处还与所述第一比较器的反相输入端电性连接，所述第一比较器的输出端、所述第三MOS管的漏极以及所述第一MOS管的栅极均与所述恒压模组的第一电压输出端电性连接，以输出所述第一电压信号。
3.根据权利要求1所述的上电复位电路，其特征在于，所述分压模组包括第六电阻与第七电阻，所述第六电阻与所述第七电阻串联在所述供电端与接地端之间，且所述第六电阻与所述第七电阻之间的第五连接处与所述分压模组的分压电压输出端电性连接，以输出所述分压电压信号。
4.根据权利要求1所述的上电复位电路，其特征在于，所述电压检测单元，还配置为在所述电压值大于或等于预设电压值时，输出高电平的所述第一电平信号，及在所述电压值小于预设电压值时，输出低电平的所述第一电平信号。
5.根据权利要求4所述的上电复位电路，其特征在于，所述电压检测单元包括第四MOS管、限流电阻以及反相器，所述第四MOS管的阈值电压值为所述预设电压值，所述第四MOS管的栅极输入所述第二电压信号，所述第四MOS管的源极接地，所述第四MOS管的漏极与所述供电端之间串联有所述限流电阻，所述第四MOS管的漏极与所述限流电阻之间的第六连接处与所述反相器的输入端电性连接，所述反相器的输出端与所述电压检测单元的输出端电性连接，以输出所述第一电平信号。
6.根据权利要求1所述的上电复位电路，其特征在于，所述电压比较单元，还配置为在所述第一电压信号大于所述第三电压信号时，输出高电平的所述第二电平信号，及在所述第一电压信号小于所述第三电压信号时，输出低电平的所述第二电平信号。
7.根据权利要求6所述的上电复位电路，其特征在于，所述电压比较单元包括第二比较器，所述第二比较器的同相输入端输入所述第一电压信号，所述第二比较器的反相输入端输入所述第三电压信号，所述第二比较器与所述电压比较单元的输出端电性连接，以输出所述第二电平信号。
8.根据权利要求1所述的上电复位电路，其特征在于，所述逻辑运算单元包括与门电路，所述与门电路的第一输入端输入所述第一电平信号，所述与门电路的第二输入端输入所述第二电平信号，所述与门电路的输出端与所述逻辑运算单元的输出端电性连接，以输出所述控制信号。
9.根据权利要求1所述的上电复位电路，其特征在于，所述第一开关设置在所述第二输入端与接地端之间的第七连接处，所述第二开关设置在所述第二输入端与所述分压模组的分压输出端之间的第八连接处，所述逻辑运算单元的输出端分别与所述第一开关的控制端及所述第二开关的控制端电性连接。
10.根据权利要求1-9任一项所述的上电复位电路，其特征在于，所述信号输出模组包括第三比较器，所述第三比较器的反相输入端与所述第一输入端电性连接，所述第三比较器的同相输入端与所述第二输入端电性连接，所述第三比较器的输出端与所述信号输出端电性连接，以输出所述目标上电复位信号。
CN202210327636.1A 2022-03-31 2022-03-31 一种上电复位电路 Active CN114421940B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210327636.1A CN114421940B (zh) 2022-03-31 2022-03-31 一种上电复位电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210327636.1A CN114421940B (zh) 2022-03-31 2022-03-31 一种上电复位电路

Publications (2)

Publication Number Publication Date
CN114421940A CN114421940A (zh) 2022-04-29
CN114421940B true CN114421940B (zh) 2022-07-26

Family

ID=81263304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210327636.1A Active CN114421940B (zh) 2022-03-31 2022-03-31 一种上电复位电路

Country Status (1)

Country Link
CN (1) CN114421940B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013219454A (ja) * 2012-04-05 2013-10-24 Renesas Electronics Corp パワーオン・リセット回路及び半導体装置
CN203537356U (zh) * 2013-09-12 2014-04-09 成都成电光信科技有限责任公司 上电复位电路
CN112204884A (zh) * 2018-05-31 2021-01-08 华为技术有限公司 上电复位电路及隔离式半桥驱动器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043917A (ja) * 2000-07-27 2002-02-08 Nec Yamagata Ltd バンドギャップ回路及びこれを用いたパワー・オン・クリア回路
JP4686222B2 (ja) * 2005-03-17 2011-05-25 株式会社東芝 半導体装置
TW201417496A (zh) * 2012-10-24 2014-05-01 Keystone Semiconductor Corp 電源開啟重置電路
CN106505981B (zh) * 2017-01-09 2024-04-05 上海胤祺集成电路有限公司 上电复位电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013219454A (ja) * 2012-04-05 2013-10-24 Renesas Electronics Corp パワーオン・リセット回路及び半導体装置
CN203537356U (zh) * 2013-09-12 2014-04-09 成都成电光信科技有限责任公司 上电复位电路
CN112204884A (zh) * 2018-05-31 2021-01-08 华为技术有限公司 上电复位电路及隔离式半桥驱动器

Also Published As

Publication number Publication date
CN114421940A (zh) 2022-04-29

Similar Documents

Publication Publication Date Title
US10969806B2 (en) Intelligent voltage regulator
JPH06296125A (ja) パワー・オン・リセット回路
US7977999B2 (en) Temperature detection circuit
US8941437B2 (en) Bias circuit
TWI590035B (zh) 電源啟動重置電路
JP2003258581A (ja) クランプ回路
CN107870649B (zh) 基准电压电路与集成电路
US7466172B2 (en) Supply voltage level detector
US8742805B2 (en) Power on reset device and power on reset method
CN114421940B (zh) 一种上电复位电路
JP2013037617A (ja) バンドギャップ基準電圧回路及びこれを用いたパワーオンリセット回路
US6163468A (en) Start up circuits and bias generators
US9727075B2 (en) Power-supply voltage sensing circuit
US9660634B1 (en) Load driving circuit
JP2001127609A (ja) パワーオンリセット回路
US10684314B2 (en) System and method for testing reference voltage circuit
US9086434B1 (en) Methods and systems for voltage reference power detection
US10367499B2 (en) Power supply ready indicator circuit
TWI543169B (zh) 用於非揮發性記憶體裝置的可程式化電壓產生器
US9236857B2 (en) Voltage detection circuit
US20240128976A1 (en) Power-On-Reset Circuit
KR101859118B1 (ko) 마이크로 컨트롤러의 파워 온 리셋 회로
JP2003108242A (ja) レギュレータ回路
CN113783557A (zh) 芯片上电复位电路
JP2001054234A (ja) 過熱保護回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant