CN114069553A - 一种过压保护电路 - Google Patents
一种过压保护电路 Download PDFInfo
- Publication number
- CN114069553A CN114069553A CN202010755375.4A CN202010755375A CN114069553A CN 114069553 A CN114069553 A CN 114069553A CN 202010755375 A CN202010755375 A CN 202010755375A CN 114069553 A CN114069553 A CN 114069553A
- Authority
- CN
- China
- Prior art keywords
- drain
- nmos
- tube
- source
- pmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/20—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/006—Calibration or setting of parameters
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开一种过压保护电路,包括第一电流镜单元、第二电流镜单元、电阻分压单元、迟滞比较器;第一电流镜单元的电流输入端通过NMOS管NM1、电阻R2和NMOS管NM2与电路电源地连接,第一电流镜单元的镜像电流端通过电阻分压单元与电路电源地连接,第二电流镜单元的电流输入端与基准电流源I1连接,第二电流镜单元的镜像电流端与电阻分压单元的一采样信号端VGS连接,电阻分压单元的另一采样信号端Va与迟滞比较器的反相输入端连接,迟滞比较器的正相输入端与参考电压Vref连接,迟滞比较器的输出端输出过压保护信号。本发明所述的电源电压保护电路,电路面积小,制造成本低,不仅适合使用分立器件搭建实用,且易于芯片内部集成。
Description
技术领域
本发明涉及电子电路技术领域,尤其涉及一种过压保护电路。
背景技术
电子产品都有其额定工作电压范围,电源电压过高或者过低,都会导致电子产品的工作异常,甚至造成用电产品的损坏,因此在电子产品的内部,一般都设计有电源电压保护电路。例如在开关电源控制芯片中,过压保护电路是非常重要的电路模块。过压保护电路的功能是在电子产品的工作过程中对其电源电压进行实时监测,当电源电压过高时,输出过电压保护信号,使系统停止工作,防止芯片在电源电压过高的状态下连续工作造成内部电路的损坏。当过压保护发生后,如果电源电压继续升高,过压保护电路中的电源钳位电路开启,将芯片的电源电压限制在一个安全的范围内,防止芯片因为电源电压过高而造成损坏。
一种常见的过压保护电路的实现方案如图1所示。图1中,VDD_HV为高压供电电源,VCC为低压供电电源,vb1和vb2分别是PMOS管PM1和PM2的栅极偏置电压,电阻R1、R2、R3、R4和稳压二极管D1、D2、D3、D4组成VDD_HV检测电路,高压NMOS管NM4为电源钳位器件。该电路的过压保护工作原理为:当系统正常工作时,VDD_HV电压小于过压保护电压VDD_OVP,VDD_HV检测电路未导通工作,因此VGS被电阻R4下拉到低电平,使得VGS小于高压NMOS管NM5的阈值电压VTH,NM5,开关管NM5关断,a点电位被PMOS管PM1、PM2上拉到高电平,经过反相器inv1和施密特触发器smit1后输出过压保护信号VDD_OVP_N为高电平。当VDD_HV升高,使稳压二极管D1-D4全部反向击穿时,VDD_HV检测电路导通,开始有电流流过电阻R3和电阻R4,VDD_HV继续升高,VGS也随之增大,当VGS大于VTH,NM5时,NM5开启将a点电压下拉至低电平,过压保护信号VDD_OVP_N翻转为低电平,系统进入过压保护状态,并停止工作。电路中的NM4和NM5为同类型高压NMOS管,当NM5开启的同时钳位器件NM4也开启工作,此时电路开启电源钳位功能。
另一种常见的过压保护电路方案如图2所示。图2中电阻R1、R2组成电阻分压单元对电源电压VDD_HV进行实时监测,电阻R4、R5和R6构成另外一条电阻分压单元,NPN三极管VT1、VT2和PMOS管PM1作为开关器件来控制电路的开启和关断。
该过压保护电路工作原理为:当供电电压处于正常工作电压范围内时,电阻分压单元的A点采样电压值较小,不足以使NPN三极管VT1导通,此时电阻R4、R5和R6组成的电阻分压单元在B点产生一个高电位,使得NPN三极管VT2导通,将C点电压下拉为低电平,因此开关管PM1正常导通,输出信号VDD=VDD_HV,将电源信号接入设备,为用电设备正常供电。当供电电压升高至超出正常工作电压范围时,A点电压增大至三极管VT1的导通电压,使VT1开启,将B点电压下拉至低电平,此时三极管VT2进入关断状态,C点电压由正常工作时的低电平被电阻R7上拉到高电平,使得开关管PM1关断,则用电设备与供电电源断开连接,避免设备因为外部电压过高而受损。
上述方案1的电源过压保护及钳位电路缺点如下:
(1)此方案需要使用数量较多的稳压二极管串联来实现,占用电路面积较大。上述电路主要利用稳压二极管的反向击穿特性来实现过压保护功能,过压保护电压越高时,所需要的稳压二级管数量越多。例如过压保护电压设计为30V,而稳压二极管反向击穿电压普遍在5~7V,因此至少需要4个稳压二极管,稳压二极管的电路面积较大,其数量增多将使电路面积显著增大。
(2)此方案无法灵活设计过压保护电压。如(1)中所述,该方案主要利用稳压二极管的反向击穿电压的串联来得到过压保护电压值,在较大程度上限制了VDD_OVP取值的灵活性,因为这种情况下VDD_OVP只能设计为稳压二极管反向击穿电压的整数倍,这就导致VDD_OVP设计调整较为困难,无法灵活的设计过压保护电压。
(3)此方案输出的过压保护信号易发生误翻转现象。上述电路的过压保护翻转阈值和过压保护解除的翻转阈值相同,当系统发生过压保护时,若电源电压由于外部因素产生一定的波动,使VGS电压在NM5阈值电压VTH,NM5附近上下波动,会造成NM5反复开启和关断,从而导致过压保护信号VDD_OVP_N发生误翻转,使电路无法正常工作。
上述方案2的电源过压保护电路缺点如下:
(1)此方案所述的过压保护电路采用的器件类型较多,此方案如果作为一个电路模块设计在集成电路内部,则会造成芯片的制造工艺复杂,增加了晶圆制造成本。此方案采用了电阻做为采样电路,又分别使用了三极管和MOS管作为开关器件来控制电路的工作,且电路中还包含了电容元件。电路中器件类型越多,则在晶圆制造过程中所需要制作的掩膜版层次就越多,同时增加了生产中的光刻次数,会显著提高晶圆制造成本。
(2)此方案的过压保护电路易受电源电压波动影响,工作不稳定。如果电源电压在最小工作电压上下波动时,会造成B点电压不稳定,使开关管VT2和PM1反复开启关断,则外部电源无法正常供给,从而使用电产品无法工作。当电源电压在过压保护电压附近产生波动时,极易造成A点电压波动,导致VT1管子反复开启和关断,从而使开关管PM1反复开启关断,使电路无法正常工作。
(3)此方案的过压保护电路静态功耗较大。电路中采用三极管VT1和VT2作为开关器件使用,由于三极管是依靠电流驱动而开启工作的,因此开关管VT1和VT2在导通工作时会消耗一定的基极电流,增大了静态功耗。
发明内容
为此,需要提供一种过压保护电路,解决背景技术中的过压保护电路存在的问题。
为实现上述目的,本发明提供了一种过压保护电路,包括第一电流镜单元、第二电流镜单元、电阻分压单元、迟滞比较器;
第一电流镜单元的电流输入端通过NMOS管NM1、电阻R2和NMOS管NM2与电路电源地连接,第一电流镜单元的镜像电流端通过电阻分压单元与电路电源地连接,第二电流镜单元的电流输入端与基准电流源I1连接,第二电流镜单元的镜像电流端与电阻分压单元的一采样信号端VGS连接,电阻分压单元的另一采样信号端Va与迟滞比较器的反相输入端连接,迟滞比较器的正相输入端与参考电压Vref连接,迟滞比较器的输出端输出过压保护信号。
进一步地,第一电流镜单元包括PMOS管PM1和PMOS管PM2,PMOS管PM1的源极和PMOS管PM2的源极与电路电源正极连接,PMOS管PM1的栅极和PMOS管PM1漏极与PMOS管PM2的栅极和NMOS管NM1的漏极连接,PMOS管PM2的漏极与电阻分压单元连接。
进一步地,第二电流镜单元包括NMOS管NM3、NMOS管NM4和NMOS管NM5,NMOS管NM3的漏极与NMOS管NM3的栅极和基准电流源I1连接,NMOS管NM3的源极与NMOS管NM4的漏极、NMOS管NM4的栅极和NMOS管NM5的栅极连接,NMOS管NM4的源极和NMOS管NM5的源极接地,NMOS管NM5的漏极与电阻分压单元的一采样信号端VGS连接。
进一步地,还包括NMOS管NM2,NMOS管NM2的漏极与电阻R2的一端连接,电阻R2的另一端与NMOS管NM1的源级连接,NMOS管NM2的栅极与控制信号UVLO_P连接,NMOS管NM2的源极接地。
进一步地,还包括NMOS管NM6,NMOS管NM6的漏极与电阻R4的一端连接,电阻R4的另一端与电阻分压单元的另一采样信号端Va连接,NMOS管NM6的栅极与控制信号UVLO_P连接,NMOS管NM6的源极与电阻分压单元的一采样信号端VGS连接。
进一步地,电阻分压单元包括依次连接的电阻R3、电阻R4和电阻R5,电阻R4与电阻R5之间为电阻分压单元的另一采样信号端VGS,电阻R3与电阻R4之间为电阻分压单元的另一采样信号端Va。
进一步地,还包括NMOS管NM1,NMOS管NM1的漏极与第一电流镜单元的电流输入端连接,NMOS管NM1的源极与电阻R2连接,NMOS管NM1的栅极与电阻R1的一端和二极管D1的阴极连接,电阻R1的另一端与电路电源正极连接,二极管D1的阳极接地。
进一步地,还包括NMOS管NM7,所述NMOS管NM7的源极接地,所述NMOS管NM7的栅极连接电阻分压单元的一采样信号端VGS,所述NMOS管NM7的漏极与电路电源正极连接。
进一步地,所述迟滞比较器包括PMOS管PM3,PMOS管PM3的源极与比较器电源VCCA、PMOS管PM4的源极、PMOS管PM5的源极、PMOS管PM6的源极和PMOS管PM7的源极连接,PMOS管PM3的栅极与PMOS管PM3的漏极、NMOS管NM8的漏极、PMOS管PM4的栅极、PMOS管PM5的栅极、PMOS管PM6的栅极和PMOS管PM7的栅极连接,NMOS管NM8的栅极与偏置电压Vb1连接,NMOS管NM8的源极与NMOS管NM9的漏极连接,PMOS管PM4的漏极与PMOS管PM8的栅极和PMOS管PM10的源极连接,PMOS管PM10的漏极与NMOS管NM10的漏极和NMOS管NM10的栅极连接,PMOS管PM10的栅极Vinp为所述迟滞比较器的同相输入端,PMOS管PM8的源极与PMOS管PM5的漏极和PMOS管PM9的源极连接,PMOS管PM8的漏极与NMOS管NM11的漏极、NMOS管NM11的栅极和NMOS管NM12的栅极连接,PMOS管PM9的漏极与NMOS管NM12的漏极和NMOS管NM15的栅极连接,PMOS管PM9的栅极与PMOS管PM6的漏极、PMOS管PM11的源极和PMOS管PM12的源极连接,PMOS管PM11的漏极与NMOS管NM14的源级、NMOS管NM13的漏极和NMOS管NM13的栅极连接,PMOS管PM11的栅极与PMOS管PM12的栅极Vinm为所述迟滞比较器的反相输入端,PMOS管PM12的漏极与NMOS管NM14的漏极连接,NMOS管NM15的漏极与PMOS管PM7的漏极和反相器的输入端连接,反相器的输出端与NMOS管NM14的栅极连接作为所述迟滞比较器的输出端,NMOS管NM9的源极、NMOS管NM10的源极、NMOS管NM11的源极、NMOS管NM12的源极、NMOS管NM13的源极和NMOS管NM15的源极接地。
进一步地,所述NMOS管NM9的源极接地包括:NMOS管NM8的源极连接NMOS管NM9的漏极,NMOS管NM9的栅极连接偏置电压Vb2,NMOS管NM9的源极接地;
或者:NMOS管NM10的源极接地包括:PMOS管PM10的漏极连接NMOS管NM10的漏极和NMOS管NM10的栅极,NMOS管NM10的源极接地;
或者:NMOS管NM13的源极接地包括:PMOS管PM11的漏极连接NMOS管NM13的漏极和NMOS管NM13的栅极,NMOS管NM13的源极接地。
区别于现有技术,上述技术方案本相对于现有技术有如下优点:
1、本发明所述的电源电压保护电路,电路面积小,制造成本低,易于芯片内部集成。本发明的电路采用电阻分压单元加迟滞比较器形式实现过压保护功能,与传统的稳压二极管实现方式相比减小了电路面积,降低了制造成本。因此本发明电路不仅适合使用分立器件搭建使用,也非常适合集成在芯片内部使用。
2、本发明一实施例中,所述的过压保护电路功耗较低。本发明的过压保护电路,通过内部欠压锁定电路输出的启动信号UVLO_P控制启动工作,在内部启动信号未输出之前,过压保护电路禁止工作,保证过压保护电路在系统正式启动工作前不产生静态电流。过压电路启动工作后,通过调整电流镜偏置比例限制电阻分压单元最大工作电流,有效控制了电路电流,减小电路功耗。
3、本发明所述的过压保护电路可灵活调整过压保护值,适应不同系统设计的要求。本发明的过压保护采用电阻分压单元加比较器形式实现过压保护功能,结构简单,由电路工作原理可知当比较器COMP1反相输入端信号Va大于同相输入端参考电压Vref时,即输出过压保护信号。采样信号Va由电阻R4在该支路中所占的电阻比例大小而决定,通过调节电阻比例可改变过压保护电压值。因此本发明的电阻分压形式的过压保护电路可任意设置VDD_OVP参数,较传统的稳压二极管串联形式更加方便灵活。
4、本发明所述的过压保护电路,输出的过压保护信号稳定,不容易产生误翻转现象。电路中过压保护比较器COMP1为迟滞比较器,迟滞比较器的重要作用就是保证信号上升翻转点不等于下降翻转点,二者之间存在一定的迟滞量,因此过压保护电路工作时过压保护解除电压小于过压保护电压一定值,若电路电源正极VDD_HV电压的波动幅值在迟滞范围内,则过压保护信号不会受电源波动影响而反复翻转,有效保证了电路过压保护功能的正常运行。
附图说明
图1为背景技术一种的电源过电压保护及箝位电路的电路结构图;
图2为背景技术另一种电源过电压保护电路的电路结构图;
图3为具体实施方式所述的过压保护电路的电路结构图;
图4为具体实施方式所述的迟滞比较器电路结构的电路图。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果,以下结合具体实施例并配合附图详予说明。
请参阅图1到图4,本实施例提供的过压保护电路如图3中所示:高压PMOS管PM1与PM2构成第一电流镜单元。基准电流源I1为系统内部基准电流电路产生的偏置电流,通过第二电流镜单元镜像处理得到电流I2。电阻R3、R4和R5构成电阻分压单元,Va为采样电压,通过设置合适的分压电阻使PM2工作在线性区,保证Va随VDD_HV线性变化。高压NMOS管NM7为钳位器件,实现电压钳位功能。COMP1为迟滞比较器。高压NMOS管NM2、NM6为开关器件,通过UVLO_P信号控制其开启和关断。UVLO_P信号为系统内部欠压锁定电路输出的电路启动信号,系统启动工作前UVLO_P为低电平,系统启动工作后UVLO_P为高电平。
本发明的电源过压保护电路工作原理是:当系统启动工作后,UVLO_P翻转为高电平,NM2和NM6导通,过压保护电路开始工作,监测电源电压VDD_HV。此时稳压二极管D1将高压NMOS管NM1栅极电压钳位在其稳压电压上,此时NM1导通,NM1所在支路开始产生电流,通过第一电流镜单元偏置为电阻分压单元提供工作电流。
系统正常工作时,电阻分压单元上的采样电压Va小于迟滞比较器COMP1同相输入端的参考电压Vref,COMP1输出信号VDD_OVP_N为高电平。随着VDD_HV逐渐升高时,采样电压Va逐渐增大,当VDD_HV升高至VDD_OVP时,Va大于参考电压Vref,COMP1输出的过压保护信号VDD_OVP_N翻转为低电平,控制系统进入过压保护状态。此时电阻R5上的电压VGS小于NM7的阈值电压VTH,NM7,NM7管子保持截止状态,电路未开启钳位功能。当VDD_HV继续升高,使VGS增大至等于VTH,NM7时,NM7开启,电路进入钳位保护状态。通常将达到所需要的钳位电流时的电源电压称为钳位电压VDD_CLAMP。
则根据电路原理有VDD_OVP等式如下:
VDD=VDD_OVP时,
VDD=VDD_CLAMP时,
上述式子中VGS1表示VDD_HV=VDD_OVP时的VGS电压,VGS2表示VDD_HV=VDD_CLAMP时的VGS电压。设计过程中通过选取合适的R3、R4、R5的电阻值,确保VDD_HV=VDD_OVP时,VGS1<VTH,NM7,NM7无法开启,当VDD_HV稍大于VDD_OVP时,电路开启钳位功能。当VDD_HV=VDD_CLAMP时,VGS=VGS2,此时NM7流过的电流为设计所需的钳位电流。
本发明的过压保护电路其过压保护电压通过调节电阻比例来设置。通过上述电路原理分析可知,Va的大小可通过改变电阻R4在电阻分压单元中所占的比例来调节。当R4所占比例减小时,同样的VDD_HV产生的Va减小,则需要更大的VDD_HV才能使比较器COMP1输出信号翻转,即过压保护电压变大。同理当R4所占比例增大时,只需要较小的VDD_HV就可使VDD_OVP_N翻转,即过压保护电压减小。
本发明的电源钳位电路所需要的钳位器件尺寸较小。在单纯的电阻分压单元上,随着VDD_HV升高VGS电压变化较为缓慢,若要在设计的钳位电压下产生需要的钳位电流,则需要尺寸较大的钳位器件。本发明的电路通过NM3、NM4和NM5组成的电流镜结构,对偏置电流I1进行镜像处理得到电流I2,使VGS在VDD_HV升高的过程中快速增大,此时仅需要尺寸较小的钳位器件就可在设计的钳位电压时达到需要的钳位电流。因此与单纯的电阻分压单元相比较,本发明的电路中引入了偏置电流I2,在同样的钳位电压下使用尺寸较小的钳位器件就可产生更大的钳位电流,在设计中有效减小了钳位器件尺寸,进一步减小了面积开销,降低了制造成本。
本发明电路中采用的比较器COMP1为迟滞比较器,可在一定程度上解决因为电压波动而引起的输出信号误翻转问题,使过压保护信号在电源电压有微小的波动时不受影响,提高过压保护信号的稳定性。普通比较器在输入信号上升和下降过程中的翻转阈值相同,当输入信号有微小的干扰时会引起输出信号产生相应的波动。具体地,普通的比较器的输出信号在两个输入电压相等时切换状态,因此在两个输入信号相接近时,比较器输出具有不确定性,若输入信号有干扰噪声,则会导致比较器输出信号反复切换状态,即输出产生误翻转,从而使电路无法正常工作。而迟滞比较器具有迟滞效应,为输入端的采样信号Va提供不同的正向翻转阈值与反向翻转阈值,因此其抗干扰能力强。为避免VDD_HV电压波动引起过压比较器输出信号误翻转,因此本发明电路中使用了迟滞比较器,保证过压保护解除电压与过压保护电压之间存在一定的迟滞量,当电源电压波动范围小于迟滞量时,不会造成过压保护信号误翻转。确保电源VDD_HV信号在迟滞量范围内波动时输出的过压保护信号保持稳定,保证电路可正确进入保护状态,提高电路可靠性。
本发明电路中的迟滞比较器结构如图4所示。图4电路中的Vb1和Vb2为内部偏置信号,为迟滞比较器提供偏置电压以产生工作需要的偏置电流。Vinp为比较器同相输入信号,Vinm为比较器反相输入信号,与普通的比较器相比,迟滞比较器的两个输入信号不是直接传送到比较器差分对栅极,而是分别经过了PMOS管PM10和PM11、PM12再接入差分对栅极进行比较。其中NM14为开关管,与PM12串联,通过比较器的输出信号Vout控制NM14的开启和关断,从而控制PM12是否接入电路中,以此来改变PM10和PM11、PM12宽长比的比值,实现比较器迟滞的功能。
迟滞比较器工作原理是:若选择Vinm为参考电压输入端,Vinp为比较信号输入端。Vinp由低电平逐渐增大,当Vinp<Vinm时,比较器输出Vout为低电平,此时NM14关断,PM12不接入电路中。当Vinp增大至使Vb=Vc时,Vout翻转为高电平,称此时的翻转阈值电压称为正向翻转电压V+。Vout变为高电平时控制NM14开启,将PM12接入电路中,此时PM11与PM12并联,则两个信号输入端MOS管尺寸比例发生变化,因此Vinp反向变化时翻转阈值也发生变化,称此时的翻转阈值电压为反向翻转电压V-,由此实现比较迟滞的目的。
比较器迟滞量等式可描述为:
VHYS=(V+)-(V-) (4)
由比较器电路原理可知:
V+=Vinm+VGS,PM11-VGS,PM10;
V-=Vinm+VGS,PM11'-VGS,PM10。
因此有:
VHYS=VGS,PM11-VGS,PM11' (5)
正向比较时,PM11栅源电压:
反向比较时PM11栅源电压:
综合式(4)、式(5)、式(6)和式(7)得:
上式中IPM6为PM6管电流,其电流大小与PM3构成的电流镜比例有关,KP为PMOS管工艺参数,(W/L)PM11是PM11管的宽长比,(W/L)PM12是PM12管的宽长比。上述式(8)证明,比较器迟滞量可通过调节PM11、PM12尺寸和PM6管电流IPM6控制。
在上述实施例中,第一电流镜单元、第二电流镜单元、电阻分压单元、迟滞比较器并不限定上述实施例所列举的结构,还可以是其他的可以实现相同功能的结构。其中NMOS管NM2、NMOS管NM6可以实现电路的开启和关闭,在某些实施例中可以省略,使得电路一直处在开启状态。NMOS管NM7实现电压钳位,在非必要实施例中,也可以省略。
需要说明的是,尽管在本文中已经对上述各实施例进行了描述,但并非因此限制本发明的专利保护范围。因此,基于本发明的创新理念,对本文所述实施例进行的变更和修改,或利用本发明说明书及附图内容所作的等效结构或等效流程变换,直接或间接地将以上技术方案运用在其他相关的技术领域,均包括在本发明的专利保护范围之内。
Claims (10)
1.一种过压保护电路,其特征在于:包括第一电流镜单元、第二电流镜单元、电阻分压单元、迟滞比较器;
第一电流镜单元的电流输入端通过NMOS管NM1、电阻R2和NMOS管NM2与电路电源地连接,第一电流镜单元的镜像电流端通过电阻分压单元与电路电源地连接,第二电流镜单元的电流输入端与基准电流源I1连接,第二电流镜单元的镜像电流端与电阻分压单元的一采样信号端VGS连接,电阻分压单元的另一采样信号端Va与迟滞比较器的反相输入端连接,迟滞比较器的正相输入端与参考电压Vref连接,迟滞比较器的输出端输出过压保护信号。
2.根据权利要求1所述的一种过压保护电路,其特征在于:第一电流镜单元包括PMOS管PM1和PMOS管PM2,PMOS管PM1的源极和PMOS管PM2的源极与电路电源正极连接,PMOS管PM1的栅极和PMOS管PM1漏极与PMOS管PM2的栅极和NMOS管NM1的漏极连接,PMOS管PM2的漏极与电阻分压单元连接。
3.根据权利要求1所述的一种过压保护电路,其特征在于:第二电流镜单元包括NMOS管NM3、NMOS管NM4和NMOS管NM5,NMOS管NM3的漏极与NMOS管NM3的栅极和基准电流源I1连接,NMOS管NM3的源极与NMOS管NM4的漏极、NMOS管NM4的栅极和NMOS管NM5的栅极连接,NMOS管NM4的源极和NMOS管NM5的源极接地,NMOS管NM5的漏极与电阻分压单元的一采样信号端VGS连接。
4.根据权利要求1所述的一种过压保护电路,其特征在于:还包括NMOS管NM2,NMOS管NM2的漏极与电阻R2的一端连接,电阻R2的另一端与NMOS管NM1的源级连接,NMOS管NM2的栅极与控制信号UVLO_P连接,NMOS管NM2的源极接地。
5.根据权利要求1所述的一种过压保护电路,其特征在于:还包括NMOS管NM6,NMOS管NM6的漏极与电阻R4的一端连接,电阻R4的另一端与电阻分压单元的另一采样信号端Va连接,NMOS管NM6的栅极与控制信号UVLO_P连接,NMOS管NM6的源极与电阻分压单元的一采样信号端VGS连接。
6.根据权利要求1所述的一种过压保护电路,其特征在于:电阻分压单元包括依次连接的电阻R3、电阻R4和电阻R5,电阻R4与电阻R5之间为电阻分压单元的另一采样电压VGS,电阻R3与电阻R4之间为电阻分压单元的另一采样电压Va。
7.根据权利要求1所述的一种过压保护电路,其特征在于:还包括NMOS管NM1,NMOS管NM1的漏极与第一电流镜单元的电流输入端连接,NMOS管NM1的源极与电阻R2连接,NMOS管NM1的栅极与电阻R1的一端和稳压二极管D1的阴极连接,电阻R1的另一端与电路电源正极连接,稳压二极管D1的阳极接地。
8.根据权利要求1所述的一种过压保护电路,其特征在于:还包括NMOS管NM7,所述NMOS管NM7的源极接地,所述NMOS管NM7的栅极连接电阻分压单元的一采样电压VGS,所述NMOS管NM7的漏极与电路电源正极连接。
9.根据权利要求1所述的一种过压保护电路,其特征在于:所述迟滞比较器包括PMOS管PM3,PMOS管PM3的源极与比较器电源VCCA、PMOS管PM4的源极、PMOS管PM5的源极、PMOS管PM6的源极和PMOS管PM7的源极连接,PMOS管PM3的栅极与PMOS管PM3的漏极、NMOS管NM8的漏极、PMOS管PM4的栅极、PMOS管PM5的栅极、PMOS管PM6的栅极和PMOS管PM7的栅极连接,NMOS管NM8的栅极与偏置电压Vb1连接,NMOS管NM8的源极与NMOS管NM9的漏极连接,PMOS管PM4的漏极与PMOS管PM8的栅极和PMOS管PM10的源极连接,PMOS管PM10的漏极与NMOS管NM10的漏极和NMOS管NM10的栅极连接,PMOS管PM10的栅极Vinp为所述迟滞比较器的同相输入端,PMOS管PM8的源极与PMOS管PM5的漏极和PMOS管PM9的源极连接,PMOS管PM8的漏极与NMOS管NM11的漏极、NMOS管NM11的栅极和NMOS管NM12的栅极连接,PMOS管PM9的漏极与NMOS管NM12的漏极和NMOS管NM15的栅极连接,PMOS管PM9的栅极与PMOS管PM6的漏极、PMOS管PM11的源极和PMOS管PM12的源极连接,PMOS管PM11的漏极与NMOS管NM14的源级、NMOS管NM13的漏极和NMOS管NM13的栅极连接,PMOS管PM11的栅极与PMOS管PM12的栅极Vinm为所述迟滞比较器的反相输入端,PMOS管PM12的漏极与NMOS管NM14的漏极连接,NMOS管NM15的漏极与PMOS管PM7的漏极和反相器的输入端连接,反相器的输出端与NMOS管NM14的栅极连接作为所述迟滞比较器的输出端,NMOS管NM9的源极、NMOS管NM10的源极、NMOS管NM11的源极、NMOS管NM12的源极、NMOS管NM13的源极和NMOS管NM15的源极接地。
10.根据权利要求9所述的一种过压保护电路,其特征在于:所述NMOS管NM9的源极接地包括:NMOS管NM8的源极连接NMOS管NM9的漏极,NMOS管NM9的栅极连接偏置电压Vb2,NMOS管NM9的源极接地;
或者:NMOS管NM10的源极接地包括:PMOS管PM10的漏极连接NMOS管NM10的漏极和NMOS管NM10的栅极,NMOS管NM10的源极接地;
或者:NMOS管NM13的源极接地包括:PMOS管PM11的漏极连接NMOS管NM13的漏极和NMOS管NM13的栅极,NMOS管NM13的源极接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010755375.4A CN114069553A (zh) | 2020-07-31 | 2020-07-31 | 一种过压保护电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010755375.4A CN114069553A (zh) | 2020-07-31 | 2020-07-31 | 一种过压保护电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114069553A true CN114069553A (zh) | 2022-02-18 |
Family
ID=80227329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010755375.4A Pending CN114069553A (zh) | 2020-07-31 | 2020-07-31 | 一种过压保护电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114069553A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115833046A (zh) * | 2022-11-11 | 2023-03-21 | 天津智模科技有限公司 | 一种can总线的故障过压保护电路、收发芯片和收发器 |
CN116107946A (zh) * | 2023-04-14 | 2023-05-12 | 苏州水芯电子科技有限公司 | Usb设备插入检测电路及usb芯片 |
CN116298481A (zh) * | 2023-05-18 | 2023-06-23 | 无锡力芯微电子股份有限公司 | 一种超低功耗过压检测电路 |
-
2020
- 2020-07-31 CN CN202010755375.4A patent/CN114069553A/zh active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115833046A (zh) * | 2022-11-11 | 2023-03-21 | 天津智模科技有限公司 | 一种can总线的故障过压保护电路、收发芯片和收发器 |
CN115833046B (zh) * | 2022-11-11 | 2023-11-03 | 天津智模科技有限公司 | 一种can总线的故障过压保护电路、收发芯片和收发器 |
CN116107946A (zh) * | 2023-04-14 | 2023-05-12 | 苏州水芯电子科技有限公司 | Usb设备插入检测电路及usb芯片 |
CN116107946B (zh) * | 2023-04-14 | 2023-06-30 | 苏州水芯电子科技有限公司 | Usb设备插入检测电路及usb芯片 |
CN116298481A (zh) * | 2023-05-18 | 2023-06-23 | 无锡力芯微电子股份有限公司 | 一种超低功耗过压检测电路 |
CN116298481B (zh) * | 2023-05-18 | 2023-08-15 | 无锡力芯微电子股份有限公司 | 一种超低功耗过压检测电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114069553A (zh) | 一种过压保护电路 | |
US8531851B2 (en) | Start-up circuit and method thereof | |
KR20240026258A (ko) | 스위치드 커패시터 전력 컨버터의 보호 | |
TWI548184B (zh) | 用於電子裝置之保護裝置及方法 | |
CN107943182A (zh) | 带隙基准源启动电路 | |
CN113328734A (zh) | 快速阻断开关 | |
CN212277911U (zh) | 一种过压保护电路 | |
TW201409216A (zh) | 電源啟動重置電路 | |
CN106300248B (zh) | 一种电流控制方式的欠压保护电路 | |
CN110132444B (zh) | 温度检测电路 | |
CN101153880A (zh) | 负电压检测器 | |
CN116819166B (zh) | 高压端欠压检测电路 | |
CN115411697A (zh) | 一种欠压保护装置 | |
CN114756078B (zh) | 一种集成电路芯片高精度稳压电源电路 | |
CN113659812B (zh) | 米勒钳位控制电路 | |
CN108829174A (zh) | 线性稳压器电路 | |
CN109164746A (zh) | 一种下电时序控制电路及电源电路 | |
CN209526506U (zh) | 电源芯片欠压锁定系统 | |
CN109885122B (zh) | 一种用于低电压低压差ldo的限流电路 | |
TWI644495B (zh) | 輸入保護電路 | |
CN107947742B (zh) | 一种用于控制耗尽型功率器件的时序保护电路 | |
TWI461880B (zh) | 低壓差線性穩壓器 | |
CN217159259U (zh) | 一种欠压锁定电路 | |
CN117492509B (zh) | 一种低电压比较电路 | |
CN117220250B (zh) | 一种电源保护电路、芯片及数据线 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |