CN115833046A - 一种can总线的故障过压保护电路、收发芯片和收发器 - Google Patents
一种can总线的故障过压保护电路、收发芯片和收发器 Download PDFInfo
- Publication number
- CN115833046A CN115833046A CN202211420493.5A CN202211420493A CN115833046A CN 115833046 A CN115833046 A CN 115833046A CN 202211420493 A CN202211420493 A CN 202211420493A CN 115833046 A CN115833046 A CN 115833046A
- Authority
- CN
- China
- Prior art keywords
- current
- voltage
- triode
- power supply
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- QWCRAEMEVRGPNT-UHFFFAOYSA-N buspirone Chemical compound C1C(=O)N(CCCCN2CCN(CC2)C=2N=CC=CN=2)C(=O)CC21CCCC2 QWCRAEMEVRGPNT-UHFFFAOYSA-N 0.000 claims abstract description 34
- 238000006243 chemical reaction Methods 0.000 claims abstract description 12
- 230000007306 turnover Effects 0.000 claims abstract description 5
- 230000008878 coupling Effects 0.000 claims description 59
- 238000010168 coupling process Methods 0.000 claims description 59
- 238000005859 coupling reaction Methods 0.000 claims description 59
- 239000004065 semiconductor Substances 0.000 claims description 9
- 229910044991 metal oxide Inorganic materials 0.000 claims description 8
- 150000004706 metal oxides Chemical class 0.000 claims description 8
- 230000011664 signaling Effects 0.000 claims description 2
- 230000002159 abnormal effect Effects 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 29
- 238000010586 diagram Methods 0.000 description 25
- 238000000034 method Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Landscapes
- Electronic Switches (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
本文提供了一种CAN总线的故障过压保护电路、收发芯片和收发器,包括电流源与所述供电电路的输入端相连,所述供电电路与隔断器的一端相连,所述供电电路用于向整流电路提供下拉信号;所述隔断器,与CAN总线引脚相连,接收CAN总线电压,并判断所述CAN总线电压是否在预设的电压阈值区间中,若在,则将所述下拉信号耦合为翻转信号;所述整流电路,将所述翻转信号进行模数转换,得到控制信号,其中,所述控制信号用于控制所述CAN总线引脚处的MOS管关断,可以实现避免使用基准电压电路和比较电路,减小了电路的体积,并可以避免CAN总线引脚遭受异常电压的破坏。
Description
技术领域
本发明涉及总线驱动技术领域,尤其是一种CAN总线的故障过压保护电路、收发芯片和收发器。
背景技术
控制器局域网络(CAN)为国际上应用最广泛的现场总线之一。由于CAN总线广泛应用于工作环境较为复杂的汽车和工业控制领域,可能会出现故障,使总线短接到±12V、±24V甚至更高的电源上,此时要求CAN总线收发器不能损坏,当直流故障电压消失后,CAN总线收发器仍能正常工作。
通用CAN总线收发器结构如图1所示,其中CANH、CANL分别接到CAN总线上,该收发器内部供电一般为5V或3.3V,总线故障保护电压一般为±16V、±40V、±58V甚至±70V。图1中高压二极管D1能有效阻挡CANH引脚正向直流故障高压,但无法有效阻挡CANH引脚负向直流故障高压;高压二极管D2能有效阻挡CANL引脚负向直流故障高压,但无法有效阻挡CANL引脚正向直流故障高压。所以,电路设计难点聚焦在如何分别针对引脚CANH、CANL进行负向、正向直流故障保护。
当前常规的方法是将端口电压通过电阻按电阻比例分压,将分压得到的电压通过比较器与基准电压进行比较并输出控制信号关闭输出驱动管,从而实现保护功能。如图2所示的CANH支路比较示意图,当CANH从0V降至负向直流故障电压(如-70V)时,通过合理调整R1-R4电阻阻值,使得负向故障电压达到阈值(如-40V)时比较器正向端电压超过比较器负向端的基准电压VREF,从而输出CTRLH控制信号去关闭CANH支路的输出驱动HVPMOS管,从而使得关闭状态的HVPMOS管的漏源来承受该负向高压。
如图3所示的CANL支路比较示意图,当CANL从0V升至正向直流故障电压(如﹢70V)时,通过合理调整R1-R4电阻阻值,使得达到阈值(如﹢40V)时比较器正向端电压超过比较器负向端的基准电压VREF,从而输出CTRLL控制信号去关闭CANL支路的输出驱动HVNMOS管,从而使得关闭状态的HVNMOS管的漏源来承受该正向高压。
这种常规解决办法由于采用多个比较器电路和产生基准电压VREF的电路,因此常规解决办法存在电路面积大、功耗大和布线复杂等缺点。
发明内容
针对现有技术的上述问题,本文的目的在于,提供一种CAN总线的故障过压保护电路、收发芯片和收发器,以解决现有技术中采用多个比较器电路和产生基准电压VREF的电路,存在电路面积大、功耗大和布线复杂等缺点。
为了解决上述技术问题,本文的具体技术方案如下:
一方面,本文提供一种CAN总线的故障过压保护电路,包括:
供电电路,电流源与所述供电电路的输入端相连,所述供电电路与隔断器的一端相连,所述供电电路用于向整流电路提供下拉信号;
所述隔断器,与CAN总线引脚相连,接收CAN总线电压,并判断所述CAN总线电压是否在预设的电压阈值区间中,若在,则将所述下拉信号耦合为翻转信号;
所述整流电路,将所述翻转信号进行模数转换,得到控制信号,其中,所述控制信号用于控制所述CAN总线引脚处的MOS管关断。
作为本文的一个实施例,当所述电流源为第一电流时,电源VDD和地分别与所述供电电路相连;
所述供电电路包括第一镜像电流单元、电源电压单元和下拉单元;
所述第一镜像电流单元,用于接收所述第一电流,并向所述隔断器和所述下拉单元提供所述第一电流的镜像电流;
所述电源电压单元,用于接收所述电源VDD发送至所述隔断器,并防止CAN总线电压的正向高压倒灌至电源;
所述下拉单元,用于接收所述镜像电流,并将所述整流电路的输入端下拉至地,所述地用于提供所述下拉信号。
作为本文的一个实施例,当所述电流源为第一电流时,所述第一镜像电流单元包括第一NMOS管、第二NMOS管、第一PMOS管和第二PMOS管;所述电源电压单元包括第一二极管和第二二极管;所述下拉单元包括第三NMOS管;
所述第一电流分别与所述第一NMOS管的漏极以及所述第二NMOS管的栅极相连,所述第一NMOS管的栅极与所述第二NMOS管的栅极相连,所述第一NMOS管的源极接地;
所述第二NMOS管的漏极分别与所述第一PMOS管的漏极以及所述第二PMOS管的栅极相连,所述第二NMOS管的源极接地;
所述第三NMOS管的源极接地,所述第三NMOS管的漏极与所述整流电路的一端相连,所述第三NMOS管的漏极用于提供所述下拉信号
所述第一PMOS管的栅极与所述第二PMOS管的栅极相连,所述第一PMOS管的源极与所述第二PMOS管的源极相连;
所述第二PMOS管的漏极与所述隔断器的一端相连,所述第二PMOS管的漏极用于向所述隔断器的一端输入所述镜像电流;
所述电源VDD分别与所述第一二极管和所述第二二极管的阳极相连,所述第一二极管的阴极与所述第二PMOS管的源极相连,所述第二二极管的阴极与所述隔断器的一端相连。
作为本文的一个实施例,当所述电流源为第一电流时;
所述隔断器包括第一三极管、第二三极管、第一限流电阻和耦合PMOS管;
所述第一三极管的集电极与所述第二三极管的集电极相连,所述第一三极管的发射极与所述第二三极管的发射极相连,所述第一三极管的集电极与所述第一三极管的发射极相连,所述第一三极管的基极分别与所述第二PMOS管的漏极以及所述耦合PMOS管的栅极相连;
所述第二三极管的基极与所述第一限流电阻的一端相连;
所述第一限流电阻的另一端接收CAN总线引脚的CANH电压信号;
所述耦合PMOS管的漏极与所述第二二极管的阴极相连,所述耦合PMOS管的源极与所述整流电路的输入端相连,所述耦合PMOS管用于当所述CANH电压信号在预设的电压阈值区间时,获取所述电源VDD,并将所述下拉信号耦合为翻转信号。
作为本文的一个实施例,当所述电流源为第二电流时,地与所述供电电路相连;
所述供电电路包括第二镜像电流单元;
所述第二镜像电流单元,用于接收所述第二电流,并向所述隔断器提供所述第二电流的镜像电流。
作为本文的一个实施例,当所述电流源为第二电流时,所述第二镜像电流单元包括第四NMOS管和第五NMOS管;
所述第二电流与所述第四NMOS管的漏极以及所述第五NMOS管的栅极相连,所述第四NMOS管的栅极与所述第五NMOS管相连,所述第四NMOS管的源极接地;所述第五NMOS管的漏极用于提供所述下拉信号;
所述第五NMOS管的漏极分别与所述隔断器的一端以及所述整流电路的输入端相连,所述第五NMOS管的源极接地。
作为本文的一个实施例,当所述电流源为第二电流时;
所述隔断器包括第一三极管、第二三极管、第二限流电阻和第三二极管;
所述第一三极管的集电极与所述第二三极管的集电极相连,所述第一三极管的发射极与所述第二三极管的发射极相连,所述第一三极管的集电极与所述第一三极管的发射极相连,所述第一三极管的基极与所述第三二极管的阳极相连;
所述第二三极管的基极与所述第二限流电阻的一端相连;
所述第二限流电阻的另一端接收CAN总线引脚的CANL电压信号;
所述第三二极管的阴极与所述整流电路的输入端相连,所述第三二极管用于当所述CANL电压信号在预设的电压阈值区间时,获取所述CANL电压信号,并将所述下拉信号耦合为所述翻转信号。
作为本文的一个实施例,当所述电流源包括第一电流和第二电流,且所述电压源包括电源VDD和地时,包括两个供电电路、两个隔断器和两个整流电路;
第一供电电路,所述第一电流、所述电源VDD和所述地分别与所述供电电路的输入端相连,所述第一供电电路与第一隔断器的一端相连,所述第一供电电路用于向所述第一整流电路提供第一下拉信号;
所述第一隔断器,与CANH总线引脚相连,接收CANH电压,并判断所述CANH电压是否在预设的第一电压阈值区间中,若在,则将所述第一整流电路的所述第一下拉信号耦合为第一翻转信号;
所述第一整流电路,将所述第一翻转信号进行模数转换,得到第一控制信号,其中,所述第一控制信号用于控制所述CANH总线引脚处的MOS管关断;
第二供电电路,所述第二电流和所述地分别与所述供电电路的输入端相连,所述第二供电电路与第二隔断器的一端相连,所述第二供电电路用于向所述第二整流电路提供第二下拉信号;
所述第二隔断器,与CANL总线引脚相连,接收CANL电压,并判断所述CANL电压是否在预设的第三电压阈值区间中,若在,则将所述第二整流电路的所述第二下拉信号耦合为第二翻转信号;
所述第二整流电路,将所述第二翻转信号进行模数转换,得到第二控制信号,其中,所述第二控制信号用于控制所述CANL总线引脚处的MOS管关断。
作为本文的一个实施例,所述第一供电电路包括第一镜像电流单元、电源电压单元和下拉单元;
所述第一镜像电流单元,用于接收所述第一电流,并向所述第一隔断器和所述下拉单元提供所述第一电流的第一镜像电流;
所述电源电压单元,用于接收所述电源VDD发送至所述第一隔断器,并防止CANH总线引脚处的正向高压倒灌至电源;
所述下拉单元,用于接收所述第一镜像电流,并将所述第一整流电路的输入端下拉至地,所述地用于提供所述第一下拉信号;
所述第二供电电路包括第二镜像电流单元;
所述第二镜像电流单元,用于接收所述第二电流,并向所述第二隔断器提供所述第二电流的镜像电流。
作为本文的一个实施例,所述第一镜像电流单元包括第一NMOS管、第二NMOS管、第一PMOS管和第二PMOS管;所述电源电压单元包括第一二极管和第二二极管;所述下拉单元包括第三NMOS管;
所述第一电流分别与所述第一NMOS管的漏极以及所述第二NMOS管的栅极相连,所述第一NMOS管的栅极与所述第二NMOS管的栅极相连,所述第一NMOS管的源极接地;
所述第二NMOS管的漏极分别与所述第一PMOS管的漏极以及所述第二PMOS管的栅极相连,所述第二NMOS管的源极接地;
所述第三NMOS管的源极接地,所述第三NMOS管的漏极与所述整流电路的一端相连,所述第三NMOS管的漏极用于提供所述第一下拉信号
所述第一PMOS管的栅极与所述第二PMOS管的栅极相连,所述第一PMOS管的源极与所述第二PMOS管的源极相连;
所述第二PMOS管的漏极与所述第一隔断器的一端相连,所述第二PMOS管的漏极用于向所述第一隔断器的一端输入所述第一镜像电流;
所述电源VDD分别与所述第一二极管和所述第二二极管的阳极相连,所述第一二极管的阴极与所述第二PMOS管的源极相连,所述第二二极管的阴极与所述第一隔断器的一端相连;
所述第二镜像电流单元包括第四NMOS管和第五NMOS管;
所述第二电流与所述第四NMOS管的漏极以及所述第五NMOS管的栅极相连,所述第四NMOS管的栅极与所述第五NMOS管相连,所述第四NMOS管的源极接地;所述第五NMOS管的漏极用于提供所述第二下拉信号;
所述第五NMOS管的漏极分别与所述第二隔断器的一端以及所述第二整流电路的输入端相连,所述第五NMOS管的源极接地。
作为本文的一个实施例,所述第一隔断器包括第一三极管、第二三极管、第一限流电阻和耦合PMOS管;
所述第一三极管的集电极与所述第二三极管的集电极相连,所述第一三极管的发射极与所述第二三极管的发射极相连,所述第一三极管的集电极与所述第一三极管的发射极相连,所述第一三极管的基极分别与所述第二PMOS管的漏极以及所述耦合PMOS管的栅极相连;
所述第二三极管的基极与所述第一限流电阻的一端相连;
所述第一限流电阻的另一端接收CAN总线引脚的CANH电压信号;
所述耦合PMOS管的漏极与所述第二二极管的阴极相连,所述耦合PMOS管的源极与所述整流电路的输入端相连,所述耦合PMOS管用于当所述CANH电压信号在预设的第一电压阈值区间时,获取所述电源VDD,并将所述第一下拉信号耦合为第一翻转信号;
所述第二隔断器包括第三三极管、第四三极管、第二限流电阻和第三二极管;
所述第三三极管的集电极与所述第四三极管的集电极相连,所述第三三极管的发射极与所述第四三极管的发射极相连,所述第三三极管的集电极与所述第三三极管的发射极相连,所述第三三极管的基极与所述第三二极管的阳极相连;
所述第四三极管的基极与所述第二限流电阻的一端相连;
所述第二限流电阻的另一端接收CAN总线引脚的CANL电压信号;
所述第三二极管的阴极与所述整流电路的输入端相连,所述第三二极管用于当所述CANL电压信号在预设的第三电压阈值区间时,获取所述CANL电压信号,并将所述第二下拉信号耦合为所述第二翻转信号。
作为本文的一个实施例,所述整流电路包括第一反向器和第二反向器;
所述第一反向器的一端为所述输入端,所述第一反向器的另一端与所述第二反向器的一端相连;
所述第二反向器的另一端输出与所述隔断器接收的所述CANH电压信号或所述CANL电压信号对应的所述控制信号。
另一方面,本文提供一种CAN总线收发器芯片,所述CAN总线收发器芯片设有所述的CAN总线的故障过压保护电路。
另一方面,本文提供一种CAN总线收发器,所述CAN总线收发器设有所述的CAN总线收发器芯片。
另一方面,本文提供一种汽车,所述汽车设有所述的CAN总线收发器。
采用上述技术方案,电流源与所述供电电路的输入端相连,所述供电电路与隔断器的一端相连,所述供电电路用于向整流电路提供下拉信号,可以实现向整流电路持续提供下拉信号,可以令整流电路向CAN总线支路输出低电平;通过所述隔断器,与CAN总线引脚相连,接收CAN总线电压,并判断所述CAN总线电压是否在预设的电压阈值区间中,若在,则将所述下拉信号耦合为翻转信号,可以实现判断CAN总线电压是否落入在预设的电压阈值区间中,当落入后,将下拉信号耦合为翻转信号,该翻转信号为模拟信号;通过所述整流电路,将所述翻转信号进行模数转换,得到控制信号,其中,所述控制信号用于控制所述CAN总线引脚处的MOS管关断,可以实现当翻转信号超过整流电路的翻转阈值时,将翻转信号转换为数字高电平的控制信号,进而通过控制信号控制对应CAN总线电压的支路处的MOS管关断。
为让本文的上述和其他目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附图式,作详细说明如下。
附图说明
为了更清楚地说明本文实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本文的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1示出了本文实施例通用CAN总线收发器结构;
图2示出了本文实施例CANH支路比较示意图;
图3示出了本文实施例CANL支路比较示意图;
图4示出了本文实施例一种CAN总线的故障过压保护电路的示意图;
图5示出了本文实施例CANH供电电路示意图;
图6示出了本文实施例CANH电压判断电路第一示意图;
图7示出了本文实施例CANH电压判断电路第二示意图;
图8示出了本文实施例CANH电压判断电路第三示意图;
图9示出了本文实施例CANL供电电路示意图;
图10示出了本文实施例CANL电压判断电路第一示意图;
图11示出了本文实施例CANL电压判断电路第二示意图;
图12示出了本文实施例CANL电压判断电路第三示意图;
图13示出了本文实施例一种CAN总线的故障过压保护电路的优选示意图;
图14示出了本文实施例第一供电电路和第二供电电路示意图;
图15示出了本文实施例CANH和CANL电压判断电路示意图;
图16示出了本文实施例隔断器部分结构切面图。
附图符号说明:
11、Driver模块的输入端;
12、Driver模块的CANH输出端;
13、Driver模块的CANL输出端;
41、供电电路;
411、第一镜像电流单元;
412、电源电压单元;
413、下拉单元;
414、第二镜像电流单元;
42、隔断器;
43、整流电路;
51、第一NMOS管;
52、第二NMOS管;
53、第三NMOS管;
54、第四NMOS管;
55、第五NMOS管;
61、第一PMOS管;
62、第二PMOS管;
71、第一二极管;
72、第二二极管;
81、第一三极管;
82、第二三极管;83、第三二极管;
84、第三三极管;
85、第四三极管;
91、第一限流电阻;
92、第二限流电阻;
93、耦合PMOS管;
1001、第一反向器;
1002、第二反向器;
801、第一NPN三级管;
802、第二NPN三级管;
803、第三NPN三级管;
804、第四NPN三极管;
805、第五NPN三极管;
901、第一PNP三级管;
902、第二PNP三级管;
903、第三PNP三级管;
131、第一供电电路;
132、第一隔断器;
133、第一整流电路;
134、第二供电电路;
135、第二隔断器;
136、第二整流电路。
具体实施方式
下面将结合本文实施例中的附图,对本文实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本文一部分实施例,而不是全部的实施例。基于本文中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本文保护的范围。
需要说明的是,本文的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本文的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、装置、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在图2中,揭示了现有技术中的如何在CANH出现负向高压时,产生CTRLH信号,在产生CTRLH信号后,导入图1中的Driver模块的输入端11,令Driver模块的CANH输出端12产生高电平输入到CANH支路的HVPMOS管,令HVPMOS管截断后,通过HVPMOS管的漏源来承受该负向高压。
在图3中,揭示了现有技术中的如何在CANL出现正向高压时,产生CTRLL信号,在产生CTRLL信号后,导入图1中的Driver模块的输入端11,令Driver模块的CANL输出端13产生低电平输入到CANL支路的HVNMOS管,令HVNMOS管截断后,通过HVNMOS管的漏源来承受该负向高压。
在图2和图3可以看到,电路至少需要产生基准电压VREF的基准电压生成电路,还需要比较电路,因此使用图2和图3分别进行负向低压和正向高压的判断的电路体积较大。
如图4所示的一种CAN总线的故障过压保护电路的示意图,包括:
供电电路41,电流源与所述供电电路41的输入端相连,所述供电电路41与隔断器42的一端相连,所述供电电路41用于向整流电路43提供下拉信号;
所述隔断器42,与CAN总线引脚相连,接收CAN总线电压,并判断所述CAN总线电压是否在预设的电压阈值区间中,若在,则将所述下拉信号耦合为翻转信号;
所述整流电路43,将所述翻转信号进行模数转换,得到控制信号,其中,所述控制信号用于控制所述CAN总线引脚处的MOS管关断。
采用上述技术方案,通过供电电路41,电流源与所述供电电路41的输入端相连,所述供电电路41与隔断器42的一端相连,所述供电电路41用于向整流电路43提供下拉信号,可以实现向整流电路43持续提供下拉信号,可以令整流电路43向CAN总线支路输出低电平;通过所述隔断器42,与CAN总线引脚相连,接收CAN总线电压,并判断所述CAN总线电压是否在预设的电压阈值区间中,若在,则将所述下拉信号耦合为翻转信号,可以实现判断CAN总线电压是否落入在预设的电压阈值区间中,当落入后,将下拉信号耦合为翻转信号,该翻转信号为模拟信号;通过所述整流电路43,将所述翻转信号进行模数转换,得到控制信号,其中,所述控制信号用于控制所述CAN总线引脚处的MOS管关断,可以实现当翻转信号超过整流电路43的翻转阈值时,将翻转信号转换为数字高电平的控制信号,进而通过控制信号控制对应CAN总线电压的支路处的MOS管关断。
如图5所示的CANH供电电路示意图,作为本文的一个实施例,当所述电流源为第一电流时,电源VDD和地分别与所述供电电路41相连;
所述供电电路41包括第一镜像电流单元411、电源电压单元412和下拉单元413;
所述第一镜像电流单元411,用于接收所述第一电流,并向所述隔断器42和所述下拉单元413提供所述第一电流的镜像电流;
所述电源电压单元412,用于接收所述电源VDD发送至所述隔断器,并防止CAN总线电压的正向高压倒灌至电源;
所述下拉单元413,用于接收所述镜像电流,并将所述整流电路43的输入端下拉至地,所述地用于提供所述下拉信号。
具体的,如图6所示的CANH电压判断电路第一示意图,作为本文的一个实施例,在本实施例中,可以判断CANH是否出现负向高压,由于CAN总线同时存在CANH和CANL两种信号,因此CANL可以使用图3的电路对CANL是否出现正向高压进行判断。
当所述电流源为第一电流时,所述第一镜像电流单元411包括第一NMOS管51、第二NMOS管52、第一PMOS管61和第二PMOS管62;所述电源电压单元412包括第一二极管71和第二二极管72;所述下拉单元413包括第三NMOS管53;
所述第一电流分别与所述第一NMOS管51的漏极以及所述第二NMOS管52的栅极相连,所述第一NMOS管51的栅极与所述第二NMOS管52的栅极相连,所述第一NMOS管51的源极接地;
所述第二NMOS管52的漏极分别与所述第一PMOS管61的漏极以及所述第二PMOS管62的栅极相连,所述第二NMOS管52的源极接地;
所述第三NMOS管53的源极接地,所述第三NMOS管53的漏极与所述整流电路43的一端相连,所述第三NMOS管53的漏极用于提供所述下拉信号
所述第一PMOS管61的栅极与所述第二PMOS管62的栅极相连,所述第一PMOS管61的源极与所述第二PMOS管62的源极相连;
所述第二PMOS管62的漏极分别与所述隔断器42的一端相连,所述第二PMOS管62的漏极用于向所述隔断器42的一端输入所述镜像电流;
所述电源VDD分别与所述第一二极管71和所述第二二极管72的阳极相连,所述第一二极管71的阴极与所述第二PMOS管62的源极相连,所述第二二极管72的阴极与所述隔断器42的一端相连。
当所述电流源为第一电流时;
所述隔断器42包括第一三极管81、第二三极管82、第一限流电阻91和耦合PMOS管93;
所述第一三极管81的集电极与所述第二三极管82的集电极相连,所述第一三极管81的发射极与所述第二三极管82的发射极相连,所述第一三极管81的集电极与所述第一三极管81的发射极相连,所述第一三极管81的基极分别与所述第二PMOS管的漏极以及所述耦合PMOS管93的栅极相连;
所述第二三极管82的基极与所述第一限流电阻91的一端相连;
所述第一限流电阻91的另一端接收CAN总线引脚的CANH电压信号;
所述耦合PMOS管93的漏极与所述第二二极管72的阴极相连,所述耦合PMOS管93的源极与所述整流电路43的输入端相连,所述耦合PMOS管93用于当所述CANH电压信号在预设的电压阈值区间时,获取所述电源VDD,并将所述下拉信号耦合为翻转信号。
所述整流电路43包括第一反向器1001和第二反向器1002;
所述第一反向器1001的一端为所述输入端,所述第一反向器1001的一端与耦合PMOS管93的漏极相连,所述第一反向器1001的另一端与所述第二反向器1002的一端相连;
所述第二反向器1002的另一端输出与所述隔断器接收的所述CANH电压信号或所述CANL电压信号对应的所述控制信号。
在本文实施例中,CANH可能出现-70V-70V中任一电压,在本文中隔断器42的击穿电压可以为15V,正向压降可以为0.7V,电源电压VDD可以为5V,因此,本文可以将CANH电压由-70V到70V分为三个电压阈值区间,第一电压阈值区间为-70V至-15V,第二电压阈值区间为-15V至15V,第三电压阈值区间为15V至70V。下面本文将依次介绍三个电压阈值区间时,图6中A点电位。
在第三电压阈值区间,虽然CANH电压超过了隔断器的正向击穿电压,但是由于A点、第二PMOS管62到第一二极管71的支路截断,且A点、耦合PMOS管93到第二二极管72的支路截断,因此隔断器没有电流产生,无法产生雪崩击穿,因此A点电位与CANH保持一致,当CANH升高时,A点电位也同样升高,此时PMOS管关断,P1点电位由第三NMOS管53拉至地,CTRLH输出为低电平。
在第二电压阈值区间,CANH电压即未超过了隔断器的正向击穿电压,也为超过隔断器的反向击穿单元,因此A点电位小于电源电压VDD,此时VDD可以通过第一二极管71经由第二PMOS管62至A点,因此A点电位等于VDD减去第一二极管71的压降。此时PMOS管关断,P1点电位由第三NMOS管53拉至地,CTRLH输出为低电平。
在第一电压阈值区间,CANH电压超过了隔断器的反向击穿电压,且经由于A点、第二PMOS管62到第一二极管71的支路导通,因此隔断器产生反向雪崩击穿,经由CANH至A点存在电流,该电流的最大值为第一电流,由于隔断器中B点至A点的固定压降为-15.7V,第一电流与限流电阻产生的压降也为固定的,因此当CANH由-15V向-70V下降时,A点电位会跟随下降,直至A点电位导通耦合PMOS管93,当耦合PMOS管93导通时,由于第三NMOS管53的下拉能力仅取决于第一电流,因此在适当调整第一电流时,可以令第三NMOS管53和耦合PMOS管93均导通时,耦合PMOS管93将P1点电位上拉至电源VDD,此时,将第三NMOS管53提供的下拉信号(地)耦合为翻转信号,该翻转信号,可以令反向电路中的第一反向器1001和第二反向器1002进行信号翻转,最终得到高电平的控制信号CTRLH。
通过上述实施例,可以降低现有技术中,CANH侧电压判断电路的体积。提升产品的竞争力。
具体的,如图7所示的CANH电压判断电路第二示意图,作为本文的一个实施例,在本实施例中,可以判断CANH是否出现负向高压,由于CAN总线同时存在CANH和CANL两种信号,因此CANL可以使用图3的电路对CANL是否出现正向高压进行判断。
当所述电流源为第一电流时,所述第一镜像电流单元411包括第一NPN三级管801、第二NPN三级管802、第一PNP三级管901和第二PNP三级管902;所述电源电压单元412包括第一二极管71和第二二极管72;所述下拉单元413包括第三NPN三级管803;
所述第一电流分别与所述第一NPN三级管801的集电极以及所述第二NPN三级管802的基极相连,所述第一NPN三级管801的基极与所述第二NPN三级管802的基极相连,所述第一NPN三级管801的发射极接地;
所述第二NPN三级管802的集电极分别与所述第一PNP三级管901的集电极以及所述第二PNP三级管902的基极相连,所述第二NPN三级管802的发射极接地;
所述第三NPN三级管803的发射极接地,所述第三NPN三级管803的集电极与所述整流电路43的一端相连,所述第三NPN三级管803的集电极用于提供所述下拉信号
所述第一PNP三级管901的基极与所述第二PNP三级管902的基极相连,所述第一PNP三级管901的发射极与所述第二PNP三级管902的发射极相连;
所述第二PNP三级管902的集电极分别与所述隔断器42的一端以及所述第三PNP三级管903的基极相连,所述第二PNP三级管902的集电极用于向所述隔断器42的一端输入所述镜像电流;
所述电源VDD分别与所述第一二极管71和所述第二二极管72的阳极相连,所述第一二极管71的阴极与所述第二PNP三级管902的发射极相连,所述第二二极管72的阴极与所述隔断器42的一端相连。
当所述电流源为第一电流时;
所述隔断器42包括第一三极管81、第二三极管82、第一限流电阻91和第三PNP三级管903;
所述第一三极管81的集电极与所述第二三极管82的集电极相连,所述第一三极管81的发射极与所述第二三极管82的发射极相连,所述第一三极管81的集电极与所述第一三极管81的发射极相连,所述第一三极管81的基极分别与所述第二PMOS管的漏极62以及所述耦合PMOS管93的栅极相连;
所述第二三极管82的基极与所述第一限流电阻91的一端相连;
所述第一限流电阻91的另一端接收CAN总线引脚的CANH电压信号;
所述第三PNP三级管903的集电极与所述第二二极管72的阴极相连,所述第三PNP三级管903的发射极与所述整流电路43的输入端相连,所述第三PNP三级管903用于当所述CANH电压信号在预设的电压阈值区间时,获取所述电源VDD,并将所述下拉信号耦合为翻转信号。
所述整流电路43包括第一反向器1001和第二反向器1002;
所述第一反向器1001的一端为所述输入端,所述第一反向器1001的一端与第三PNP三级管903的集电极相连,所述第一反向器1001的另一端与所述第二反向器1002的一端相连;
所述第二反向器1002的另一端输出与所述隔断器接收的所述CANH电压信号或所述CANL电压信号对应的所述控制信号。
在如图6和图7中,第一电流主要用于提供给第二PMOS管62或者第二PNP三极管偏置电压,以及通过第三NMOS管53或者第三NPN三极管提供下拉信号,因此可以根据这些功能重新搭建电路,令电路简洁,如图8所示的CANH电压判断电路第三示意图,可以将电流源删除,并且将第二PMOS管62或者第二PNP三极管左侧电路的电子器件删除,将提供下拉信号的第三NMOS管53或者第三NPN三极管替换为兆欧级的大电阻,其中Vbias为偏置电压。具体内容可以参考图8,本文不再将内容展开说明。
如图9所示的CANL供电电路示意图,作为本文的一个实施例,当所述电流源为第二电流时,地与所述供电电路41相连;
所述供电电路41包括第二镜像电流单元414;
所述第二镜像电流单元414,用于接收所述第二电流,并向所述隔断器42提供所述第二电流的镜像电流。
如图10所示的CANL电压判断电路第一示意图,作为本文的一个实施例,在本实施例中,可以判断CANL是否出现正向高压,由于CAN总线同时存在CANH和CANL两种信号,因此CANH可以使用图2的电路对CANH是否出现正向高压进行判断。
当所述电流源为第二电流时,所述第二镜像电流单元414包括第四NMOS管54和第五NMOS管55;
所述第二电流与所述第四NMOS管54的漏极以及所述第五NMOS管55的栅极相连,所述第四NMOS管54的栅极与所述第五NMOS管55相连,所述第四NMOS管54的源极接地;所述第五NMOS管55的漏极用于提供所述下拉信号;
所述第五NMOS管55的漏极分别与所述隔断器的一端以及所述整流电路43的输入端相连,所述第五NMOS管55的源极接地。
当所述电流源为第二电流时;
所述隔断器42包括第一三极管81、第二三极管82、第二限流电阻92和第三二极管83;
所述第一三极管81的集电极与所述第二三极管82的集电极相连,所述第一三极管81的发射极与所述第二三极管82的发射极相连,所述第一三极管81的集电极与所述第一三极管81的发射极相连,所述第一三极管81的基极与所述第三二极管83的阳极相连;
所述第二三极管82的基极与所述第二限流电阻92的一端相连;
所述第二限流电阻92的另一端接收CAN总线引脚的CANL电压信号;
所述第三二极管83的阴极与所述整流电路43的输入端相连,所述第三二极管83用于当所述CANL电压信号在预设的电压阈值区间时,获取所述CANL电压信号,并将所述下拉信号耦合为所述翻转信号。
所述整流电路43包括第一反向器1001和第二反向器1002;
所述第一反向器1001的一端为所述输入端,所述第一反向器1001的一端与第三二极管83的阳极相连,所述第一反向器1001的另一端与所述第二反向器1002的一端相连;
所述第二反向器1002的另一端输出与所述隔断器接收的所述CANH电压信号或所述CANL电压信号对应的所述控制信号。
在本文实施例中,CANL可能出现-70V-70V中任一电压,在本文中隔断器42的击穿电压可以为15V,正向压降可以为0.7V,因此,本文可以将CANL电压由-70V到70V分为三个电压阈值区间,第一电压阈值区间为-70V至-15V,第二电压阈值区间为-15V至15V,第三电压阈值区间为15V至70V。下面本文将依次介绍三个电压阈值区间时,图6中P2点电位。
在第一电压阈值区间,此时CANL的电压低于地,虽然CANL的电压超过隔断器的方向击穿电压,但是经由CANL处至地的支路被第三二极管83截止,因此P2点电位等于地电位。
在第二电压阈值区间,此时CANL未超过隔断器的正向击穿电压与反向击穿电压,此时经由CANL处至地的支路不存在电流,因此P2点电位等于地电位。
在第三电压阈值区间,CANL的电位大于地,此时CANL超过隔断器的正向击穿电压,此时发生雪崩击穿,经由CANL处至地的支路存在电流,电流的最大值为第二电流因此CANL至地的支路中,第一处压降为第二电流与限流电阻产生的压降,第二处压降为正向击穿电压产生的压降,当CANL升高时,P2点电位跟随CANL电位升高而升高,当P2点电位超过反向电路的翻转阈值时,将地提供的下拉信号(地)耦合为翻转信号,该翻转信号,可以令反向电路中的第一反向器1001和第二反向器1002进行信号翻转,最终得到高电平的控制信号CTRLL。
通过上述实施例,可以降低现有技术中,CANL侧电压判断电路的体积。提升产品的竞争力。
如图11所示的CANL电压判断电路第二示意图,作为本文的一个实施例,在本实施例中,可以判断CANL是否出现正向高压,由于CAN总线同时存在CANH和CANL两种信号,因此CANH可以使用图2的电路对CANH是否出现正向高压进行判断。
当所述电流源为第二电流时,所述第二镜像电流单元414包括第四NPN三极管804和第五NPN三极管805;
所述第二电流与所述第四NPN三极管804的集电极以及所述第五NPN三极管805的基极相连,所述第四NPN三极管804的基极与所述第五NPN三极管805相连,所述第四NPN三极管804的发射极接地;所述第五NPN三极管805的集电极用于提供所述下拉信号;
所述第五NPN三极管805的集电极分别与所述隔断器的一端以及所述整流电路43的输入端相连,所述第五NPN三极管805的发射极接地。
当所述电流源为第二电流时;
所述隔断器42包括第一三极管81、第二三极管82、第二限流电阻92和第三二极管83;
所述第一三极管81的集电极与所述第二三极管82的集电极相连,所述第一三极管81的发射极与所述第二三极管82的发射极相连,所述第一三极管81的集电极与所述第一三极管81的发射极相连,所述第二三极管82的基极与所述第三二极管83的阳极相连;
所述第一三极管81的的基极与所述第二限流电阻92的一端相连;
所述第二限流电阻92的另一端接收CAN总线引脚的CANL电压信号;
所述第三二极管83的阴极与所述整流电路43的输入端相连,所述第三二极管83用于当所述CANL电压信号在预设的电压阈值区间时,获取所述CANL电压信号,并将所述下拉信号耦合为所述翻转信号。
所述整流电路43包括第一反向器1001和第二反向器1002;
所述第一反向器1001的一端为所述输入端,所述第一反向器1001的一端与第三二极管83的阴极相连,所述第一反向器1001的另一端与所述第二反向器1002的一端相连;
所述第二反向器1002的另一端输出与所述隔断器接收的所述CANH电压信号或所述CANL电压信号对应的所述控制信号。
在如图10和图11中,第二电流主要用于提供给第五NMOS管55或者第五NPN三极管805偏置电压,以及通过第五NMOS管55或者第五NPN三极管805提供下拉信号,因此可以根据这些功能重新搭建电路,令电路简洁,如图所示的12CANL电压判断电路第三示意图,可以将电流源删除,并且将第五NMOS管55或者第五NPN三极管805左侧电路的电子器件删除,将提供下拉信号的第五NMOS管55或者第五NPN三极管805替换为兆欧级的大电阻。具体内容可以参考图12,本文不再将内容展开说明。
如图13所示的一种CAN总线的故障过压保护电路的优选示意图,包括:
当所述电流源包括第一电流和第二电流,且所述电压源包括电源VDD和地时,包括两个供电电路、两个隔断器和两个整流电路;
第一供电电路131,所述第一电流、所述电源VDD和所述地分别与所述供电电路41的输入端相连,所述第一供电电路131与第一隔断器132的一端相连,所述第一供电电路131用于向所述第一整流电路133提供第一下拉信号;
所述第一隔断器132,与CANH总线引脚相连,接收CANH电压,并判断所述CANH电压是否在预设的第一电压阈值区间中,若在,则将所述第一整流电路133的所述第一下拉信号耦合为第一翻转信号;
所述第一整流电路133,将所述第一翻转信号进行模数转换,得到第一控制信号,其中,所述第一控制信号用于控制所述CANH总线引脚处的MOS管关断;
第二供电电路134,所述第二电流和所述地分别与所述第二供电电路134的输入端相连,所述第二供电电路134与第二隔断器135的一端相连,所述第二供电电路134用于向所述第二整流电路136提供第二下拉信号;
所述第二隔断器135,与CANL总线引脚相连,接收CANL电压,并判断所述CANL电压是否在预设的第三电压阈值区间中,若在,则将所述第二整流电路136的所述第二下拉信号耦合为第二翻转信号;
所述第二整流电路136,将所述第二翻转信号进行模数转换,得到第二控制信号,其中,所述第二控制信号用于控制所述CANL总线引脚处的MOS管关断。
如图14所示的第一供电电路131和第二供电电路134示意图,所述第一供电电路131包括第一镜像电流单元411、电源电压单元412和下拉单元413;
所述第一镜像电流单元411,用于接收所述第一电流,并向所述第一隔断器132和所述下拉单元413提供所述第一电流的第一镜像电流;
所述电源电压单元412,用于接收所述电源VDD发送至所述第一隔断器132,并防止CANH总线引脚处的正向高压倒灌至电源;
所述下拉单元413,用于接收所述第一镜像电流,并将所述第一整流电路133的输入端下拉至地,所述地用于提供所述第一下拉信号;
所述第二供电电路134包括第二镜像电流单元414;
所述第二镜像电流单元414,用于接收所述第二电流,并向所述第二隔断器135提供所述第二电流的镜像电流。
如图15所示的CANH和CANL电压判断电路,作为本文的一个实施例,当所述电流源为第一电流时,所述第一镜像电流单元411包括第一NMOS管51、第二NMOS管52、第一PMOS管61和第二PMOS管62;所述电源电压单元412包括第一二极管71和第二二极管72;所述下拉单元413包括第三NMOS管53;
所述第一电流分别与所述第一NMOS管51的漏极以及所述第二NMOS管52的栅极相连,所述第一NMOS管51的栅极与所述第二NMOS管52的栅极相连,所述第一NMOS管51的源极接地;
所述第二NMOS管52的漏极分别与所述第一PMOS管61的漏极以及所述第二PMOS管62的栅极相连,所述第二NMOS管52的源极接地;
所述第三NMOS管53的源极接地,所述第三NMOS管53的漏极与所述整流电路43的一端相连,所述第三NMOS管53的漏极用于提供所述下拉信号
所述第一PMOS管61的栅极与所述第二PMOS管62的栅极相连,所述第一PMOS管61的源极与所述第二PMOS管62的源极相连;
所述第二PMOS管62的漏极分别与所述第一隔断器132的一端相连,所述第二PMOS管62的漏极用于向所述第一隔断器132的一端输入所述镜像电流;
所述电源VDD分别与所述第一二极管71和所述第二二极管72的阳极相连,所述第一二极管71的阴极与所述第二PMOS管62的源极相连,所述第二二极管72的阴极与所述第一隔断器132的一端相连。
当所述电流源为第一电流时;
所述第一隔断器132包括第一三极管81、第二三极管82、第一限流电阻91和耦合PMOS管93;
所述第一三极管81的集电极与所述第二三极管82的集电极相连,所述第一三极管81的发射极与所述第二三极管82的发射极相连,所述第一三极管81的集电极与所述第一三极管81的发射极相连,所述第一三极管81的基极分别与所述第二PMOS管的漏极以及所述耦合PMOS管93的栅极相连;
所述第二三极管82的基极与所述第一限流电阻91的一端相连;
所述第一限流电阻91的另一端接收CAN总线引脚的CANH电压信号;
所述耦合PMOS管93的漏极与所述第二二极管72的阴极相连,所述耦合PMOS管93的源极与所述整流电路43的输入端相连,所述耦合PMOS管93用于当所述CANH电压信号在预设的电压阈值区间时,获取所述电源VDD,并将所述下拉信号耦合为翻转信号。
所述整流电路43包括第一反向器1001和第二反向器1002;
所述第一反向器1001的一端为所述输入端,所述第一反向器1001的一端与耦合PMOS管93的漏极相连,所述第一反向器1001的另一端与所述第二反向器1002的一端相连;
所述第二反向器1002的另一端输出与所述隔断器接收的所述CANH电压信号或所述CANL电压信号对应的所述控制信号。
当所述电流源为第二电流时,所述第二镜像电流单元414包括第四NMOS管54和第五NMOS管55;
所述第二电流与所述第四NMOS管54的漏极以及所述第五NMOS管55的栅极相连,所述第四NMOS管54的栅极与所述第五NMOS管55相连,所述第四NMOS管54的源极接地;所述第五NMOS管55的漏极用于提供所述下拉信号;
所述第五NMOS管55的漏极分别与所述隔断器的一端以及所述整流电路43的输入端相连,所述第五NMOS管55的源极接地。
当所述电流源为第二电流时;
所述第二隔断器135包括第三三极管83、第四三极管84、第二限流电阻92和第三二极管83;
所述第三三极管84的集电极与所述第四三极管85的集电极相连,所述第三三极管84的发射极与所述第四三极管85的发射极相连,所述第三三极管84的集电极与所述第三三极管84的发射极相连,所述第三三极管84的基极与所述第三二极管83的阳极相连;
所述第四三极管84的基极与所述第二限流电阻92的一端相连;
所述第二限流电阻92的另一端接收CAN总线引脚的CANL电压信号;
所述第三二极管83的阴极与所述整流电路43的输入端相连,所述第三二极管83用于当所述CANL电压信号在预设的电压阈值区间时,获取所述CANL电压信号,并将所述下拉信号耦合为所述翻转信号。
所述整流电路43包括第一反向器1001和第二反向器1002;
所述第一反向器1001的一端为所述输入端,所述第一反向器1001的一端与第三二极管83的阳极相连,所述第一反向器1001的另一端与所述第二反向器1002的一端相连;
所述第二反向器1002的另一端输出与所述隔断器接收的所述CANH电压信号或所述CANL电压信号对应的所述控制信号。
在本文实施例中,CANH可能出现-70V-70V中任一电压,在本文中隔断器42的击穿电压可以为15V,正向压降可以为0.7V,电源电压VDD可以为5V,因此,本文可以将CANH电压由-70V到70V分为三个电压阈值区间,第一电压阈值区间为-70V至-15V,第二电压阈值区间为-15V至15V,第三电压阈值区间为15V至70V。下面本文将依次介绍三个电压阈值区间时,图15中A点电位。
在第三电压阈值区间,虽然CANH电压超过了隔断器的正向击穿电压,但是由于A点、第二PMOS管62到第一二极管71的支路截断,且A点、耦合PMOS管93到第二二极管72的支路截断,因此隔断器没有电流产生,无法产生雪崩击穿,因此A点电位与CANH保持一致,当CANH升高时,A点电位也同样升高,此时PMOS管关断,P1点电位由第三NMOS管53拉至地,CTRLH输出为低电平。
在第二电压阈值区间,CANH电压即未超过了隔断器的正向击穿电压,也为超过隔断器的反向击穿单元,因此A点电位小于电源电压VDD,此时VDD可以通过第一二极管71经由第二PMOS管62至A点,因此A点电位等于VDD减去第一二极管71的压降。此时PMOS管关断,P1点电位由第三NMOS管53拉至地,CTRLH输出为低电平。
在第一电压阈值区间,CANH电压超过了隔断器的反向击穿电压,且经由于A点、第二PMOS管62到第一二极管71的支路导通,因此隔断器产生反向雪崩击穿,经由CANH至A点存在电流,该电流的最大值为第一电流,由于隔断器中B点至A点的固定压降为-15V,第一电流与限流电阻产生的压降也为固定的,因此当CANH由-15V向-70V下降时,A点电位会跟随下降,直至A点电位导通耦合PMOS管93,当耦合PMOS管93导通时,由于第三NMOS管53的下拉能力仅取决于第一电流,因此在适当调整第一电流时,可以令第三NMOS管53和耦合PMOS管93均导通时,耦合PMOS管93将P1点电位上拉至电源VDD,此时,将第三NMOS管53提供的下拉信号(地)耦合为翻转信号,该翻转信号,可以令反向电路中的第一反向器1001和第二反向器1002进行信号翻转,最终得到高电平的控制信号CTRLH。
在本文实施例中,CANL可能出现-70V-70V中任一电压,在本文中隔断器42的击穿电压可以为15V,正向压降可以为0.7V,因此,本文可以将CANL电压由-70V到70V分为三个电压阈值区间,第一电压阈值区间为-70V至-15V,第二电压阈值区间为-15V至15V,第三电压阈值区间为15V至70V。下面本文将依次介绍三个电压阈值区间时,图15中P2点电位。
在第一电压阈值区间,此时CANL的电压低于地,虽然CANL的电压超过隔断器的方向击穿电压,但是经由CANL处至地的支路被第三二极管83截止,因此P2点电位等于地电位。
在第二电压阈值区间,此时CANL未超过隔断器的正向击穿电压与反向击穿电压,此时经由CANL处至地的支路不存在电流,因此P2点电位等于地电位。
在第三电压阈值区间,CANL的电位大于地,此时CANL超过隔断器的正向击穿电压,此时发生雪崩击穿,经由CANL处至地的支路存在电流,电流的最大值为第二电流因此CANL至地的支路中,第一处压降为第二电流与限流电阻产生的压降,第二处压降为正向击穿电压产生的压降,当CANL升高时,P2点电位跟随CANL电位升高而升高,当P2点电位超过反向电路的翻转阈值时,将地提供的下拉信号(地)耦合为翻转信号,该翻转信号,可以令反向电路中的第一反向器1001和第二反向器1002进行信号翻转,最终得到高电平的控制信号CTRLL。
通过上述实施例,可以降低现有技术中,CANH和CANL侧电压判断电路的体积。提升产品的竞争力。
如图16所示的隔断器部分结构切面图,在本文实施例中,由第一三极管和第二三极管组成的连接结构,包括A点电位、B点电位和C点电位,其中A点电位和B点电位为基极电位,在图16中可见两个三极管的发射极和集电极均通过一根导线相连,图16中集电极分别与衬底和基极反偏。在本文中第一三级管和第二三极管为NPN型三极管,在发射极为N+高掺杂浓度的阱,基极为高压阱,集电极为N型高压深阱,集电极所在的N型高压深阱一直为A和B中较高的电位(C点电位),从而保证了该高压N型深阱与P衬底的反偏置特性。
在本文中A点电位和B点电位之间的电位差为VAB。
VAB=V1+V2
其中V1和V2分别是三极管的等效二极管的正向压降和反向击穿电压,对于硅二极管V2通常是0.7V。V2中N0是轻掺杂一侧的杂质浓度,EG是半导体材料的禁带宽度。
还包括第一齐纳二极管和/或第二齐纳二极管;
所述第一齐纳二极管的阳极与所述耦合PMOS管的栅极相连,所述第一齐纳二极管的阴极与所述耦合PMOS管的源极相连;
所述第二齐纳二极管的阴极与所述反向电路的一端相连,所述第二齐纳二极管的阳极接地。
作为本文的一个实施例,还提供一种CAN总线收发器芯片,所述CAN总线收发器芯片设有所述的CAN总线的故障过压保护电路。
作为本文的一个实施例,还提供一种CAN总线收发器,所述CAN总线收发器设有所述的CAN总线收发器芯片。
作为本文的一个实施例,还提供一种汽车,所述汽车所述的CAN总线收发器。
还应理解,在本文实施例中,术语“和/或”仅仅是一种描述关联对象的关联关系,表示可以存在三种关系。例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,本文中字符“/”,一般表示前后关联对象是一种“或”的关系。
在本文所提供的几个实施例中,应该理解到,所揭露的系统、装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另外,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口、装置或单元的间接耦合或通信连接,也可以是电的,机械的或其它的形式连接。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本文实施例方案的目的。
另外,在本文各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以是两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
本文中应用了具体实施例对本文的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本文的方法及其核心思想;同时,对于本领域的一般技术人员,依据本文的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本文的限制。
Claims (15)
1.一种CAN总线的故障过压保护电路,其特征在于,包括:
供电电路,电流源与所述供电电路的输入端相连,所述供电电路与隔断器的一端相连,所述供电电路用于向整流电路提供下拉信号;
所述隔断器,与CAN总线引脚相连,接收CAN总线电压,并判断所述CAN总线电压是否在预设的电压阈值区间中,若在,则将所述下拉信号耦合为翻转信号;
所述整流电路,将所述翻转信号进行模数转换,得到控制信号,其中,所述控制信号用于控制所述CAN总线引脚处的MOS管关断。
2.根据权利要求1所述的CAN总线的故障过压保护电路,其特征在于,当所述电流源为第一电流时,电源VDD和地分别与所述供电电路相连;
所述供电电路包括第一镜像电流单元、电源电压单元和下拉单元;
所述第一镜像电流单元,用于接收所述第一电流,并向所述隔断器和所述下拉单元提供所述第一电流的镜像电流;
所述电源电压单元,用于接收所述电源VDD发送至所述隔断器,并防止CAN总线电压的正向高压倒灌至电源;
所述下拉单元,用于接收所述镜像电流,并将所述整流电路的输入端下拉至地,所述地用于提供所述下拉信号。
3.根据权利要求2所述的CAN总线的故障过压保护电路,其特征在于,当所述电流源为第一电流时,所述第一镜像电流单元包括第一NMOS管、第二NMOS管、第一PMOS管和第二PMOS管;所述电源电压单元包括第一二极管和第二二极管;所述下拉单元包括第三NMOS管;
所述第一电流分别与所述第一NMOS管的漏极以及所述第二NMOS管的栅极相连,所述第一NMOS管的栅极与所述第二NMOS管的栅极相连,所述第一NMOS管的源极接地;
所述第二NMOS管的漏极分别与所述第一PMOS管的漏极以及所述第二PMOS管的栅极相连,所述第二NMOS管的源极接地;
所述第三NMOS管的源极接地,所述第三NMOS管的漏极与所述整流电路的一端相连,所述第三NMOS管的漏极用于提供所述下拉信号
所述第一PMOS管的栅极与所述第二PMOS管的栅极相连,所述第一PMOS管的源极与所述第二PMOS管的源极相连;
所述第二PMOS管的漏极与所述隔断器的一端相连,所述第二PMOS管的漏极用于向所述隔断器的一端输入所述镜像电流;
所述电源VDD分别与所述第一二极管和所述第二二极管的阳极相连,所述第一二极管的阴极与所述第二PMOS管的源极相连,所述第二二极管的阴极与所述隔断器的一端相连。
4.根据权利要求3所述的CAN总线的故障过压保护电路,其特征在于,当所述电流源为第一电流时;
所述隔断器包括第一三极管、第二三极管、第一限流电阻和耦合PMOS管;
所述第一三极管的集电极与所述第二三极管的集电极相连,所述第一三极管的发射极与所述第二三极管的发射极相连,所述第一三极管的集电极与所述第一三极管的发射极相连,所述第一三极管的基极分别与所述第二PMOS管的漏极以及所述耦合PMOS管的栅极相连;
所述第二三极管的基极与所述第一限流电阻的一端相连;
所述第一限流电阻的另一端接收CAN总线引脚的CANH电压信号;
所述耦合PMOS管的漏极与所述第二二极管的阴极相连,所述耦合PMOS管的源极与所述整流电路的输入端相连,所述耦合PMOS管用于当所述CANH电压信号在预设的电压阈值区间时,获取所述电源VDD,并将所述下拉信号耦合为翻转信号。
5.根据权利要求1所述的CAN总线的故障过压保护电路,其特征在于,当所述电流源为第二电流时,地与所述供电电路相连;
所述供电电路包括第二镜像电流单元;
所述第二镜像电流单元,用于接收所述第二电流,并向所述隔断器提供所述第二电流的镜像电流。
6.根据权利要求5所述的CAN总线的故障过压保护电路,其特征在于,当所述电流源为第二电流时,所述第二镜像电流单元包括第四NMOS管和第五NMOS管;
所述第二电流与所述第四NMOS管的漏极以及所述第五NMOS管的栅极相连,所述第四NMOS管的栅极与所述第五NMOS管相连,所述第四NMOS管的源极接地;所述第五NMOS管的漏极用于提供所述下拉信号;
所述第五NMOS管的漏极分别与所述隔断器的一端以及所述整流电路的输入端相连,所述第五NMOS管的源极接地。
7.根据权利要求6所述的CAN总线的故障过压保护电路,其特征在于,当所述电流源为第二电流时;
所述隔断器包括第一三极管、第二三极管、第二限流电阻和第三二极管;
所述第一三极管的集电极与所述第二三极管的集电极相连,所述第一三极管的发射极与所述第二三极管的发射极相连,所述第一三极管的集电极与所述第一三极管的发射极相连,所述第一三极管的基极与所述第三二极管的阳极相连;
所述第二三极管的基极与所述第二限流电阻的一端相连;
所述第二限流电阻的另一端接收CAN总线引脚的CANL电压信号;
所述第三二极管的阴极与所述整流电路的输入端相连,所述第三二极管用于当所述CANL电压信号在预设的电压阈值区间时,获取所述CANL电压信号,并将所述下拉信号耦合为所述翻转信号。
8.根据权利要求1所述的CAN总线的故障过压保护电路,其特征在于,当所述电流源包括第一电流和第二电流,且所述电压源包括电源VDD和地时,包括两个供电电路、两个隔断器和两个整流电路;
第一供电电路,所述第一电流、所述电源VDD和所述地分别与所述供电电路的输入端相连,所述第一供电电路与第一隔断器的一端相连,所述第一供电电路用于向所述第一整流电路提供第一下拉信号;
所述第一隔断器,与CANH总线引脚相连,接收CANH电压,并判断所述CANH电压是否在预设的第一电压阈值区间中,若在,则将所述第一整流电路的所述第一下拉信号耦合为第一翻转信号;
所述第一整流电路,将所述第一翻转信号进行模数转换,得到第一控制信号,其中,所述第一控制信号用于控制所述CANH总线引脚处的MOS管关断;
第二供电电路,所述第二电流和所述地分别与所述供电电路的输入端相连,所述第二供电电路与第二隔断器的一端相连,所述第二供电电路用于向所述第二整流电路提供第二下拉信号;
所述第二隔断器,与CANL总线引脚相连,接收CANL电压,并判断所述CANL电压是否在预设的第三电压阈值区间中,若在,则将所述第二整流电路的所述第二下拉信号耦合为第二翻转信号;
所述第二整流电路,将所述第二翻转信号进行模数转换,得到第二控制信号,其中,所述第二控制信号用于控制所述CANL总线引脚处的MOS管关断。
9.根据权利要求8所述的CAN总线的故障过压保护电路,其特征在于,
所述第一供电电路包括第一镜像电流单元、电源电压单元和下拉单元;
所述第一镜像电流单元,用于接收所述第一电流,并向所述第一隔断器和所述下拉单元提供所述第一电流的第一镜像电流;
所述电源电压单元,用于接收所述电源VDD发送至所述第一隔断器,并防止CANH总线引脚处的正向高压倒灌至电源;
所述下拉单元,用于接收所述第一镜像电流,并将所述第一整流电路的输入端下拉至地,所述地用于提供所述第一下拉信号;
所述第二供电电路包括第二镜像电流单元;
所述第二镜像电流单元,用于接收所述第二电流,并向所述第二隔断器提供所述第二电流的镜像电流。
10.根据权利要求9所述的CAN总线的故障过压保护电路,其特征在于,
所述第一镜像电流单元包括第一NMOS管、第二NMOS管、第一PMOS管和第二PMOS管;所述电源电压单元包括第一二极管和第二二极管;所述下拉单元包括第三NMOS管;
所述第一电流分别与所述第一NMOS管的漏极以及所述第二NMOS管的栅极相连,所述第一NMOS管的栅极与所述第二NMOS管的栅极相连,所述第一NMOS管的源极接地;
所述第二NMOS管的漏极分别与所述第一PMOS管的漏极以及所述第二PMOS管的栅极相连,所述第二NMOS管的源极接地;
所述第三NMOS管的源极接地,所述第三NMOS管的漏极与所述整流电路的一端相连,所述第三NMOS管的漏极用于提供所述第一下拉信号
所述第一PMOS管的栅极与所述第二PMOS管的栅极相连,所述第一PMOS管的源极与所述第二PMOS管的源极相连;
所述第二PMOS管的漏极分别与所述第一隔断器的一端相连,所述第二PMOS管的漏极用于向所述第一隔断器的一端输入所述第一镜像电流;
所述电源VDD分别与所述第一二极管和所述第二二极管的阳极相连,所述第一二极管的阴极与所述第二PMOS管的源极相连,所述第二二极管的阴极与所述第一隔断器的一端相连;
所述第二镜像电流单元包括第四NMOS管和第五NMOS管;
所述第二电流与所述第四NMOS管的漏极以及所述第五NMOS管的栅极相连,所述第四NMOS管的栅极与所述第五NMOS管相连,所述第四NMOS管的源极接地;所述第五NMOS管的漏极用于提供所述第二下拉信号;
所述第五NMOS管的漏极分别与所述第二隔断器的一端以及所述第二整流电路的输入端相连,所述第五NMOS管的源极接地。
11.根据权利要求10所述的CAN总线的故障过压保护电路,其特征在于,所述第一隔断器包括第一三极管、第二三极管、第一限流电阻和耦合PMOS管;
所述第一三极管的集电极与所述第二三极管的集电极相连,所述第一三极管的发射极与所述第二三极管的发射极相连,所述第一三极管的集电极与所述第一三极管的发射极相连,所述第一三极管的基极分别与所述第二PMOS管的漏极以及所述耦合PMOS管的栅极相连;
所述第二三极管的基极与所述第一限流电阻的一端相连;
所述第一限流电阻的另一端接收CAN总线引脚的CANH电压信号;
所述耦合PMOS管的漏极与所述第二二极管的阴极相连,所述耦合PMOS管的源极与所述整流电路的输入端相连,所述耦合PMOS管用于当所述CANH电压信号在预设的第一电压阈值区间时,获取所述电源VDD,并将所述第一下拉信号耦合为第一翻转信号;
所述第二隔断器包括第三三极管、第四三极管、第二限流电阻和第三二极管;
所述第三三极管的集电极与所述第四三极管的集电极相连,所述第三三极管的发射极与所述第四三极管的发射极相连,所述第三三极管的集电极与所述第三三极管的发射极相连,所述第三三极管的基极与所述第三二极管的阳极相连;
所述第四三极管的基极与所述第二限流电阻的一端相连;
所述第二限流电阻的另一端接收CAN总线引脚的CANL电压信号;
所述第三二极管的阴极与所述整流电路的输入端相连,所述第三二极管用于当所述CANL电压信号在预设的第三电压阈值区间时,获取所述CANL电压信号,并将所述第二下拉信号耦合为所述第二翻转信号。
12.根据权利要求1或5或8所述的CAN总线的故障过压保护电路,其特征在于,所述整流电路包括第一反向器和第二反向器;
所述第一反向器的一端为所述输入端,所述第一反向器的另一端与所述第二反向器的一端相连;
所述第二反向器的另一端输出与所述隔断器接收的所述CANH电压信号或所述CANL电压信号对应的所述控制信号。
13.一种CAN总线收发器芯片,其特征在于,所述CAN总线收发器芯片设有如权利要求1-12任一项所述的CAN总线的故障过压保护电路。
14.一种CAN总线收发器,其特征在于,所述CAN总线收发器设有如权利要求13所述的CAN总线收发器芯片。
15.一种汽车,其特征在于,所述汽车设有如权利要求14所述的CAN总线收发器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211420493.5A CN115833046B (zh) | 2022-11-11 | 2022-11-11 | 一种can总线的故障过压保护电路、收发芯片和收发器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211420493.5A CN115833046B (zh) | 2022-11-11 | 2022-11-11 | 一种can总线的故障过压保护电路、收发芯片和收发器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115833046A true CN115833046A (zh) | 2023-03-21 |
CN115833046B CN115833046B (zh) | 2023-11-03 |
Family
ID=85527961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211420493.5A Active CN115833046B (zh) | 2022-11-11 | 2022-11-11 | 一种can总线的故障过压保护电路、收发芯片和收发器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115833046B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6798244B1 (en) * | 2002-05-16 | 2004-09-28 | Lattice Semiconductor Corporation | Output buffer with overvoltage protection |
CN107508501A (zh) * | 2017-08-28 | 2017-12-22 | 江苏赫奕科技有限公司 | Mos管驱动的车用电机控制器及智能防护电机控制方法 |
CN111585550A (zh) * | 2020-06-16 | 2020-08-25 | 成都信息工程大学 | 过压保护用电流比较电路 |
CN112103921A (zh) * | 2020-11-09 | 2020-12-18 | 上海芯龙半导体技术股份有限公司南京分公司 | 过压保护电路及电源芯片 |
CN114069553A (zh) * | 2020-07-31 | 2022-02-18 | 福建省福芯电子科技有限公司 | 一种过压保护电路 |
CN114337202A (zh) * | 2021-12-27 | 2022-04-12 | 上海贝岭股份有限公司 | Rs485保护组件、发送驱动器及收发器 |
-
2022
- 2022-11-11 CN CN202211420493.5A patent/CN115833046B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6798244B1 (en) * | 2002-05-16 | 2004-09-28 | Lattice Semiconductor Corporation | Output buffer with overvoltage protection |
CN107508501A (zh) * | 2017-08-28 | 2017-12-22 | 江苏赫奕科技有限公司 | Mos管驱动的车用电机控制器及智能防护电机控制方法 |
CN111585550A (zh) * | 2020-06-16 | 2020-08-25 | 成都信息工程大学 | 过压保护用电流比较电路 |
CN114069553A (zh) * | 2020-07-31 | 2022-02-18 | 福建省福芯电子科技有限公司 | 一种过压保护电路 |
CN112103921A (zh) * | 2020-11-09 | 2020-12-18 | 上海芯龙半导体技术股份有限公司南京分公司 | 过压保护电路及电源芯片 |
CN114337202A (zh) * | 2021-12-27 | 2022-04-12 | 上海贝岭股份有限公司 | Rs485保护组件、发送驱动器及收发器 |
Non-Patent Citations (1)
Title |
---|
周维瀚 等: "一种应用于CAN总线芯片的过压保护电路设计", 《半导体集成电路》, pages 1 - 77 * |
Also Published As
Publication number | Publication date |
---|---|
CN115833046B (zh) | 2023-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11128130B2 (en) | Protection circuit with bidirectional surge protection | |
CN102290982B (zh) | 发送器、接口装置和车载通信系统 | |
CN106602901B (zh) | 整流器、使用该整流器的交流发电机以及电源 | |
US7463068B2 (en) | Apparatus and method for over-voltage, under-voltage and over-current stress protection for transceiver input and output circuitry | |
US6294941B1 (en) | Semiconductor integrated circuit including voltage follower circuit | |
EP2763318B1 (en) | Load driving circuit | |
CN109495102B (zh) | 一种SiC MOSFET一类短路电流抑制电路及方法 | |
CN110785933A (zh) | 半导体开关元件的短路保护电路 | |
CN111725871B (zh) | 一种充电保护电路、充电电路以及电子设备 | |
US6859089B2 (en) | Power switching circuit with controlled reverse leakage | |
CN115833046A (zh) | 一种can总线的故障过压保护电路、收发芯片和收发器 | |
CN105897246B (zh) | 用于高电压应用的电压电平移位器 | |
US4851715A (en) | Schottky-clamped transistor logic buffer circuit | |
CN216774327U (zh) | 电池保护芯片及电池系统 | |
US6069493A (en) | Input circuit and method for protecting the input circuit | |
CN214124813U (zh) | 保护装置 | |
EP3963720B1 (en) | Gan laser diode drive fet with gate current reuse | |
US11637552B2 (en) | Driver circuit and switch system | |
CN210168022U (zh) | 多输入的开漏输出电路 | |
JPH09246945A (ja) | 出力レベル変換回路 | |
CN112242696A (zh) | 静电放电保护电路以及操作方法 | |
JP2007294513A (ja) | 半導体保護回路 | |
US7199614B2 (en) | Over-voltage tolerant bus hold circuit and method therefor | |
CN220775375U (zh) | 一种过压欠压保护电路及电子设备 | |
JPH08286771A (ja) | 半導体電子回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |