CN111585550A - 过压保护用电流比较电路 - Google Patents

过压保护用电流比较电路 Download PDF

Info

Publication number
CN111585550A
CN111585550A CN202010547955.4A CN202010547955A CN111585550A CN 111585550 A CN111585550 A CN 111585550A CN 202010547955 A CN202010547955 A CN 202010547955A CN 111585550 A CN111585550 A CN 111585550A
Authority
CN
China
Prior art keywords
electrically connected
current
pmos
nmos
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010547955.4A
Other languages
English (en)
Other versions
CN111585550B (zh
Inventor
陈功
练悦星
肖楠
李�浩
张涛
魏华
许祎
李蠡
董倩宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu University of Information Technology
Original Assignee
Chengdu University of Information Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu University of Information Technology filed Critical Chengdu University of Information Technology
Priority to CN202010547955.4A priority Critical patent/CN111585550B/zh
Publication of CN111585550A publication Critical patent/CN111585550A/zh
Application granted granted Critical
Publication of CN111585550B publication Critical patent/CN111585550B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2436—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using a combination of bipolar and field-effect transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/30—Structural combination of electric measuring instruments with basic electronic circuits, e.g. with amplifier
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
    • G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/16576—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

本发明公开了一种过压保护用电流比较电路，涉及IC芯片技术领域。包括电流比较器，用于将电压输入信号转化为电流信号后与基准电流信号进行比较，并输出初始比较结果信号；零温度系数电流源，其耦接于电流比较器的正向输入侧，用于产生基准电流信号；迟滞比较器，其用于将初始比较结果信号与参考电压信号进行比较，并输出最终比较结果信号。该电路使用的迟滞比较器参考电压由基准电压源提供，对工艺及工作温度不敏感，因此能够避免迟滞比较器在不同工作温度时过压保护阈值的变化或受芯片制造过程中工艺角的影响，从而提高过压保护功能的可靠性；采用迟滞比较器能够增强抗干扰能力，并且可以设置过压参考电压以及恢复参考电压。

Description

过压保护用电流比较电路
技术领域
本发明涉及IC芯片技术领域，具体而言，涉及一种过压保护用电流比较电路。
背景技术
随着计算机技术、多媒体技术、信号处理技术以及微电子技术的发展，IC芯片使用的普及程度越来越高，这就促使IC芯片在工艺、结构、性能及可靠性要求上都发生了很大的变化，并朝着高速、低功耗、小体积、片内集成的方向发展。
在芯片可靠性设计方面，过压保护模块的加入是重中之重，一旦输入电压超过芯片内部承受电压极限条件，将会对芯片造成不可逆的损害，极大程度影响了芯片的使用寿命。因此过压保护模块的设计逐渐成为所有芯片不可或缺的一部分。
传统过压保护用的比较电路，其输出级采用的是施密特触发器，其上门限与下门限电压设置由MOS管的阈值电压决定，阈值电压受工艺温度等因素影响，导致施密特触发器阈值电压变化较大，可靠性较低；传统过压保护用的比较电路，其输入级的基准电流产生电路，需要外加偏置，电路较为复杂，在不同工作温度时过压保护阈值会发生变化，导致过压保护功能的可靠性较低。
发明内容
本发明在于提供一种过压保护用电流比较电路，其能够缓解上述问题。
为了缓解上述的问题，本发明采取的技术方案如下：
一种过压保护用电流比较电路，包括：
电流比较器，用于将电压输入信号转化为电流信号后与基准电流信号进行比较，并输出初始比较结果信号；
零温度系数电流源，其耦接于电流比较器的正向输入侧，用于产生基准电流信号；
迟滞比较器，其用于将初始比较结果信号与参考电压信号进行比较，并输出最终比较结果信号。
进一步地，所述迟滞比较器设置有参考电压信号端Vref1、Vref2，以及最终比较结果信号端Vout3；所述电流比较器设置有电压输入信号端Vin。
更进一步地，所述零温度系数电流源、电流比较器以及迟滞比较器均电连接有电源端VDD和接地端GND。
更进一步地，所述零温度系数电流源包括NMOS管NM1～NM7、PMOS管PM1～PM10、电阻器R1～R5、三极管Q1～Q2以及电容器C1；
其中，电阻器R1的一端、三极管Q1的发射极、PMOS管PM3的栅极以及PMOS管PM1的漏极电连接；电阻器R1的另一端，三极管Q1的集电极和基极，NMOS管NM1～NM5、NM7的源极，三极管Q2的集电极和基极，以及电阻器R4、R5的一端均与接地端GND连接；PMOS管PM1、PM2、PM5～PM8、PM10的源极均电连接电源端VDD；PMOS管PM1、PM2、PM5～PM7、PM10的栅极，PMOS管PM5的漏极，电容器C1的一端以及NMOS管NM3、NM5的漏极电连接，并作为所述零温度系数电流源的偏置电压端；PMOS管PM2的漏极、PM3的源极以及PM4的源极电连接；PMOS管PM3的漏极，NMOS管NM2的栅极，以及NMOS管NM1的漏极和栅极电连接；PMOS管PM4的漏极、NMOS管NM2的漏极、电阻器R2的一端以及NMOS管NM3的栅极电连接；电阻器R2的另一端与电容器C1的另一端电连接；PMOS管PM4的栅极、PMOS管PM6的漏极、电阻器R3的一端以及电阻器R4的另一端电连接；电阻器R5的另一端、PMOS管PM7的漏极以及NMOS管NM4的栅极电连接；PMOS管PM9的源极与PMOS管PM8的栅极和漏极电连接；PMOS管PM9的栅极和漏极、NMOS管NM4的漏极以及NMOS管NM5的栅极电连接；PMOS管PM10的漏极与NMOS管NM6的漏极和栅极电连接，并作为所述零温度系数电流源的第一基准电流信号端；NMOS管NM6的源极与NMOS管NM7的漏极和栅极电连接，并作为所述零温度系数电流源的第二基准电流信号端。
更进一步地，所述电流比较器包括PMOS管PM11、NMOS管NM8、NMOS管NM9以及电容器C2；
其中，PMOS管PM11的栅极与电压输入信号端Vin电连接；PMOS管PM11的源极与电源端VDD电连接；NMOS管NM8的栅极作为所述电流比较器的第一正向输入端，并与所述零温度系数电流源的第一基准电流信号端电连接；NMOS管NM9的栅极作为所述电流比较器的第二正向输入端，并与所述零温度系数电流源的第二基准电流信号端电连接；NMOS管NM8的源极与NMOS管NM9的漏极电连接；NMOS管NM9的源极以及电容器C2的一端均与接地端GND连接；PMOS管PM11的漏极与NMOS管NM8的漏极和电容器C2的另一端电连接，并作为所述电流比较器的初始比较结果信号端Vout1。
更进一步地，所述迟滞比较器包括PMOS管PM12～PM17、NMOS管NM10～NM16、电阻器R6以及电容器C3；
其中，PMOS管PM12、PM15～PM17的源极均与电源端VDD电连接；PMOS管PM12、PM15的栅极与所述零温度系数电流源的偏置电压端电连接；PMOS管PM12的漏极、PMOS管PM13的源极以及PMOS管PM14的源极电连接；PMOS管PM13的栅极与所述电流比较器的初始比较结果信号端Vout1电连接；PMOS管PM13的漏极、NMOS管NM11的栅极以及NMOS管NM10的漏极和栅极电连接；NMOS管NM10、NM11、NM14、NM15、NM16的源极均与接地端GND连接；NMOS管NM11的漏极、NMOS管NM14的栅极、电阻器R6的一端以及PMOS管PM14的漏极电连接；PMOS管PM14的栅极、NMOS管NM13、NM12的漏极电连接；电阻器R6的另一端与电容器C3的一端电连接；电容器C3的另一端、NMOS管NM14的漏极、PMOS管PM15的漏极、PMOS管PM16的栅极以及NMOS管NM15的栅极电连接；NMOS管NM15的漏极、PMOS管PM16的漏极、NMOS管NM12的栅极、PMOS管PM17的栅极以及NMOS管NM16的栅极电连接；NMOS管NM12、NM13的源极分别作为第一参考电压信号端Vref1和第二参考电压信号端Vref2；NMOS管NM13的栅极、PMOS管PM17的漏极以及NMOS管NM16的漏极电连接，并作为所述迟滞比较器的最终比较结果信号端Vout3。
更进一步地，所述PMOS管PM1～PM17的衬底均与电源端VDD电连接，所述NMOS管NM1～NM16的衬底均与接地端GND电连接。
更进一步地，所述PMOS管PM1～PM17以及所述NMOS管NM1～NM16均采用3.3V标准阈值的晶体管；所述电阻器R1～R6均采用高阻多晶硅电阻；所述电容器C1～C3均采用金属电容；所述三极管Q1～Q2均采用3.3V标准PNP三极管。
更进一步地，电阻器R1与R4的阻值相等，三极管Q1与Q2均选择5×5的发射极尺寸。
与现有技术相比，本发明的有益效果在于：
1)输出级使用的迟滞比较器参考电压由基准电压源提供，对工艺及工作温度不敏感，因此能够避免迟滞比较器在不同工作温度时过压保护阈值的变化或受芯片制造过程中工艺角的影响，从而提高过压保护功能的可靠性；
2)输出级采用迟滞比较器，能够增强抗干扰能力，并且可以设置过压参考电压以及恢复参考电压，使本发明能够实时识别系统工作状态，具有自恢复功能；
3)输入级采用的零温度系数电流源，其采用自偏置结构，无需外加偏置，并且能够为电流比较器模块和迟滞比较器模块提供偏置电压及电流，实现功能复用，减小设计复杂度，能够避免电路进入简并态；
4)采用的电流比较器输入参考的比较电流由零温度系数电流源提供，零温度系数电流源能够产生零温度系数电流，因此能够避免电流比较器在不同工作温度时过压保护阈值的变化，从而提高过压保护功能的可靠性；
5)电流比较电路采用PMOS管作为输入端，因此在判断系统处于过压状态时能关闭该模块，从而减少功耗。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举本发明实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1所示为本发明实施例提供的电流比较电路结构框图；
图2所示为本发明实施例提供的电流比较电路具体结构图；
图3所示为本发明实施例提供的零温度系数电流仿真曲线图；
图4所示为本发明实施例提供的电流比较器输入电压与输出电压仿真曲线图；
图5所示为本发明实施例提供的电流比较电路工作过程示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参照图1、图2，本发明实施例提供了一种过压保护用电流比较电路，包括零温度系数电流源、电流比较器和迟滞比较器。
零温度系数电流源耦接于电流比较器的正向输入侧，用于产生基准电流信号。零温度系数电流源包括NMOS管NM1～NM7、PMOS管PM1～PM10、电阻器R1～R5、三极管Q1～Q2以及电容器C1。
其中，电阻器R1的一端、三极管Q1的发射极、PMOS管PM3的栅极以及PMOS管PM1的漏极电连接；电阻器R1的另一端，三极管Q1的集电极和基极，NMOS管NM1～NM5、NM7的源极，三极管Q2的集电极和基极，以及电阻器R4、R5的一端均与接地端GND连接；PMOS管PM1、PM2、PM5～PM8、PM10的源极均电连接电源端VDD；PMOS管PM1、PM2、PM5～PM7、PM10的栅极，PMOS管PM5的漏极，电容器C1的一端以及NMOS管NM3、NM5的漏极电连接，并作为零温度系数电流源的偏置电压端；PMOS管PM2的漏极、PM3的源极以及PM4的源极电连接；PMOS管PM3的漏极，NMOS管NM2的栅极，以及NMOS管NM1的漏极和栅极电连接；PMOS管PM4的漏极、NMOS管NM2的漏极、电阻器R2的一端以及NMOS管NM3的栅极电连接；电阻器R2的另一端与电容器C1的另一端电连接；PMOS管PM4的栅极、PMOS管PM6的漏极、电阻器R3的一端以及电阻器R4的另一端电连接；电阻器R5的另一端、PMOS管PM7的漏极以及NMOS管NM4的栅极电连接；PMOS管PM9的源极与PMOS管PM8的栅极和漏极电连接；PMOS管PM9的栅极和漏极、NMOS管NM4的漏极以及NMOS管NM5的栅极电连接；PMOS管PM10的漏极与NMOS管NM6的漏极和栅极电连接，并作为零温度系数电流源的第一基准电流信号端；NMOS管NM6的源极与NMOS管NM7的漏极和栅极电连接，并作为零温度系数电流源的第二基准电流信号端。
电流比较器用于将电压输入信号转化为电流信号后与基准电流信号进行比较，并输出初始比较结果信号。电流比较器包括PMOS管PM11、NMOS管NM8、NMOS管NM9以及电容器C2。
其中，PMOS管PM11的栅极与电压输入信号端Vin电连接；PMOS管PM11的源极与电源端VDD电连接；NMOS管NM8的栅极作为电流比较器的第一正向输入端，并与零温度系数电流源的第一基准电流信号端电连接；NMOS管NM9的栅极作为电流比较器的第二正向输入端，并与零温度系数电流源的第二基准电流信号端电连接；NMOS管NM8的源极与NMOS管NM9的漏极电连接；NMOS管NM9的源极以及电容器C2的一端均与接地端GND连接；PMOS管PM11的漏极与NMOS管NM8的漏极和电容器C2的另一端电连接，并作为电流比较器的初始比较结果信号端Vout1。
迟滞比较器用于将初始比较结果信号与参考电压信号进行比较，并输出最终比较结果信号。迟滞比较器包括PMOS管PM12～PM17、NMOS管NM10～NM16、电阻器R6以及电容器C3；
其中，PMOS管PM12、PM15～PM17的源极均与电源端VDD电连接；PMOS管PM12、PM15的栅极与零温度系数电流源的偏置电压端电连接；PMOS管PM12的漏极、PMOS管PM13的源极以及PMOS管PM14的源极电连接；PMOS管PM13的栅极与电流比较器的初始比较结果信号端Vout1电连接；PMOS管PM13的漏极、NMOS管NM11的栅极以及NMOS管NM10的漏极和栅极电连接；NMOS管NM10、NM11、NM14、NM15、NM16的源极均与接地端GND连接；NMOS管NM11的漏极、NMOS管NM14的栅极、电阻器R6的一端以及PMOS管PM14的漏极电连接；PMOS管PM14的栅极、NMOS管NM13、NM12的漏极电连接；电阻器R6的另一端与电容器C3的一端电连接；电容器C3的另一端、NMOS管NM14的漏极、PMOS管PM15的漏极、PMOS管PM16的栅极以及NMOS管NM15的栅极电连接；NMOS管NM15的漏极、PMOS管PM16的漏极、NMOS管NM12的栅极、PMOS管PM17的栅极以及NMOS管NM16的栅极电连接；NMOS管NM12、NM13的源极分别作为第一参考电压信号端Vref1和第二参考电压信号端Vref2；NMOS管NM13的栅极、PMOS管PM17的漏极以及NMOS管NM16的漏极电连接，并作为迟滞比较器的最终比较结果信号端Vout3。
在本实施例中，PMOS管PM1～PM17的衬底均与电源端VDD电连接，NMOS管NM1～NM16的衬底均与接地端GND电连接。
在本实施例中，MOS管采用SMIC 0.13um CMOS工艺进行设计，所设计的PMOS管PM1～PM17均采用该工艺的3.3V标准阈值PMOS晶体管，NMOS管NM1～NM16均采用3.3V标准阈值NMOS晶体管，电阻器R1～R6均采用高阻多晶硅电阻，电容器C1～C3均采用金属电容，三极管Q1～Q2均采用3.3V标准PNP三极管。其中，电阻器R1与R4阻值相等便于电流源精准复制电流，三极管Q1与Q2个数比为1:8(注：三极管Q2为8个相同PNP三极管并联而成)便于得到正温度系数电压以及便于版图匹配设计，三极管Q1与Q2均选择5×5的发射极尺寸以便于得到合适的负温度系数的基极发射极电压Vbe。
本发明实施例所述电流比较电路的工作原理如下：
零温度系数电流产生原理如下：
如图3所示，PMOS管PM2～PM5和NMOS管NM1～NM3构成二级放大器，且NMOS管NM1和NM2为该放大器的两个输入端，因此有
Vin1＝Vin2
并且由于
Vin1＝Vbe1
Vin2＝I2×R3+Vbe2
可以得到电流I2的关系式如下，由于Q1与Q2数量比为1:8
Figure BDA0002541421140000071
电流I3关系式为：
Figure BDA0002541421140000072
因此流过PMOS管PM6的电流I1为：
Figure BDA0002541421140000073
由于ΔVbe具有正温度系数，而Vbe具有负温度系数，若要得到零温度系数电流，则需要满足一下关系式：
Figure BDA0002541421140000074
因此适当调节电阻器R3和R4阻值能够使正温度系数与负温度系数相互抵消，得到零温度系数的电流I1。
电路启动原理如下：
当零温度系数电流源处于简并态时，即EN信号为0时，NMOS管NM4栅极电压为零，NMOS管NM4处于关断状态，NMOS管NM4漏极被上拉至电源电压VDD，由于NMOS管NM4漏极同时与NMOS管NM5栅极相连，NMOS管NM5处于导通状态，PMOS管PM1～PM7的栅极被下拉到地端，使PMOS管PM1～PM7处于工作状态，放大器的偏置即PMOS管PM2开始工作，最终使系统退出简并态。
当PMOS管PM1～PM7处于工作状态时，随着工作状态的逐渐建立，PMOS管PM7的电流逐渐上升，在电阻器R5上产生的压降逐渐增加，致使NMOS管NM4栅极电压逐渐上升。当NMOS管NM4栅极电压大于其导通阈值时，NMOS管NM4处于导通状态，并且最终使NMOS管NM5栅极电压降为零，致使NMOS管NM5处于关断状态，启动电路关闭。
电流比较器工作原理如下：
如图2所示，NMOS管NM6、NM7与NM8、NM9为一组共源共栅电流镜，NMOS管NM7与NM9宽长比之比为N:1且输入的固定偏置电流为I5时有：
Figure BDA0002541421140000081
由于输入电压与PMOS管PM11栅极连接，I4的电流会随着输入电压的升高而减小，当输入电压与电源电压VDD差值小于PMOS管PM11开启阈值时，PMOS管PM11会关断，此时电流比较器电源到地通路被关断，工作电流几乎为零。
由此可得该电流比较器结构工作时的最大电流为I4，随着输入电压的升高，工作电流逐渐减小直至最后关断，因此可以通过调整电流镜的宽长比调整电流比较器的工作电流，可以有效减小功耗。
当电流比较器处于正常工作状态时：
Figure BDA0002541421140000082
I7＝I4-I6
由于偏置电流I5为固定值，镜像电流I6也是一个固定大小的电流。因此电流I7的大小随电流I4的变化而变化。
电容器C2主要起电荷存储及泄放的功能，电容能够将电流比较转化为电压信号，电压信号被迟滞比较器识别并整形，最终输出过压状态的判断信号。
电流比较器动态比较原理如下：
当电流I4>I6时(此时Vin远小于VDD，Vin处于正常状态)，电流I7为正值，即PMOS管PM11流入电流被NMOS管NM8所在支路及电容器C2所在支路分流，电容器C2存在输入电流，因此电容器C2开始充电且两端电压开始上升，最终电容器C2两端电压等于电源电压VDD。
当电流I4<I6时(此时Vin与VDD差值接近或小于PMOS管PM11开启阈值，Vin处于过压状态)，电流I7为负值，即PMOS管PM11流入电流完全注入NMOS管NM8所在支路，但此时仍不满足NMOS管NM8所在支路需要的电流，因此电容器C2开始向放电，电流从电容器C2流向NMOS管NM8，电容器C2两端电压开始下降，最终电容器C2两端电压为零。
当电流I4＝I6时(此时对应的Vin值为过压判断条件)，电流I7为0，PMOS管PM11提供的电流恰好满足NMOS管NM8所在支路需要的电流，电容器C2既没有输入电流，也没有输出电流，此时电容器C2两端电压保持不变。
即：
I4＝I6
Figure BDA0002541421140000091
Figure BDA0002541421140000092
此时Vin为过压判断的临界条件记为VOVP，当输入电压大于VOVP时，判断电路处于过压状态。
因此可以通过PMOS管PM11的宽长比、NMOS管NM7与NM9宽长比之比以及输入电流I5的大小设置过压判断电压VOVP。
当输入信号十分接近过压判断的临界点时，数字信号比较器容易产生误判断，为了增加检测准确性，避免出现系统处于过压临界状态导致系统输出信号循环跳变，引入了迟滞比较器。通过迟滞比较器的参考电压Vref1和Vref2可以调整其迟滞窗口的大小，避免过压检测在临界点出现误判断，提高该结构的抗干扰能力。
具体原理为：输入电压初始态为零，PMOS管PM11处于完全导通状态，电容器C2两端电压等于电源电压VDD，即初始态迟滞比较器负向输入端为电源电压VDD，Vout1输出高电平，Vout2输出高电平，Vout3输出低电平，此时NMOS管NM12处于导通状态NM13处于关断状态，即初始态为Vout1与Vref1进行比较。
当Vin逐渐升高，电流比较器输出Vout1降为低电平，Vout2输出低电平，Vout3输出高电平，此时NMOS管NM12处于关断状态NM13处于导通状态，即初始态为Vout1与Vref2进行比较。由此通过参考电压Vref1和Vref2作为电流比较器输出上下门限实现迟滞比较功能。
另一方面，本发明使用的迟滞比较器上下门限的参考电压均由基准电压源提供，相较于传统施密特触发器，对温度敏感度较低，能够保证在不同工作温度下门限值的稳定，使该结构具有更高可靠性。
同时该迟滞窗口的引入可以为该结构带来自恢复功能，当输入电压降低至VNOVP电压及以下时，系统能够判断过压状态解除，系统无需额外添加专用结构即可恢复正常工作状态，很大程度上减小了设计的复杂度。
结合图5对电流比较器工作过程进行原理分析：
根据输入电压Vin的时间与电压曲线可知，当Vin逐渐上升时，由于电流比较器中的PMOS管PM11栅极电压逐渐上升，其导通能力逐渐下降，导致Vout1电压持续下降；当Vin上升至VOVP时，Vout1电压降至Vref1，此时迟滞比较器输出信号Vout3发生翻转，输出高电平(VDD)，此时判断系统处于过压状态。
当Vin重新下降，电流比较器中的PMOS管PM11栅极电压逐渐降低，其导通能力逐渐增强，导致Vout1电压持续上升，当Vin下降至VNOVP时，Vout1上升至Vref2，此时此时迟滞比较器输出信号Vout3发生翻转，输出低电平(0)，此时判断系统退出过压状态。
本发明实施例采用SMIC 0.13um CMOS工艺对电流比较电路的精度进行设计和仿真，图3所示为零温度系数电流源输出电流仿真图，图中输出电流对应电流比较器结构图中的I5电流，可以看出，在-20℃～125℃工作温度内，输出电流变化范围为3.98652uA～4.037884uA，温度系数仅有176ppm，而传统电流比较器输入参考电流并未进行温度补偿，温度系数通常在2000ppm以上。图4所示为输入电压Vin及输出端Vout3电压分别在-20℃、27℃、125℃时的波形图，仿真结果表明，在利用零温度系数电流源对输入参考电流进行比较后，在不同工作温度时过压比较阈值最大差值为78.4466mV，退出过压保护阈值最大差值为55.83mV，而传统电流比较器在不同工作温度条件下比较阈值差值通常在400mV以上，上述仿真结果说明以上措施提高电流比较器精度及可靠性的有效性。
以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种过压保护用电流比较电路，其特征在于，包括：
电流比较器，用于将电压输入信号转化为电流信号后与基准电流信号进行比较，并输出初始比较结果信号；
零温度系数电流源，其耦接于电流比较器的正向输入侧，用于产生基准电流信号；
迟滞比较器，其用于将初始比较结果信号与参考电压信号进行比较，并输出最终比较结果信号。
2.根据权利要求1所述的过压保护用电流比较电路，其特征在于，所述迟滞比较器设置有参考电压信号端Vref1、Vref2，以及最终比较结果信号端Vout3；所述电流比较器设置有电压输入信号端Vin。
3.根据权利要求2所述的过压保护用电流比较电路，其特征在于，所述零温度系数电流源、电流比较器以及迟滞比较器均电连接有电源端VDD和接地端GND。
4.根据权利要求3所述的过压保护用电流比较电路，其特征在于，所述零温度系数电流源包括NMOS管NM1～NM7、PMOS管PM1～PM10、电阻器R1～R5、三极管Q1～Q2以及电容器C1；
其中，电阻器R1的一端、三极管Q1的发射极、PMOS管PM3的栅极以及PMOS管PM1的漏极电连接；电阻器R1的另一端，三极管Q1的集电极和基极，NMOS管NM1～NM5、NM7的源极，三极管Q2的集电极和基极，以及电阻器R4、R5的一端均与接地端GND连接；PMOS管PM1、PM2、PM5～PM8、PM10的源极均电连接电源端VDD；PMOS管PM1、PM2、PM5～PM7、PM10的栅极，PMOS管PM5的漏极，电容器C1的一端以及NMOS管NM3、NM5的漏极电连接，并作为所述零温度系数电流源的偏置电压端；PMOS管PM2的漏极、PM3的源极以及PM4的源极电连接；PMOS管PM3的漏极，NMOS管NM2的栅极，以及NMOS管NM1的漏极和栅极电连接；PMOS管PM4的漏极、NMOS管NM2的漏极、电阻器R2的一端以及NMOS管NM3的栅极电连接；电阻器R2的另一端与电容器C1的另一端电连接；PMOS管PM4的栅极、PMOS管PM6的漏极、电阻器R3的一端以及电阻器R4的另一端电连接；电阻器R5的另一端、PMOS管PM7的漏极以及NMOS管NM4的栅极电连接；PMOS管PM9的源极与PMOS管PM8的栅极和漏极电连接；PMOS管PM9的栅极和漏极、NMOS管NM4的漏极以及NMOS管NM5的栅极电连接；PMOS管PM10的漏极与NMOS管NM6的漏极和栅极电连接，并作为所述零温度系数电流源的第一基准电流信号端；NMOS管NM6的源极与NMOS管NM7的漏极和栅极电连接，并作为所述零温度系数电流源的第二基准电流信号端。
5.根据权利要求4所述的过压保护用电流比较电路，其特征在于，所述电流比较器包括PMOS管PM11、NMOS管NM8、NMOS管NM9以及电容器C2；
其中，PMOS管PM11的栅极与电压输入信号端Vin电连接；PMOS管PM11的源极与电源端VDD电连接；NMOS管NM8的栅极作为所述电流比较器的第一正向输入端，并与所述零温度系数电流源的第一基准电流信号端电连接；NMOS管NM9的栅极作为所述电流比较器的第二正向输入端，并与所述零温度系数电流源的第二基准电流信号端电连接；NMOS管NM8的源极与NMOS管NM9的漏极电连接；NMOS管NM9的源极以及电容器C2的一端均与接地端GND连接；PMOS管PM11的漏极与NMOS管NM8的漏极和电容器C2的另一端电连接，并作为所述电流比较器的初始比较结果信号端Vout1。
6.根据权利要求5所述的过压保护用电流比较电路，其特征在于，所述迟滞比较器包括PMOS管PM12～PM17、NMOS管NM10～NM16、电阻器R6以及电容器C3；
其中，PMOS管PM12、PM15～PM17的源极均与电源端VDD电连接；PMOS管PM12、PM15的栅极与所述零温度系数电流源的偏置电压端电连接；PMOS管PM12的漏极、PMOS管PM13的源极以及PMOS管PM14的源极电连接；PMOS管PM13的栅极与所述电流比较器的初始比较结果信号端Vout1电连接；PMOS管PM13的漏极、NMOS管NM11的栅极以及NMOS管NM10的漏极和栅极电连接；NMOS管NM10、NM11、NM14、NM15、NM16的源极均与接地端GND连接；NMOS管NM11的漏极、NMOS管NM14的栅极、电阻器R6的一端以及PMOS管PM14的漏极电连接；PMOS管PM14的栅极、NMOS管NM13、NM12的漏极电连接；电阻器R6的另一端与电容器C3的一端电连接；电容器C3的另一端、NMOS管NM14的漏极、PMOS管PM15的漏极、PMOS管PM16的栅极以及NMOS管NM15的栅极电连接；NMOS管NM15的漏极、PMOS管PM16的漏极、NMOS管NM12的栅极、PMOS管PM17的栅极以及NMOS管NM16的栅极电连接；NMOS管NM12、NM13的源极分别作为第一参考电压信号端Vref1和第二参考电压信号端Vref2；NMOS管NM13的栅极、PMOS管PM17的漏极以及NMOS管NM16的漏极电连接，并作为所述迟滞比较器的最终比较结果信号端Vout3。
7.根据权利要求6所述的过压保护用电流比较电路，其特征在于，所述PMOS管PM1～PM17的衬底均与电源端VDD电连接，所述NMOS管NM1～NM16的衬底均与接地端GND电连接。
8.根据权利要求7所述的过压保护用电流比较电路，其特征在于，所述PMOS管PM1～PM17以及所述NMOS管NM1～NM16均采用3.3V标准阈值的晶体管；所述电阻器R1～R6均采用高阻多晶硅电阻；所述电容器C1～C3均采用金属电容；所述三极管Q1～Q2均采用3.3V标准PNP三极管。
9.根据权利要求8所述的过压保护用电流比较电路，其特征在于，电阻器R1与R4的阻值相等，三极管Q1与Q2均选择5×5的发射极尺寸。
CN202010547955.4A 2020-06-16 2020-06-16 过压保护用电流比较电路 Active CN111585550B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010547955.4A CN111585550B (zh) 2020-06-16 2020-06-16 过压保护用电流比较电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010547955.4A CN111585550B (zh) 2020-06-16 2020-06-16 过压保护用电流比较电路

Publications (2)

Publication Number Publication Date
CN111585550A true CN111585550A (zh) 2020-08-25
CN111585550B CN111585550B (zh) 2024-05-10

Family

ID=72114639

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010547955.4A Active CN111585550B (zh) 2020-06-16 2020-06-16 过压保护用电流比较电路

Country Status (1)

Country Link
CN (1) CN111585550B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112526581A (zh) * 2020-11-26 2021-03-19 重庆邮电大学 一种适用于辐射检测前端读出电路的时间甄别器
CN114185387A (zh) * 2021-10-25 2022-03-15 西安电子科技大学芜湖研究院 一种基于电流比较器的低功耗过温保护电路
CN114326895A (zh) * 2021-12-16 2022-04-12 上海川土微电子有限公司 一种可扩展输入范围的比较器电路
CN115224662A (zh) * 2022-08-05 2022-10-21 龙芯中科(南京)技术有限公司 功能电路的过温保护电路及电源芯片
CN115833046A (zh) * 2022-11-11 2023-03-21 天津智模科技有限公司 一种can总线的故障过压保护电路、收发芯片和收发器
CN116781047B (zh) * 2023-08-03 2023-12-08 无锡英迪芯微电子科技股份有限公司 适于高圧域的比较器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006063323A2 (en) * 2004-12-10 2006-06-15 Nupower Semiconductor, Inc. Integrated fet synchronous multiphase buck converter with innovative oscillator
JP2011135278A (ja) * 2009-12-24 2011-07-07 Renesas Electronics Corp 演算増幅器
CN103545894A (zh) * 2013-10-31 2014-01-29 电子科技大学 智能热调整充电控制电路
CN104849536A (zh) * 2015-06-11 2015-08-19 中国人民解放军国防科学技术大学 一种应用于可串联锂电池组保护芯片的检测电路
CN212726971U (zh) * 2020-06-16 2021-03-16 成都信息工程大学 过压保护用电流比较电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006063323A2 (en) * 2004-12-10 2006-06-15 Nupower Semiconductor, Inc. Integrated fet synchronous multiphase buck converter with innovative oscillator
JP2011135278A (ja) * 2009-12-24 2011-07-07 Renesas Electronics Corp 演算増幅器
CN103545894A (zh) * 2013-10-31 2014-01-29 电子科技大学 智能热调整充电控制电路
CN104849536A (zh) * 2015-06-11 2015-08-19 中国人民解放军国防科学技术大学 一种应用于可串联锂电池组保护芯片的检测电路
CN212726971U (zh) * 2020-06-16 2021-03-16 成都信息工程大学 过压保护用电流比较电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
张海瑞;张涛;: "一种DC-DC升压型开关电源的低压启动方案", 现代电子技术, no. 16, 15 August 2011 (2011-08-15) *
李新;刘敏;张海宁: "基于迟滞比较器的过温保护电路", 中国集成电路, no. 0, 31 December 2018 (2018-12-31) *
谭玉麟;冯全源;: "一种高精度过温保护电路的设计", 电子器件, no. 01, 20 February 2016 (2016-02-20) *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112526581A (zh) * 2020-11-26 2021-03-19 重庆邮电大学 一种适用于辐射检测前端读出电路的时间甄别器
CN114185387A (zh) * 2021-10-25 2022-03-15 西安电子科技大学芜湖研究院 一种基于电流比较器的低功耗过温保护电路
CN114185387B (zh) * 2021-10-25 2023-04-18 西安电子科技大学芜湖研究院 一种基于电流比较器的低功耗过温保护电路
CN114326895A (zh) * 2021-12-16 2022-04-12 上海川土微电子有限公司 一种可扩展输入范围的比较器电路
CN114326895B (zh) * 2021-12-16 2023-03-14 上海川土微电子有限公司 一种可扩展输入范围的比较器电路
CN115224662A (zh) * 2022-08-05 2022-10-21 龙芯中科(南京)技术有限公司 功能电路的过温保护电路及电源芯片
CN115833046A (zh) * 2022-11-11 2023-03-21 天津智模科技有限公司 一种can总线的故障过压保护电路、收发芯片和收发器
CN115833046B (zh) * 2022-11-11 2023-11-03 天津智模科技有限公司 一种can总线的故障过压保护电路、收发芯片和收发器
CN116781047B (zh) * 2023-08-03 2023-12-08 无锡英迪芯微电子科技股份有限公司 适于高圧域的比较器

Also Published As

Publication number Publication date
CN111585550B (zh) 2024-05-10

Similar Documents

Publication Publication Date Title
CN111585550B (zh) 过压保护用电流比较电路
CN108649939B (zh) 电源检测电路及方法
CN108007594B (zh) 一种温度检测电路和方法
CN212726971U (zh) 过压保护用电流比较电路
TWI542153B (zh) 弛張振盪器
CN103869867A (zh) 一种斩波带隙基准电路
CN102386895B (zh) 磁滞比较器
CN112803363A (zh) 过温保护电路
CN111665897B (zh) 负温度系数的稳压源电路
US20090146729A1 (en) Constant voltage circuit, constant voltage supply system and constant voltage supply method
JP6721231B2 (ja) 電源回路
TW201602593A (zh) 電壓偵測電路
JP6264160B2 (ja) 半導体物理量センサ装置
CN113125920B (zh) 工艺传感器
TWI756855B (zh) Rc振盪器電路及資訊處理裝置
CN115065226A (zh) 用于dc-dc转换器的软启动电路
JP6216171B2 (ja) 電源回路
CN107342757B (zh) 一种基于改进的带隙基准结构的上电复位电路
CN108389597B (zh) 灵敏放大器电路
CN113252967A (zh) 电源突波监测电路
CN114200190B (zh) 电压差值检测电路
CN110968142B (zh) 动态偏压电流产生器以及相关的电子装置
JPH09199992A (ja) 可変遅延回路
TWI819369B (zh) 一種充電電路及適配器
CN116301173A (zh) 低温漂电压基准电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant