CN114200190B - 电压差值检测电路 - Google Patents

Abstract

本发明公开了一种电压差值检测电路，包括：第一转换电路、第二转换电路、比较器COMP以及瞬态响应电路。第一转换电路连接待测电压并将待测电压的差值转换成电流；第二转换电路用于将电流转换成电压Vdelta；比较器COMP用于将电压Vdelta和参考电压VREF进行比较输出检测信号；瞬态响应电路连接于所述第一转换电路和所述第二转换电路之间且同时与一待测电压连接，用于在待测电压发生快速变化时提升电压Vdelta的瞬态响应速度。根据本发明实施方式的电压差值检测电路，通过瞬态响应电路使得在待测电压发生快速变化时，防止对电压Vdelta产生过度冲击，从而极大提升电路的瞬态响应速度。

Description

电压差值检测电路

技术领域

本发明是关于集成电路领域，特别是关于一种电压差值检测电路。

背景技术

在模拟集成电路的信号链电路、电源电路中，常常需要检测两个电压的差值，并输出检测结果。一种传统检测电路和方法如图1所示，通过将两个输入电压的差值转成电流，然后通过电阻转成相对于地的绝对电压值Vdelta，最后通过比较器将Vdelta和参考电压VREF进行比较，进而通过反相器，输出逻辑电平来表示比较的结果。然而，传统电路在检测电压VINA和VINB出现瞬态快速变化时，容易产生错误的输出信号。例如：在VINB和VINA的电压同时快速下降时，NETB快速跟随VINB下降，而NETA通常无法快速跟随VINA的变化，从而在Vdelta端产生瞬态上冲；在VINB和VINA的电压同时快速上升时，NETB快速跟随VINB上升，而NETA通常无法快速跟随VINA的变化，从而在Vdelta端产生瞬态下冲；Vdelta端异常产生的上冲电压和下冲电压都有可能会产生错误的输出逻辑电平，导致检测结果不准确。

公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

发明内容

本发明的目的在于提供一种电压差值检测电路，其能够提高检测电路瞬态响应，保证检测结果的准确性。

为实现上述目的，本发明的实施例提供了一种电压差值检测电路，包括：第一转换电路、第二转换电路、比较器COMP以及瞬态响应电路。

第一转换电路连接待测电压并将待测电压的差值转换成电流；第二转换电路用于将电流转换成电压Vdelta；比较器COMP用于将电压Vdelta和参考电压VREF进行比较输出检测信号；瞬态响应电路连接于所述第一转换电路和所述第二转换电路之间且同时与一待测电压连接，用于在待测电压发生快速变化时提升电压Vdelta的瞬态响应速度。

在本发明的一个或多个实施方式中，所述第一转换电路包括PMOS管PM1、PMOS管PM2和电阻R1，所述电阻R1的一端连接待测电压VINA，所述电阻R1的另一端连接所述PMOS管PM2的源极并形成节点NETA，所述PMOS管PM1的源极连接待测电压VINB以及所述瞬态响应电路，所述PMOS管PM1的栅极和漏极与所述PMOS管PM2的栅极连接并形成节点NETB，所述PMOS管PM2的漏极连接所述瞬态响应电路并形成节点NETC。

在本发明的一个或多个实施方式中，所述节点NETA处的电压VNETA＝VNETB+Vsgpm2，其中，Vsgpm2为所述PMOS管PM2的栅极和源极之间的电压，所述节点NETB处的电压VNETB＝VINB-Vsgpm1，Vsgpm1为所述PMOS管PM1的栅极和源极之间的电压。

在本发明的一个或多个实施方式中，所述瞬态响应电路包括PMOS管PM3、PMOS管PM4和PMOS管PM5，所述PMOS管PM3的源极连接所述节点NETB，所述PMOS管PM3的栅极和漏极与所述PMOS管PM4的栅极以及第二转换电路连接并形成节点NETD，所述PMOS管PM5的源极连接待测电压VINB，所述PMOS管PM5的栅极和漏极与所述PMOS管PM4的源极以及所述节点NETC连接，所述PMOS管PM4的漏极连接所述第二转换电路形成输出节点。

在本发明的一个或多个实施方式中，所述节点NETC处的电压VNETC＝VINB-Vsgpm5，其中，Vsgpm5为所述PMOS管PM5的栅极和源极之间的电压；

所述节点NETD处的电压VNETD＝VINB-Vsgpm1-Vsgpm3，其中，Vsgpm1为所述PMOS管PM1的栅极和源极之间的电压，Vsgpm3为所述PMOS管PM3的栅极和源极之间的电压。

在本发明的一个或多个实施方式中，所述第二转换电路包括电阻R2、电阻R3和电阻R4，所述电阻R2一端连接所述输出节点、另一端连接所述电阻R3的一端以及所述比较器COMP，所述电阻R3的另一端接地，所述电阻R4一端连接所述节点NETD、另一端接地。

在本发明的一个或多个实施方式中，所述电压Vdelta≈(VINA-VINB)/R1*R3。

在本发明的一个或多个实施方式中，所述电压差值检测电路还包括连接于所述瞬态响应电路和所述第二转换电路之间的控制电路。

在本发明的一个或多个实施方式中，所述控制电路包括NMOS管NM1和NMOS管NM2，所述NMOS管NM1的栅极和NMOS管NM2的栅极相连且连接控制信号EN，所述NMOS管NM1的漏极连接所述节点NETD，所述NMOS管NM1的源极连接所述电阻R4，所述NMOS管NM2的漏极连接所述输出节点，所述NMOS管NM2源极连接所述电阻R2。

在本发明的一个或多个实施方式中，所述电压差值检测电路还包括反相器INV，用于将所述比较器COMP输出的检测信号进行逻辑转换而输出比较逻辑信号。

与现有技术相比，根据本发明实施方式的电压差值检测电路，通过瞬态响应电路使得在待测电压发生快速变化时，防止对电压Vdelta产生过度冲击，从而极大提升电路的瞬态响应速度。

附图说明

图1是现有技术中的电压差值检测电路的电路原理图；

图2是根据本发明一实施方式的电压差值检测电路的电路原理图。

具体实施方式

下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。

除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。

实施例1

如图2所示，一种电压差值检测电路，包括：第一转换电路10、瞬态响应电路20、控制电路30、第二转换电路40、比较器COMP以及反相器INV。

第一转换电路10连接待测电压并将待测电压的差值转换成电流。第二转换电路40用于将电流转换成电压Vdelta。比较器COMP用于将电压Vdelta和参考电压VREF进行比较输出检测信号。反相器INV用于将比较器COMP输出的检测信号进行逻辑转换而通过输出端VOUT输出比较逻辑信号。瞬态响应电路20连接于第一转换电路10和第二转换电路40之间且同时与一待测电压连接，用于在待测电压发生快速变化时提升电压Vdelta的瞬态响应速度。本实施例中，待测电压分别为待测电压VINA和待测电压VINB。

如图2所示，第一转换电路10包括PMOS管PM1、PMOS管PM2和电阻R1。

具体的，电阻R1的一端连接待测电压VINA，电阻R1的另一端连接PMOS管PM2的源极并形成节点NETA；PMOS管PM1的源极连接待测电压VINB以及瞬态响应电路20，PMOS管PM1的栅极和漏极与PMOS管PM2的栅极连接并形成节点NETB；PMOS管PM2的漏极连接瞬态响应电路20并形成节点NETC。

如图2所示，瞬态响应电路20包括PMOS管PM3、PMOS管PM4和PMOS管PM5。

具体的，PMOS管PM3的源极连接节点NETB，PMOS管PM3的栅极和漏极与PMOS管PM4的栅极以及第二转换电路40连接并形成节点NETD，PMOS管PM5的源极连接待测电压VINB，PMOS管PM5的栅极和漏极与PMOS管PM4的源极以及节点NETC连接，PMOS管PM4的漏极连接第二转换电路40形成输出节点。

如图2所示，第二转换电路40包括电阻R2、电阻R3和电阻R4。

具体的，电阻R2一端连接输出节点、另一端连接电阻R3的一端以及比较器COMP，电阻R3的另一端接地，电阻R4一端连接节点NETD、另一端接地。

如图2所示，控制电路30连接于瞬态响应电路20和第二转换电路40之间，控制电路30包括NMOS管NM1和NMOS管NM2。

具体的，NMOS管NM1的栅极和NMOS管NM2的栅极相连且连接控制信号EN，NMOS管NM1的漏极连接节点NETD，NMOS管NM1的源极连接电阻R4，NMOS管NM2的漏极连接输出节点，NMOS管NM2源极连接电阻R2。

在静态比较时，电路中主要节点处的电压如下：

节点NETA处的电压VNETA＝VNETB+Vsgpm2，其中，Vsgpm2为PMOS管PM2的栅极和源极之间的电压。

节点NETB处的电压VNETB＝VINB-Vsgpm1，Vsgpm1为PMOS管PM1的栅极和源极之间的电压。

节点NETC处的电压VNETC＝VINB-Vsgpm5，其中，Vsgpm5为PMOS管PM5的栅极和源极之间的电压。

节点NETD处的电压VNETD＝VINB-Vsgpm1-Vsgpm3，其中，Vsgpm3为PMOS管PM3的栅极和源极之间的电压。

PMOS管PM4的栅极和源极之间的电压Vsgpm4＝VNETC-VNETD。

通过调整各MOS管的尺寸以及电阻R1和电阻R4的阻值可以得到：Vsgpm1＝Vsgpm3；Vsgpm2＝Vsgpm4；Vsgpm1<Vsgpm2。

此时，流过电阻R1的电流为：

I_R1＝(VINA-VNETA)/R1＝(VINA-(VINB-Vsgpm1+Vsgpm2))/R1

可以得到：I_R1≈(VINA-VINB)/R1

最终：电压Vdelta≈(VINA-VINB)/R1*R3

在静态过程中，电压Vdelta是待测电压VINA与待测电压VINB的差值电压的缩放，进而通过比较器COMP进行与参考电压VREF比较得出逻辑结果。

在待测电压VINA与待测电压VINB快速变化的过程中，节点NETD和节点NETC始终处于受待测电压VINB影响的低阻节点，因此在瞬态响应过程中对PMOS管PM4的栅极和源极之间的电压Vsgpm4的过冲电压极小。所以相对于常规技术方案，本发明不会出现对电压Vdelta进行过度冲击的过冲电压，极大提升了电路的瞬态反应速度。

前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。

Claims (8)

1.一种电压差值检测电路，其特征在于，包括：

第一转换电路，连接待测电压并将待测电压的差值转换成电流；

第二转换电路，用于将电流转换成电压Vdelta；

比较器COMP，用于将电压Vdelta和参考电压VREF进行比较输出检测信号；以及

瞬态响应电路，连接于所述第一转换电路和所述第二转换电路之间且同时与一待测电压连接，用于在待测电压发生快速变化时提升电压Vdelta的瞬态响应速度；

所述第一转换电路包括PMOS管PM1、PMOS管PM2和电阻R1，所述电阻R1的一端连接待测电压VINA，所述电阻R1的另一端连接所述PMOS管PM2的源极并形成节点NETA，所述PMOS管PM1的源极连接待测电压VINB以及所述瞬态响应电路，所述PMOS管PM1的栅极和漏极与所述PMOS管PM2的栅极连接并形成节点NETB，所述PMOS管PM2的漏极连接所述瞬态响应电路并形成节点NETC；

所述瞬态响应电路包括PMOS管PM3、PMOS管PM4和PMOS管PM5，所述PMOS管PM3的源极连接所述节点NETB，所述PMOS管PM3的栅极和漏极与所述PMOS管PM4的栅极以及第二转换电路连接并形成节点NETD，所述PMOS管PM5的源极连接待测电压VINB，所述PMOS管PM5的栅极和漏极与所述PMOS管PM4的源极以及所述节点NETC连接，所述PMOS管PM4的漏极连接所述第二转换电路形成输出节点。

2.如权利要求1所述的电压差值检测电路，其特征在于，所述节点NETA处的电压VNETA＝VNETB+Vsgpm2，其中，Vsgpm2为所述PMOS管PM2的栅极和源极之间的电压，所述节点NETB处的电压VNETB＝VINB-Vsgpm1，Vsgpm1为所述PMOS管PM1的栅极和源极之间的电压。

3.如权利要求1所述的电压差值检测电路，其特征在于，所述节点NETC处的电压VNETC＝VINB-Vsgpm5，其中，Vsgpm5为所述PMOS管PM5的栅极和源极之间的电压；

所述节点NETD处的电压VNETD＝VINB-Vsgpm1-Vsgpm3，其中，Vsgpm1为所述PMOS管PM1的栅极和源极之间的电压，Vsgpm3为所述PMOS管PM3的栅极和源极之间的电压。

4.如权利要求1所述的电压差值检测电路，其特征在于，所述第二转换电路包括电阻R2、电阻R3和电阻R4，所述电阻R2一端连接所述输出节点、另一端连接所述电阻R3的一端以及所述比较器COMP，所述电阻R3的另一端接地，所述电阻R4一端连接所述节点NETD、另一端接地。

5.如权利要求4所述的电压差值检测电路，其特征在于，所述电压Vdelta≈(VINA-VINB)/R1*R3。

6.如权利要求4所述的电压差值检测电路，其特征在于，所述电压差值检测电路还包括连接于所述瞬态响应电路和所述第二转换电路之间的控制电路。

7.如权利要求6所述的电压差值检测电路，其特征在于，所述控制电路包括NMOS管NM1和NMOS管NM2，所述NMOS管NM1的栅极和NMOS管NM2的栅极相连且连接控制信号EN，所述NMOS管NM1的漏极连接所述节点NETD，所述NMOS管NM1的源极连接所述电阻R4，所述NMOS管NM2的漏极连接所述输出节点，所述NMOS管NM2源极连接所述电阻R2。

8.如权利要求1所述的电压差值检测电路，其特征在于，所述电压差值检测电路还包括反相器INV，用于将所述比较器COMP输出的检测信号进行逻辑转换而输出比较逻辑信号。