KR102105034B1

KR102105034B1 - 자기 센서 회로

Info

Publication number: KR102105034B1
Application number: KR1020140144255A
Authority: KR
Inventors: 도모키 히키치; 다이스케 무라오카; 미노루 아리야마; 겐타로 후카이
Original assignee: 에이블릭 가부시키가이샤
Priority date: 2013-10-25
Filing date: 2014-10-23
Publication date: 2020-04-27
Also published as: JP2015083946A; CN104567947B; CN104567947A; JP6158682B2; TWI619958B; US9638761B2; US20150115942A1; TW201530175A; KR20150048059A

Abstract

[과제] 동작 전원 전압 범위 내에 있어서의 전원 전압 변동 발생시에 오검출·오해제 펄스 출력을 방지하면서, 원하는 검출 펄스를 출력하는 자기 센서 회로를 제공한다.
[해결 수단] 전원 전압 혹은 내부 전원 전압의 변동을 검출하는 검출 회로를 구비하고, 검출 회로가 출력하는 전원 변동 검출 신호에 의거하여, 발진 회로가 출력하는 제어 클록 신호의 논리를 일정 시간 유지하여, 출력 단자의 출력 논리를 결정하는 래치 회로가 비교 회로의 판정 출력을 래치하지 않는 구성으로 한다.

Description

자기 센서 회로{MAGNETIC SENSOR CIRCUIT}

본 발명은, 자기 센서 회로에 관한 것이며, 더욱 상세하게는, 오프셋 캔슬을 행하는 신호 처리 회로의 전원 전압 변동 발생시에 있어서의 오검출이나 오해제를 방지하기 위한 구성에 관한 것이다.

홀 효과 스위치로 대표되는 저항 브릿지형 자기 센서는, 미소한 자전(磁電) 변환 계수와 비교적 큰 오프셋 전압을 가지는 자전 변환 소자가 이용된다. 높은 자기 감도 정밀도를 달성하기 위해서는, 신호 처리 회로는, 클록 신호에 의거한 오프셋 캔슬 동작이 필요하다. 또, 센서의 출력 신호가 미소하기 때문에, 소정의 검출 자속 밀도나 해제 자속 밀도를 검출하기 위한 기준 전압도 수십mV로 미소해지고, 수 V의 폭을 가지는 전원 전압 변동시에 신호 처리에 이용하는 기준 클록 신호와의 타이밍에 의해서는 증폭기 출력의 변동이나 비교 회로의 오판정에 의해, 잘못하여 검출이나 해제를 할 가능성이 있다.

종래의 자기 센서 회로는, 예를 들어, 전압 레귤레이터를 내장하여 센서 소자 및 신호 처리 회로의 구동 전압 변동을 억제한다. 또, 예를 들어, 센서 출력 논리를 시분할로 복수 회 래치하고, 일치 판정이나 다수결 판정을 행하여 최종적인 출력 논리를 결정한다(예를 들어, 특허 문헌 1 참조).

일본국 특허 공개 평3-252526호 공보

근년, 자기 센서는, 넓은 동작 전원 전압 범위(예를 들어 3V~26V)가 요구된다. 게다가, 최저 동작 전압으로부터 최고 동작 전압까지 전원 전압이 급준하게 크게 변동하는 가혹한 환경에 있어서 사용된다. 그러한 상황에서는, 내장 레귤레이터의 내부 전원 전압의 변동폭이 커지고, 자전 변환 소자의 감도가 저하하여, S/N비가 악화되는 고온 환경하에 있어서는 오검출이나 오해제를 방지하지 못하는 경우가 있다.

또, 복수 회 래치한 센서 출력 논리의 논리곱을 취하는 방식으로는, 래치를 행하는 회수에 의해 실효적인 구동 속도가 저하하여, DCBL 모터와 같이 고속 응답이 요구되는 어플리케이션으로의 대응이 어려워진다.

본 발명은 이들 문제점을 감안하여, 넓은 동작 전원 전압 범위 내에 있어서의 급준한 전원 전압 변동 발생시에 있어서도 판정의 오검출이나 오해제를 방지하는 것이 가능한 자기 센서 회로를 제공하는 것이다.

종래의 과제를 해결하기 위해, 본 발명의 자기 센서 회로는 이하와 같은 구성으로 했다.

전원 전압 혹은 내부 전원 전압의 변동을 검출하는 검출 회로를 구비하고, 검출 회로가 출력하는 전원 변동 검출 신호에 의거하여, 발진 회로가 출력하는 제어 클록 신호의 논리를 일정 시간 유지하여, 출력 단자의 출력 논리를 결정하는 래치 회로가 비교 회로의 판정 출력을 래치하지 않는 구성으로 하는 자기 센서 회로.

본 발명의 자기 센서 회로에 의하면, 전원 전압 혹은 내부 전원 전압의 과도적인 변동량을 검출하여, 출력 논리의 래치 타이밍을 일정 기간 유지하는 구성으로 했으므로, 급준한 전원 전압 변동 발생시에 있어서도 판정의 오검출이나 오해제를 방지하는 것이 가능한 자기 센서 회로를 제공할 수 있다.

도 1은 제1 실시 형태의 자기 센서 회로를 도시하는 회로도이다.
도 2는 제2 실시 형태의 자기 센서 회로를 도시하는 회로도이다.
도 3은 제3 실시 형태의 자기 센서 회로를 도시하는 회로도이다.
도 4는 본 발명의 자기 센서 회로에 이용되는 전원 변동 검출 회로의 일례를 도시하는 회로도이다.
도 5는 본 발명의 자기 센서 회로에 이용되는 전압 레귤레이터의 일례를 도시하는 회로도이다.
도 6은 본 발명의 자기 센서 회로에 이용되는 내부 전원 변동 검출 회로의 일례를 도시하는 회로도이다.

<제1 실시 형태>

도 1은, 제1 실시 형태의 자기 센서 회로를 도시하는 회로도이다.

제1 실시 형태의 자기 센서 회로는, 자전 변환 소자(23)와, 자전 변환 소자의 전류 공급 단자 및 전압 출력 단자를 전환하기 위한 스위치군(15~22)과, 자전 변환 소자(23)의 출력 신호를 증폭하는 증폭 회로(12)와, 증폭 회로(12)의 출력 전압(GOUT)을 유지하여 오프셋 캔슬하기 위한 샘플링 용량 소자(24)와, 제어 클록 신호(CLK)를 생성하는 발진 회로(30)와, 소정의 검출/해제 자속 밀도에 대응한 기준 전압(32, 33)을 생성하는 기준 전압 회로(31)와, 샘플링 용량 소자(24)에 유지된 오프셋 캔슬 후의 샘플링 신호(SOUT)와 기준 전압 회로(31)에서 생성된 기준 전압(32~33)을 비교하기 위한 비교 회로(14)와, 비교 회로(14)가 출력하는 논리 신호를 유지하기 위한 래치 회로(27)와, 래치 회로(27)가 출력하는 논리에 의거하여 자기 센서 회로의 출력 신호를 출력하기 위한 출력 드라이버(28)와, 전원 전압(VDD)의 변동을 검출하기 위한 전원 변동 검출 회로(25)를 구비하고 있다.

자전 변환 소자(23)는, 4개의 등가 저항 브릿지로서 나타내는 A~D의 4단자를 가지고, 어느 2단자쌍(A, C 또는 B, D)에 스위치군(15~16)을 경유해 전원 전압(VDD)을 인가하며, 스위치군(21~22)을 경유해 접지 전압(VSS)을 인가하여, 전류를 공급하면, 대각에 위치하는 2단자쌍(B, D 또는 A, C)의 사이에 홀 기전력과 오프셋 전압이 발생한다. 스위치군(15~22)은 자전 변환 소자(23)로의 전류 공급 방향을 전환함과 동시에, 대각의 단자쌍으로부터의 전압 검출을 전환한다. 대각에 위치하는 2단자쌍으로부터의 출력 전압은 증폭 회로(12)의 입력 단자에 스위치군(17~20)을 통해 접속된다. 증폭 회로(12)의 출력 전압(GOUT)은, 샘플링 용량 소자(24)의 편측 전극에 접속된다. 비교 회로(14)는, 차동 차분 증폭 회로로서 구성되어, 제1 입력 단자쌍에는 증폭 회로(12)의 출력 전압이 입력되고, 제2 입력 단자쌍에는 기준 전압 회로(31)의 전압이 입력된다. 비교 회로(14)는, 제1 비반전 입력 단자에 증폭 회로(12)의 기준 출력 신호(37)가 접속되고, 제1 반전 입력 단자에 샘플링 용량 소자(24)가 접속되며, 제2 입력 단자쌍에는 기준 전압 회로(31)의 기준 전압(32~33)이 스위치군(34)을 통해 입력된다. 스위치(35)는, 비교 회로(14)의 출력 단자와 제1 반전 입력 단자의 사이에 접속된다. 래치 회로(27)는, 입력 단자에 비교 회로(14)의 출력 단자가 접속되고, 출력 단자는 출력 드라이버(28)의 입력 단자에 접속된다. 또, 래치 회로(27)의 클록 입력 단자는, 제어 클록 신호(CLK)가 입력된다. 전원 변동 검출 회로(25)는, 입력 단자는 전원 단자(1)에 접속되고, 출력 단자는 발진 회로(30)의 입력 단자에 접속된다. 발진 회로(30)는, 전원 변동 검출 회로(25)가 출력하는 신호에 따라 발진의 정지와 개시가 제어 가능한 구성이다. 출력 드라이버(28)는, 접지 단자(2)와 출력 단자(3)의 사이에 접속된다.

도 4는, 본 실시 형태의 전원 변동 검출 회로(25)의 일례를 도시하는 회로도이다. 전원 변동 검출 회로(25)는, 전원 단자(201), 접지 단자(202), 출력 단자(203), 용량 소자(204, 209, 214)와, 저항(205, 206, 208)과, 트랜지스터(207, 210, 211, 212, 213), 정전류원(215), 인버터 회로(216)로 구성된다. 트랜지스터(212, 213)는, 커런트 미러 회로를 구성한다.

여기서, 전원 변동 검출 회로(25)의 동작을 설명한다. 전원 전압(VDD)이 일정할 때, 트랜지스터(207) 및 트랜지스터(210, 211)는 오프 하고 있다. 용량 소자(214)는 전원 전압(VDD)까지 충전되므로, 인버터 회로(216)는 "L"논리의 신호(DET)를 출력하고 있다.

다음에, 전원 전압(VDD)이 급준하게 상승한 경우, 용량 소자(204)와 저항(205)으로 형성되는 미분 회로가 노드(217)의 전압을 상승시키므로, 트랜지스터(210)가 일순간 온 한다. 용량 소자(214)의 전하는, 트랜지스터(210)를 통해 방전되므로, 인버터 회로(216)는 "H"논리의 신호(DET)를 출력한다. 그 후, 정전류원(215)의 전류에 의해 커런트 미러 회로를 통해 용량 소자(214)에 충전되고, 입력 전압(220)이 상승하며, 일정 시간 경과 후에 인버터 회로(216)는 "L"논리 출력으로 복귀한다.

다음에, 전원 전압이 급준하게 하강한 경우, 트랜지스터(207)의 게이트 전압은 전원 전압과 동일한 한편, 저항(206)과 용량 소자(209)로 형성되는 적분 회로가 트랜지스터(207)의 소스 전압의 변동을 늦춘다. 따라서, 트랜지스터(207)가 온 하여 저항(208)에 전류를 흐르게 하기 때문에, 트랜지스터(211)가 일순간 온 한다. 용량 소자(214)의 전하는, 트랜지스터(210)를 통해 방전되므로, 인버터 회로(216)는 "H"논리의 신호(DET)를 출력한다. 그 후, 정전류원(215)의 전류에 의해 커런트 미러 회로를 통해 용량 소자(214)에 충전되고, 입력 전압(220)이 상승하며, 일정 시간 경과 후에 인버터 회로(216)는 "L" 논리 출력으로 복귀한다.

이상과 같이, 전원 변동 검출 회로(25)는, 전원 전압(VDD)의 상승 및 하강을 검출하여, 정전류원(215)의 전류값과 용량 소자(214)의 용량값에 의해 정해지는 시간에 따른 "H"논리의 신호(DET)를 출력한다.

발진 회로(30)는, 전원 변동 검출 회로(25)로부터 "H"논리의 신호(DET)가 입력되면, 그 기간, 제어 클록 신호(CLK)의 출력 전압의 상태를 유지한다.

래치 회로(27)는, 제어 클록 신호(CLK)의 상승 에지에서 비교 회로(14)가 출력하는 논리 신호를 유지한다.

다음에, 제1 실시 형태의 자기 센서 회로의 동작에 대해 설명한다.

전원 전압(VDD)이 변동하지 않은 경우, 각 스위치군(15~22 및 34~35)은 일정 주기로 온 오프 동작하고, 자기 센서 회로는 통상의 자기 판정의 동작을 행한다. 제어 클록 신호(CLK)가 "H"의 기간에서는, 스위치(35)는 온 하여, 비교 회로(14)는 전압 팔로워로서 동작한다. 그리고 비교 회로(14)는, 자신의 오프셋 전압과 자전 변환 소자(23) 및 증폭 회로(12)의 오프셋 전압을 포함한 전압을 샘플링 용량 소자(24)로 샘플링한다. 제어 클록 신호(CLK)가 "L"의 기간에서는, 스위치(35)는 오프 하여, 비교 회로(14)는 오프셋 전압을 캔슬한 후의 인가 자속 밀도에 비례한 신호 전압과 기준 전압(32~33)의 차분으로 나타내는 차동 기준 전압을 비교하는 동작을 행한다.

여기서, 소정의 레벨을 웃도는 자속 밀도가 인가된 경우에는, 샘플링 신호(SOUT)가 기준 전압 회로(31)의 차동 기준 전압(32~33)을 웃돌아, 비교 회로(14)의 출력 전압(COUT)이 제어 클록 신호(CLK)의 "H"의 기간에서 반전하고, 제어 클록 신호(CLK)의 상승 에지에서 래치 회로(27)에 유지되어, 출력 드라이버(28)가 자기의 검출을 나타내는 출력 신호(VOUT)를 출력한다. 또, 소정의 레벨을 밑도는 자속 밀도가 인가된 경우에는, 샘플링 신호(SOUT)가 기준 전압 회로(31)의 차동 기준 전압(32~33)을 밑돌아, 비교 회로(14)의 출력 전압(COUT)이 제어 클록 신호(CLK)의 "H"의 기간에 있어서 반전하고, 제어 클록 신호(CLK)의 "H"의 기간 종료시에 제어 클록 신호(CLK)의 상승 에지에서 래치 회로(27)에 유지되어, 출력 드라이버(28)가 제어 클록 신호(CLK)의 다음의 1주기 동안, 자기의 비검출을 나타내는 출력 신호(VOUT)를 출력한다.

다음에, 전원 전압(VDD)이 변동한 경우의 자기 센서 회로의 동작을 설명한다.

전원 전압(VDD)이 변동하면, 증폭 회로(12)의 출력 전압(GOUT)은, 증폭 회로(12)의 출력 트랜지스터의 기생 용량을 통한 커플링에 의해 변동하여, 일정 기간을 거쳐 소정의 정상값으로 복귀한다. 여기서, 전원 변동 검출 회로(25)는, 전원 전압(VDD)의 변동을 검출하면 "H"논리의 신호(DET)를 출력한다. 발진 회로(30)는, "H"논리의 신호(DET)가 입력되고 있는 동안, 발진 동작을 정지한다. 발진 회로(30)가 발진 동작을 정지함으로써, 증폭 회로(12)의 출력 전압(GOUT)이 인가 자속 밀도에 따른 소정의 정상값으로 복귀할 때까지, 비교 회로(14)는 동작을 계속하고, 래치 회로(27)는 입력 데이터의 유지 동작을 행하지 않는다. 그리고 일정 시간 경과 후에 발진 회로(30)가 발진 동작을 개시하여 제어 클록 신호(CLK)가 출력되면, 정상적인 비교 회로(14)의 출력 전압(COUT)이 래치 회로(27)에 래치되어, 올바른 출력 신호(VOUT)를 출력할 수 있다.

이상 설명한 바와 같이, 제1 실시 형태의 자기 센서 회로는, 전원 전압(VDD)의 변동에 의한 잘못된 출력을 방지할 수 있다.

<제2 실시 형태>

도 2는, 제2 실시 형태의 자기 센서 회로를 도시하는 회로도이다.

제1 실시 형태의 자기 센서 회로와의 차이는, 전압 레귤레이터(40)와, 그 전압을 감시하는 내부 전원 변동 검출 회로(26)를 설치한 것이다. 도시하고 있지는 않으나, 본 구성에 있어서는 전압 레귤레이터(40)를 제외한 회로의 전원 단자에는 내부 전원 전압(VDDI)이 입력된다.

도 5는, 전압 레귤레이터(40)의 일례를 도시하는 회로도이다. 전압 레귤레이터(40)는, 전원 단자(301), 접지 단자(302), 단자(304~307), 기준 전압 회로(310), 오차 증폭기(311), 드라이버(312), 귀환 신호를 생성하기 위한 저항 분압 회로(313~316)에 의해 정상(正相) 증폭기로서 구성된다. 단자(301)는, 전원 전압(VDD)이 입력된다. 단자(302)는, 접지 전압(VSS)이 입력된다. 단자(303)는, 기준 전압이 출력된다. 또, 단자(304~307)는, 저항 분압 회로(313~316)의 각각의 전압이 출력된다.

도 6은, 내부 전원 변동 검출 회로(26)의 일례를 도시하는 회로도이다.

내부 전원 변동 검출 회로(26)는, 입력 단자(401~403), 비교 회로(404 및 405), OR게이트 회로(408), 출력 단자(409)로 구성된다.

비교 회로(404)는, 비반전 입력 단자에 입력 단자(401)가 접속되고, 반전 입력 단자에 입력 단자(403)가 접속된다. 비교 회로(405)는, 비반전 입력 단자에 입력 단자(403)가 접속되고, 반전 입력 단자에 입력 단자(402)가 접속된다. OR게이트 회로(408)는, 입력 단자에 비교 회로(404, 405)의 출력 단자가 접속되고, 출력 단자는 출력 단자(409)가 접속된다.

입력 단자(403)는, 단자(303)가 접속되어, 기준 전압이 입력된다. 입력 단자(401과 402)는, 단자(304~307) 중 어느 한쪽이 접속되어, 귀환 전압 중 어느 한쪽이 입력된다. 예를 들어, 단자(401)는 단자(307)가 접속되고, 단자(402)는 단자(306)가 접속된다.

다음에, 제2 실시 형태의 자기 센서 회로의 동작에 대해 설명한다.

전원 전압(VDD)이 급격하게 상승하는 경우, 단자(304)의 내부 전원 전압의 상승에 수반하여 귀환 전압이 상승하고, 단자(307)의 로우측의 귀환 전압이 기준 전압을 웃돌면, 비교 회로(404)는 "H"논리의 신호를 출력한다. 또, 전원 전압이 급격하게 저하하는 경우, 내부 전원 전압의 저하에 수반하여 귀환 전압이 저하하고, 단자(306)의 하이측의 귀환 전압이 기준 전압을 밑돌면, 비교 회로(405)는 "H"논리의 신호를 출력한다. 따라서, 전원 전압의 변동에 대해, 비교 회로(404)나 비교 회로(405) 중 어느 한쪽이 "H"논리의 신호를, OR회로(408)를 통해, 출력 단자(409)에 신호(DET)로서 출력한다. 따라서, 발진 회로(30)는, 제1 실시 형태와 같은 동작을 행하는 것이 가능하다.

또한, 신호(DET)의 펄스폭은, 증폭 회로(12)의 출력 전압(GOUT)이 복귀하기 위해 필요한 시간을 충분히 커버할 수 있는 고정 시간이어도 되고, 전압 레귤레이터(40)가 생성하는 내부 전원 전압의 복귀 시간을 충분히 커버할 수 있는 고정 시간이어도 되며, 내부 전원 전압 변동폭 및 전원 변동 변화율에 따라 설정된 시간이어도 된다.

또, 비교 회로(404와 405)는 어느 한쪽만을 사용하여, 어플리케이션상 상정되는 양음 어느 한쪽의 단일 극성의 전원 전압 변동만을 검출하도록 해도 된다.

또, 전압 레귤레이터(40)와 내부 전원 변동 검출 회로(26)는, 본 실시 형태에 나타낸 회로 구성은 일례이며, 이에 한정되는 것은 아니다. 전압 레귤레이터를 사용한 경우의 내부 전원 전압의 변동을 검출함으로써 오출력의 방지를 실현할 수 있는 것을 나타냈다.

<제3 실시 형태>

도 3은, 제3 실시 형태의 자기 센서 회로를 도시하는 회로도이다.

제3 실시 형태의 자기 센서 회로는, 전원 변동 검출 회로(25)와, 전압 레귤레이터(40)와, 내부 전원 변동 검출 회로(26)를 구비하고 있다.

제3 실시 형태의 자기 센서 회로는, 전원 변동 검출 회로(25)와 내부 전원 변동 검출 회로(26) 중 한쪽이, 랜덤 결함이나 특성 편차에 의해 기능이 불충분한 경우에도 상호 보충하여, 더욱 확실히 오검출·오해제 펄스 출력을 방지하는 것이 가능하다. 또, 전압 레귤레이터(40)의 제조 편차에 의해 전원 전압 변동에 대한 내부 전원 전압 변동이 큰 경우에도, 내부 전원 변동 검출 회로(26)에 의해, 더욱 확실히 오검출·오해제 펄스 출력을 방지하는 것이 가능하다.

또한, 본 발명의 자기 센서 회로의 설명에 있어서는, 구체적인 회로예를 나타내 설명했는데, 반드시 이 구성이나 스위치 제어 타이밍에 제한되는 것은 아니다. 청구항을 일탈하지 않는 범위에서 다양한 변경이 가능하다.

예를 들어, 전압 레귤레이터(40)는, 오차 증폭기는 다단 증폭기여도, 내부 전원 전압 구동용 드라이버는 PMOS 드라이버여도 된다.

또, 증폭기(12)는, 양측의 출력 단자로부터 증폭 출력이 얻어지는 인스트루먼테이션 앰프로서 구성해도 된다.

또, 비교 회로(14)는, 샘플링 기간과 비교 기간의 반복에 의해 오프셋 캔슬을 행하는 신호 처리 시퀀스에 적절한 구성이면, 이 구성에 한정되는 것은 아니다.

또, 전원 변동 검출 회로(25) 및 내부 전원 변동 검출 회로(26)에 대해 일 구성예를 나타냈는데, 같은 검출 동작을 행하는 다른 회로 구성으로 해도 된다.

12: 증폭 회로 14: 비교 회로
23: 자전 변환 소자 25: 전원 변동 검출 회로
26: 내부 전원 변동 검출 회로 27: 래치 회로
30: 발진 회로 40: 전압 레귤레이터

Claims

자전(磁電) 변환 소자와,
상기 자전 변환 소자의 전류 공급 단자쌍 및 전압 출력 단자쌍을 전환하기 위한 스위치군과,
상기 스위치군을 통해 얻어지는 상기 자전 변환 소자가 출력하는 전압을 증폭하는 증폭 회로와,
상기 증폭 회로의 출력 전압을 유지하여 오프셋 캔슬 동작을 행하기 위한 적어도 하나의 샘플링 용량 소자와,
제어 클록 신호를 생성하는 발진 회로와,
소정의 인가 자속 밀도에 따른 자기 판정에 이용되는 기준 전압을 생성하기 위한 기준 전압 회로와,
상기 샘플링 용량 소자에 유지된 오프셋 캔슬 후의 인가 자속 밀도에 비례한 전압과 상기 기준 전압 회로에서 생성된 상기 기준 전압의 대소 관계를 비교 판정하기 위한 비교 회로와,
상기 비교 회로의 출력 신호를 상기 제어 클록 신호에 의거하여 유지하기 위한 래치 회로와,
상기 래치 회로의 출력 논리에 의거하여 자기 센서 회로의 출력 신호를 외부로 출력하기 위한 출력 단자와,
전원 전압의 변동량이 소정량을 초과한 것을 검출하여, 검출 신호를 출력하는 전원 변동 검출 회로를 구비하고,
상기 발진 회로는, 상기 전원 변동 검출 회로가 출력하는 상기 검출 신호에 의해 발진 동작을 소정 기간 정지하여, 상기 제어 클록 신호의 출력 전압을 소정 시간 유지함으로써, 상기 래치 회로의 출력 논리를 고정하는 것을 특징으로 하는 자기 센서 회로.
자전 변환 소자와,
상기 자전 변환 소자의 전류 공급 단자쌍 및 전압 출력 단자쌍을 전환하기 위한 스위치군과,
상기 스위치군을 통해 얻어지는 상기 자전 변환 소자가 출력하는 전압을 증폭하는 증폭 회로와,
상기 증폭 회로의 출력 전압을 유지하여 오프셋 캔슬 동작을 행하기 위한 적어도 하나의 샘플링 용량 소자와,
제어 클록 신호를 생성하는 발진 회로와,
소정의 인가 자속 밀도에 따른 자기 판정에 이용되는 기준 전압을 생성하기 위한 기준 전압 회로와,
상기 샘플링 용량 소자에 유지된 오프셋 캔슬 후의 인가 자속 밀도에 비례한 전압과 상기 기준 전압 회로에서 생성된 상기 기준 전압의 대소 관계를 비교 판정하기 위한 비교 회로와,
상기 비교 회로의 출력 신호를 상기 제어 클록 신호에 의거하여 유지하기 위한 래치 회로와,
상기 래치 회로의 출력 논리에 의거하여 자기 센서 회로의 출력 신호를 외부로 출력하기 위한 출력 단자와,
내부 전원 전압을 공급하는 전압 레귤레이터와,
상기 내부 전원 전압의 변동량이 소정량을 초과한 것을 검출하여, 검출 신호를 출력하는 내부 전원 변동 검출 회로를 구비하고,
상기 발진 회로는, 상기 내부 전원 변동 검출 회로가 출력하는 상기 검출 신호에 의해 발진 동작을 소정 기간 정지하여, 상기 제어 클록 신호의 출력 전압을 소정 시간 유지함으로써, 상기 래치 회로의 출력 논리를 고정하는 것을 특징으로 하는 자기 센서 회로.