JP5685102B2 - チャージアンプ - Google Patents
チャージアンプ Download PDFInfo
- Publication number
- JP5685102B2 JP5685102B2 JP2011026594A JP2011026594A JP5685102B2 JP 5685102 B2 JP5685102 B2 JP 5685102B2 JP 2011026594 A JP2011026594 A JP 2011026594A JP 2011026594 A JP2011026594 A JP 2011026594A JP 5685102 B2 JP5685102 B2 JP 5685102B2
- Authority
- JP
- Japan
- Prior art keywords
- charge
- relay
- amplifier
- charge amplifier
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 64
- 238000005259 measurement Methods 0.000 claims description 17
- 230000010354 integration Effects 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 10
- 238000009413 insulation Methods 0.000 claims description 7
- 238000011156 evaluation Methods 0.000 claims description 6
- 238000007599 discharging Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 description 18
- 238000012937 correction Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 239000003985 ceramic capacitor Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 208000028659 discharge Diseases 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Description
そのままの状態で測定を開始すると、この「ドリフト」が測定の誤差となってしまう。
このため測定開始前に、スイッチ8を閉じて積分コンデンサの両端を短絡し、充電された「ドリフト」分の電荷をゼロにリセットする、いわゆるオフセット分を除去するリセット回路、ないし、ディスチャージ手段が必要となる。
その上で、スイッチ8を開き、測定を開始することとなる。
圧電型センサ、特に水晶等の単結晶を用いた圧電型フォースセンサからの出力を計測動作中、オフセット除去を目的とした「リセット」用のスイッチ8が用いられている。増幅器(オペアンプ3)の出力電圧が加わると、このスイッチ8についても端子間の抵抗が低いと接点間に電流が流れ、その結果オペアンプ3の入力に流れ込んで出力に影響を与え、測定の誤差になる。また、圧電型センサからの信号測定を定期的に繰り返したり、ある特定のタイミングで自動的に測定したりする場合、「ドリフト」をリセットするスイッチ8の動作指令が必要で、通常は装置外部から電気的に制御することが必要になる。
また、電磁式リレー以外に外部から電気的制御が可能なスイッチには、半導体式アナログスイッチがある。半導体式アナログスイッチは、半導体の導通状態の変化によって機械的なスイッチと同じ機能を果たすものである。
電磁式リレーあるいは半導体式アナログスイッチで、耐久性に優れ、漏れ電流の少ないチャージアンプのリセット回路を得ることは困難である。
特許文献1によれば、センサなどが出力するアナログ信号を処理するスイッチト・キャパシタ回路、およびそれを搭載した信号処理回路に関するものである。アナログスイッチに発生する熱雑音を低減するための手段であり、同文献の図3の回路では、従来の回路と比較して容量の数を低減し、容量に電圧をサンプルする回数を低減することにより、アナログスイッチの抵抗成分と容量から発生する熱ノイズを低減しているものである。したがって、アナログスイッチの漏れ電流によるドリフトを減少させる考案ではない。
このように、同文献2は、電荷リセット用スイッチ4に印加される電荷リセット信号と、電荷リセット用スイッチ4の寄生容量によって発生する電圧によって電荷が蓄積するチャージインジェクション現象を抑制することを目的としている。このため、補正用スイッチと補正用コンデンサを設け、補正用スイッチの寄生容量によって発生した電圧が、補正用コンデンサによって位相反転させ、これをチャージアンプの入力に加えることで、チャージアンプのチャージインジェクション現象を補正している。電荷リセット用スイッチの端子間の漏れ電流によるドリフトを減少させる考案ではない。
しかしながら、電荷リセット用スイッチの漏れ電流によるドリフトを低減するための考案ではない。
この同文献4は、リセットスイッチの漏れ電流の影響を低減するための、逆方向に並列接続したダイオードペア回路の追加を考案としている。
例えば、特許文献1では、オペアンプに付設する回路手段との間での課題解決であり、ディスチャージする手段としての解決策は与えられていない課題があった。
特許文献1は、アナログスイッチおよび積分コンデンサにより発生する熱雑音を低減するための手段であり、リセット回路の漏れ電流によるドリフトを低減する方策ではない。
特許文献2では、チャージ用コンデンサに電荷が蓄積することを確実に抑制する方法を提供するだけで、ディスチャージする手段としては信頼性において課題が残る。
特許文献2は、リセットスイッチの寄生容量とリセット信号によって発生する電圧を低減する手段であり、やはりリセットスイッチの漏れ電流によるドリフトを低減する手段ではない。
積分コンデンサに並列に接続したMOS抵抗によるフィードバック回路を持つチャージアンプにおいて、リセットスイッチを追加して、電源立ち上がり時のチャージアンプの安定化までの時間を短縮する考案であり、リセットスイッチの漏れ電流によるドリフトを低減する方策ではない。
さらに、前記オペアンプ2の出力電圧が1V、前記オペアンプ2への入力バイアス電流が0.1pA、前記積分コンデンサ7の絶縁抵抗が1,000MΩ以上及びリレーの接点間絶縁抵抗が1000MΩ以上とし、前記オペアンプ2への前記入力バイアス電流をドリフト値評価方法で比較した結果、時間当たりの前記オペアンプ2の出力換算値で、前記オペアンプ2の前記入力バイアス電流(A)と前記積分コンデンサ7を通り前記オペアンプ2への入力バイアス電流(B)が1pA、前記リレーの接点間を通り前記オペアンプ2の前記入力バイアス電流(C)の合計値(D)が1.1pA以下であることを特徴とする前記請求項記載の圧電型センサの電荷信号を電圧信号に変換するチャージアンプにより効果的に提供される。
この結果、前記した半導体リレーの特徴を生かすこととともに本発明の回路構成を選択することで極めて効果的なチャージアンプを提供できる。
チャージアンプ1の入力端子12より入力された電荷信号はオペアンプ2の反転入力端3とチャージアンプ出力端子6間に接続された積分コンデンサ7に充電される。電荷信号は積分コンデンサによる商値により求められた電圧値として出力される。すなわち、電荷Q及び積分コンデンサ値CからV=Q/Cとして算出された電圧値はチャージアンプ出力端子6から出力される。
スイッチ[S1]、スイッチ[S2]、スイッチ[S3]等のスイッチ手段としては、フォトMOSリレー18、19、20によった。実施例では、フォトMOSリレーとして、パナソニック製AQS225R2Sを使用した。リレー18は発光ダイオード25、リレー19は発光ダイオード24、リレー20は発光ダイオード21により制御される。
他方ダイオード21の順方向側は抵抗22と直列に前記5ボルト電源部29に接続した。ダイオード21の逆方向側はリセット入力側27のNOTゲート[D2]出力端に接続した。NOTゲート[D2]入力端はNOTゲート[D1]の出力端に接続した。
なお、本発明では、NOTゲート入力端電圧として0.8V以下の入力は論理値0[LOW]とし、3.5V以上で論理値1[HIGH]出力として、実際にはゼロ(0V)をLOW、5VをHIGHとして記載した。ただし、この数値に限定されない。将来的により両電圧の差異(禁止領域)が変動する動作が可能なこととなればそれに応じてLOW、HIGHの電圧値を選定できることはいうまでもない。
このように禁止領域をもつのは雑音のためだけでなく、一つの論理回路の出力に複数の論理回路の接続もあり、電圧降下しても論理が正常に働くことを前提としたことはいうまでもない。しかしながら、ファンアウト数にも限界が無いわけでなく、本発明の目的に沿ったNOTゲート[D1]27、NOTゲート[D2]26数を使用することが必須である。
a.実施例1の回路動作[図1参照]
(1)チャージアンプ使用開始前の状態
積分コンデンサ7の両端と直列に接続されたスイッチ8、9は並列接続されている。他方スイッチ10は接地点11に接続され、他端はスイッチ8、9の接続端につながれている。
(2)チャージアンプのリセット時
スイッチ8、9は閉じられ、積分コンデンサ7にチャージ(充電)した電荷を放電してチャージアンプはリセットされる。このとき、スイッチ10は使用開始前の状態のまま、すなわち、開いている。
スイッチ8、9は図示しない制御手段で開いた状態とし、積分コンデンサ7に電荷がチャージされる。このとき、スイッチ10は図示しない制御手段で閉じられており、スイッチ8、9が開いた状態で、積分コンデンサ7はチャージがされていく。
(1)チャージアンプ使用開始前の状態
積分コンデンサ7の両端と直列に接続されたスイッチ[S1]18とスイッチ[S2]19は並列接続されている。
スイッチ[S3]20はスイッチ[S1]18とスイッチ[S2]19の中間点に接続され、他端は接地11されている。この3つのスイッチはフォトMOSリレー18、19、20により、それぞれ発光ダイオード24、26及び21により開閉制御される。
チャージアンプは図示しない装置電源を入力しリセットを開始する。
まず、リセット入力端子28からNOTゲート[D1]27入力端をHIGH(電圧5V)とする。このとき、NOTゲート[D1]27出力端はLOWとなり、それに接続されたダイオード25、それと直列接続のダイオード24の逆方向側もLOWとなる。他方、ダイオード25、ダイオード24の順方向側は抵抗23と直列に5ボルト電源部29に接続されているため、ダイオード25、ダイオード24に電流が流れる。このとき、ダイオード25、ダイオード24は動作LED電流を超えるとフォトMOSリレー18、19はONとなり、スイッチ[S1]18、スイッチ[S2]19は閉となる。これにより、積分コンデンサ7にチャージ(充電)した電荷を放電してリセットされる。
スイッチ[S1]18とスイッチ[S2]19は開いた状態にし、スイッチ[S3]20は閉じた状態にしてチャージアンプ動作状態に入り積分コンデンサ7にはチャージがされていく。
a.スイッチ[S1]18とスイッチ[S2]19を開くための処理
まず、リセット入力28への電圧をLOWとする(電圧0V)ことで、NOTゲート27入力端はLOW、出力端がHIGHとなる。ダイオード24、25の逆方向側もHIGHとなる。この結果、ダイオード24、25は動作LED電流を超えず、発光ダイオードは点灯しない。スイッチ[S1]18とスイッチ[S2]19は開いた状態となり、積分コンデンサ7にはチャージがされていく。
積分コンデンサ7には並列にスイッチ13が接続されている。また、オペアンプ2の入力端3と出力端子6間に積分コンデンサ7と前記スイッチ13が並列接続されている。
(1)チャージアンプ使用開始前の状態
積分コンデンサ7の両端はフォトMOSリレーからなるスイッチ13と並列接続されている。このスイッチ13は発光ダイオード15により開閉制御される。
チャージアンプは図示しない装置電源を入力しリセットを開始する。
まず、リセット入力端子17からNOTゲート16入力端をHIGH(電圧5V)する。このとき、NOTゲート16出力端はLOWとなり、それと直列接続のダイオード15の逆方向側もLOWとなる。他方、ダイオード15の順方向側は抵抗14と直列に5ボルト電源部29に接続されているため、ダイオード15に電流が流れる。このとき、ダイオード15は動作LED電流を超えるとフォトMOSリレー13はONとなり、スイッチ13は閉となる。これにより、積分コンデンサ7にチャージ(充電)した電荷を放電してリセットされる。
スイッチ13は開いた状態にしてチャージアンプ動作状態に入り積分コンデンサ7にはチャージがされていく。
スイッチ13を開くための処理としては、まず、リセット入力17への電圧をLOWとする(電圧0V)ことで、NOTゲート16入力端はLOW、出力端がHIGHとなる。ダイオード15の逆方向側もHIGHとなる。この結果、ダイオード15は動作LED電流を超えず、発光ダイオードは点灯しない。スイッチ13は開いた状態となり、積分コンデンサ7にはチャージがされていく。
(5)この結果、チャージアンプのリセット回路に、漏れ電流の多い半導体式アナログスイッチは使用しにくいことが後述する比較実験で確かめられた。
条件は次によった。
オペアンプ2の出力電圧を1Vであったと仮定し、
a. オペアンプの入力バイアス電流が0.1pA(Type)
b. 積層セラミックコンデンサの絶縁抵抗が1,000MΩ以上
c. リレーの接点間絶縁抵抗:1,000MΩ以上(絶縁抵抗)(カタログ値より)
を条件にし、オペアンプへと流れ込む(流れ出る)電流で比較した。
A オペアンプの入力バイアス電流:pA(標準値)
B 積分コンデンサを通りオペアンプの−入力端に流れ込む電流 pA
C リレーの接点間を通りオペアンプの−入力端に流れ混む電流 pA
D A+B+C=合計D
E オペアンプの出力電圧(1V)の変動mV/sec
また、スイッチとして、電磁リレーと半導体リレー(PhotoMOSリレー)との間でも約2倍も半導体リレーが優位と判断できた。
この結果、前記した半導体リレーの特徴を生かすこととともに本発明の回路構成を選択することで極めて効果的なチャージアンプを提供できることが理解できよう。
図5で、横軸は時間、縦軸は荷重、チャージアンプ1の出力につきリセット回路の働きを図示したものである。
タイミングはT0からT4に至る動作として説明する。
[1]チャージアンプ回路1に電源を入れる。リセットしていない場合には、通常、積分コンデンサ7に充電された電荷が残り、図の中段に示したチャージアンプ出力はドリフト等の出力が残っている状態が表れている。
時間T1:チャージアンプのリセット時
[2]リセット入力[D1]27入力端に電圧5Vを印加する。(図5下段でD1入力端子28に電圧5Vを加えている様子がパルス電圧で表示されている。)
[3]同時にD1の出力端がLOWとなり、PhotoMOSリレースイッチ18、19の発光ダイオード24、25に動作LED電流を超え、スイッチ[S1]18とスイッチ[S2]19が閉になる。
[5]同時にNOTゲート[D2]26の出力端がHIGHとなり、PhotoMOSリレー20の発光ダイオード21には流れない。この結果、動作LED電流を超えず、スイッチ[S3]20は[開]のままで、積分コンデンサ7の放電には影響しない。
[6]リセット信号に示されているパルス幅間でリセット信号はLOW(入力の電圧をゼロ(0V)にする)となる。
[8]D2の出力はLOWとなり、PhotoMOSリレー20の発光ダイオード21に動作LED電流を超え、スイッチ[S3]20は閉となり、PhotoMOSリレー20の漏れ電流はスイッチ[S3]20を通り、接地点11へ流れて、チャージアンプ1の入力には影響しない。
[9]図示しない圧電型フォースセンサに荷重[N]が加わる。
[10]圧電型フォースセンサからの荷重[N]に相当する電荷信号がチャージアンプ1の入力端子[IN]12に入力され、チャージアンプ1の出力端子6に電圧が発生する。
図5の上段にチャージアンプ出力端子6からフォースセンサ出力値、「荷重」波形として示されている。チャージアンプ1の出力端子6からは汎用の測定器手段で荷重による出力電圧を観測できる。
[11]圧電型フォースセンサから荷重[N]を除去する。
[12]チャージアンプ1の出力端子6には、荷重[N]に相当する分の出力だけ元に戻るが、ドリフト分(図5中段のドリフトとして矢印幅に相当、圧電型フォースセンサから荷重を除去したときには、チャージアンプ1の出力として出力ゼロからのずれとして表示)が残っている。これがオフセット電圧にもなってしまう。
[12]再度リセット信号でNOTゲート[D1]27の入力端をHIGHとする(入力に5V電圧印加)
[13]NOTゲートD1の出力端はLOWとなり、PhotoMOSリレー18、19の発光ダイオード24、25の電流は動作LED電流を超え、スイッチ[S1]18とスイッチ[S2]19が閉となり、チャージアンプに残っていたドリフト分に相当する電荷がスイッチ[S1]18とスイッチ[S2]19を通して放電され、チャージアンプ1の出力がゼロ(0V)になる。
[14]他方、NOTゲートD2の出力はHIGHとなり、PhotoMOSリレー20の発光ダイオード21への電流は遮断され(動作LED電流を超えない)、スイッチ[S3]20は[開]となる。
[16]NOTゲートD1の出力端はHIGHとなり、PhotoMOSリレー18、19の発光ダイオード24、25の電流が遮断され(動作LED電流を超えない)、スイッチ[S1]18とスイッチ[S2]19は[開]となる。
[18]これにより、チャージアンプ1が動作可能状態と復帰する。このように、再リセット手段を用いることでオフセット電圧をゼロに戻すことが可能となる。
再リセットのタイミングとしては、再度のチャージアンプの使用開始時にあっては、図示しない使用開始時にリセット入力端子への入力(例えば+5V)プログラムを用意しておくことができる。
2 オペアンプ
3 オペアンプ−入力端
4 オペアンプ+入力端
5 接地点
6 チャージアンプ出力端子
7 積分コンデンサ
8 スイッチS1
9 スイッチS2
10 スイッチS3
11 接地点
12 チャージアンプ入力端子
13 フォトMOSリレー
14 抵抗
15 発光ダイオード
16 NOTゲート
17 リセット入力端子
18 フォトMOSリレー
19 フォトMOSリレー
20 フォトMOSリレー
21 発光ダイオード
22 抵抗
23 抵抗
24 発光ダイオード
25 発光ダイオード
26 NOTゲート
27 NOTゲート
28 リセット入力端子
29 5V電源部
Claims (6)
- チャージアンプ出力端子6とオペアンプ2の入力端3には積分コンデンサ7を接続、同時にフォトMOSリレー18とフォトMOSリレー19を直列接続、フォトMOSリレー20は前記リレー18と前記リレー19の接続点と接地点間に接続、前記リレー18は発光ダイオード25、前記リレー19は発光ダイオード24、前記リレー20は発光ダイオード21をそれぞれの制御用に設置、前記ダイオード21はリセット入力端28からNOTゲート27を経てNOTゲート26出力端に接続、前記ダイオード25は前記ダイオード24と直列に接続し、前記ダイオード25はNOTゲート27の出力端に接続、前記ダイオード21及び前記ダイオード24はそれぞれ抵抗を介して電源部29に接続された圧電型センサの電荷信号を電圧信号に変換するチャージアンプ1において、前記チャージアンプ1の装置電源ON時、前記ダイオード25、24は動作LED電流を超えることで前記リレー18、前記リレー19を閉として前記出力端子6の電圧をゼロにすることで前記積分コンデンサ7の残存電荷をゼロ、かつ、NOTゲート26の出力端はHIGHとなり前記リレー20は開のままのリセット状態とする手段、前記リレー18、前記リレー19は前記ダイオード25、24の電流遮断により開となり測定可能状態とする手段、前記オペアンプ2の入力端12に荷重が付加され前記出力端子6で荷重出力を測定する手段、前記荷重を外した測定終了時は前記NOTゲート27の出力端をLOWにし前記リレー18と前記リレー19を閉とすることでドリフト分に相当する電荷を放電処理する再リセット手段とを備えたことを特徴とする圧電型センサの電荷信号を電圧信号に変換するチャージアンプ
- 前記圧電型センサの電荷信号を電圧信号に変換するチャージアンプのタイムチャートにおいて、前記チャージアンプ1の使用開始前(T0)は前記チャージアンプ1の出力で前記積分コンデンサ7の残存電荷が存在している状態、前記チャージアンプ1の電源ON時(T1)は前記リセットで前記チャージアンプ1の出力で残存電荷がゼロとなる状態、荷重出力の測定時(T2)は荷重に応じたチャージアンプ1による出力表示状態、荷重測定終了時(T3)はチャージアンプ1によるドリフト出力表示状態、再リセット時(T4)はチャージアンプ1によるドリフト出力がゼロとなる前記タイムチャートに沿った測定可能なことを特徴とする請求項1記載の圧電型センサの電荷信号を電圧信号に変換するチャージアンプ。
- 前記オペアンプ2の出力電圧が1V、前記オペアンプ2への入力バイアス電流が0.1pA、前記積分コンデンサ7の絶縁抵抗が1,000MΩ以上及びリレーの接点間絶縁抵抗が1000MΩ以上とし、前記オペアンプ2への前記入力バイアス電流をドリフト値評価方法で比較した結果、時間当たりの前記オペアンプ2の出力換算値で、前記オペアンプ2の前記入力バイアス電流(A)と前記積分コンデンサ7を通り前記オペアンプ2への入力バイアス電流(B)が1pA、前記リレーの接点間を通り前記オペアンプ2の前記入力バイアス電流(C)の合計値(D)が1.1pA以下であることを特徴とする請求項1又は2記載の圧電型センサの電荷信号を電圧信号に変換するチャージアンプ。
- 前記ドリフト値評価方法で比較した結果、時間当たりの前記オペアンプ2の出力換算値で、前記オペアンプ2の前記入力バイアス電流(A)が0.1pA、前記積分コンデンサ7を通り前記オペアンプ2の入力バイアス電流(B)が1pA、前記リレーの接点間を通り前記オペアンプ2の前記入力バイアス電流(C)が0pAであることを特徴とする請求項1又は3記載の圧電型センサの電荷信号を電圧信号に変換するチャージアンプ。
- 前記ドリフト値評価方法で比較した結果、前記オペアンプ2の出力電圧の変動(E)が1V当たり、1.1mV/secの時間変動であることを特徴とする請求項1又は4記載の圧電型センサの電荷信号を電圧信号に変換するチャージアンプ。
- 前記荷重測定終了後の前記チャージアンプ1の使用再開時に前記リセット入力端子へのプラス電圧入力用電源投入プログラムによる再リセット手段を備えたことを特徴とする請求項1ないし5のいずれか記載の圧電型センサの電荷信号を電圧信号に変換するチャージアンプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011026594A JP5685102B2 (ja) | 2011-02-09 | 2011-02-09 | チャージアンプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011026594A JP5685102B2 (ja) | 2011-02-09 | 2011-02-09 | チャージアンプ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012169712A JP2012169712A (ja) | 2012-09-06 |
JP5685102B2 true JP5685102B2 (ja) | 2015-03-18 |
Family
ID=46973466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011026594A Active JP5685102B2 (ja) | 2011-02-09 | 2011-02-09 | チャージアンプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5685102B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3758223A1 (en) * | 2019-06-25 | 2020-12-30 | Oxford Instruments Technologies Oy | A preamplifier circuit |
CN112311376A (zh) * | 2019-07-26 | 2021-02-02 | 华为机器有限公司 | 一种电荷检测电路、压力的检测方法及终端设备 |
JP2021143934A (ja) * | 2020-03-12 | 2021-09-24 | セイコーエプソン株式会社 | チャージアンプ、力センサー及びロボット |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH682276A5 (ja) * | 1991-04-02 | 1993-08-13 | Kk Holding Ag | |
JP2002228454A (ja) * | 2001-02-02 | 2002-08-14 | Taiko Device:Kk | センサ出力増幅回路 |
JP2005159511A (ja) * | 2003-11-21 | 2005-06-16 | Mitsubishi Electric Corp | 増幅回路 |
JP2006074212A (ja) * | 2004-08-31 | 2006-03-16 | Toshiba Corp | 半導体装置 |
-
2011
- 2011-02-09 JP JP2011026594A patent/JP5685102B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012169712A (ja) | 2012-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5517777B2 (ja) | ブリッジ回路の断線検出回路および断線検出手段を有するシステム | |
US7911185B2 (en) | Battery voltage detection circuit | |
US9658270B2 (en) | Inspection method of sensor device and sensor device | |
US9638761B2 (en) | Magnetic sensor circuit with power supply fluctuation detection | |
JP5685102B2 (ja) | チャージアンプ | |
JP5535766B2 (ja) | タイマー回路 | |
US9461635B2 (en) | Signal processing circuit | |
US7863908B2 (en) | Current measurement based on a charge in a capacitor | |
TWI550379B (zh) | 漣波控制切換式穩壓器以及漣波控制切換式穩壓方法 | |
US20160261253A1 (en) | Comparison circuit and sensor device | |
US8552753B2 (en) | Circuits and methods for sensing resistance | |
US9768758B2 (en) | Comparison circuit | |
US20090295369A1 (en) | Current sensing circuit | |
JP6241989B2 (ja) | オフセットキャンセル回路及びこの回路を用いた信号検出回路 | |
JP2009229165A (ja) | クーロンカウンタ、その内部電源制御方法 | |
US11979120B2 (en) | Amplifier circuitry and current sensor having the same | |
JP5558251B2 (ja) | 積分回路および電圧検出装置 | |
CN108777150B (zh) | 感测电路 | |
US10715114B1 (en) | Filter and operating method thereof | |
JP2013191988A (ja) | 積分回路及びad変換回路 | |
JPH06258382A (ja) | 電圧印加電流測定回路 | |
JP2009222628A (ja) | クーロンカウンタ、その内部電源生成方法及びそれに適用される内部電源制御方法 | |
JP2012169850A (ja) | チョッパ型コンパレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131011 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140609 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150116 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5685102 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |