JP2021143934A - チャージアンプ、力センサー及びロボット - Google Patents

Abstract

【課題】積分回路のドリフトによる影響を低減できるチャージアンプを提供する。【解決手段】チャージアンプは、電荷信号が伝搬される入力ラインと、入力ラインに接続される入力端子と電圧信号を出力する出力端子とを有する積分回路と、入力端子及び出力端子の間を閉じることにより電圧信号をリセットするリセットスイッチと、入力ラインの電位と異なる第１電位を有する第１ノードから入力ラインまでの間に、順に直列接続された第１抵抗回路及び第１スイッチを有するリーク電流補正回路と、電圧信号に基づいて、積分回路に流れるリーク電流の少なくとも一部を相殺するように第１スイッチを制御する制御回路とを備える。【選択図】図５

Description

本発明は、チャージアンプ、力センサー及びロボットに関する。

従来、特許文献１に示すように、入力ラインに逆バイアスでダイオードを設けることで、電界効果トランジスター（ＦＥＴ）及びコンデンサーに生じる漏れ電流を、ダイオードの漏れ電流で相殺するチャージアンプが知られている。

特開平１１−１４８８７８号公報

特許文献１において、ＦＥＴの漏れ電流は、ＦＥＴのソース・ドレイン間の電位差で変化する。したがって、積分回路の入出力信号の変化によりＦＥＴの漏れ電流が変化し、出力信号特性に影響を与える可能性がある。

一態様は、電荷信号を電圧信号に変換するチャージアンプであって、前記電荷信号が伝搬される入力ラインと、前記入力ラインに接続される入力端子と前記電圧信号を出力する出力端子とを有する積分回路と、前記入力端子及び前記出力端子の間を閉じることにより前記電圧信号をリセットするリセットスイッチと、前記入力ラインの電位と異なる第１電位を有する第１ノードから前記入力ラインまでの間に、順に直列接続された第１抵抗回路及び第１スイッチを有するリーク電流補正回路と、前記電圧信号に基づいて、前記積分回路に流れるリーク電流の少なくとも一部を相殺するように前記第１スイッチを制御する制御回路と、を備えるチャージアンプである。

他の一態様は、前記チャージアンプと、外力を検出し、前記外力に応じた前記電荷信号を出力する力検出素子とを備える力センサーである。

他の一態様は、前記力センサーを備えるロボットである。

第１実施形態の力センサーの構成を示す平面図。 図１に示す力センサーのＡ−Ａ線における断面図。 図１及び図２に示す力センサーが備える力検出モジュールの断面図。 図１及び図２に示す力センサーが備える力検出素子の平面図。 Ｑ−Ｖ変換回路の構成の一例を示すブロック図。 記憶回路に書き込む制御値を決定するための手順を示すフローチャート。 第１実施形態の変形例のＱ−Ｖ変換回路の構成の一例を示すブロック図。 第１実施形態の他の変形例のＱ−Ｖ変換回路の構成の一例を示すブロック図。 第２実施形態のＱ−Ｖ変換回路の構成の一例を示すブロック図。 第３実施形態の力センサーの構成を示す平面図。 図１０に示す力センサーのＡ−Ａ線における断面図。 Ｑ−Ｖ変換回路の構成の一例を示すブロック図。 リーク電流補正回路の温度特性を示すグラフ。 ロボットの一例を示す斜視図。

以下、本発明の好適な実施形態について図面を用いて説明する。用いる図面は説明の便宜上のものである。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。なお、本実施形態では、電荷信号を電圧信号に変換するチャージアンプ（Ｑ−Ｖ変換回路）を備えた力センサー、及び当該力センサーを備えたロボットを例に説明を行う。

１．力センサー
１．１ 第１実施形態
［力センサーの構成］
まず、図１〜図４を用いて第１実施形態における力センサー１の構成について説明する。図１は、第１実施形態の力センサー１の構成を示す平面図である。図２は、図１に示す力センサー１のＡ−Ａ線における断面図である。図３は、図１及び図２に示す力センサー１が備える力検出モジュール４１の断面図である。図４は、図１及び図２に示す力センサー１が備える力検出素子５の平面図である。なお、図１、図３、及び図４のそれぞれには、互いに直交する３つの軸としてｘ軸、ｙ軸、及びｚ軸を図示している。そして、以下の説明において、各軸に示す矢印の先端側を「＋」、基端側を「−」と称する場合がある。また、ｘ軸に平行な方向を「ｘ軸方向」、ｙ軸に平行な方向を「ｙ軸方向」、ｚ軸に平行な方向を「ｚ軸方向」と称する場合がある。さらに、＋ｚ軸方向側を「上」、−ｚ軸方向側を「下」と称し、ｚ軸方向から見たものを「平面視」と称する場合がある。

図１に示す力センサー１は、加えられた外力に対応する６軸成分の信号を出力する６軸力覚センサーである。ここで、６軸成分とは、ｘ軸、ｙ軸、及びｚ軸の３軸方向における並進力成分と、ｘ軸、ｙ軸、及びｚ軸の３軸の軸まわりの回転力成分と、を含む。

図２に示すように、力センサー１は、第１基部２、第１基部２に対して間隔をあけて位置する第２基部３、第１基部２と第２基部３との間に設けられているセンサーデバイス４、アナログ回路基板７、デジタル回路基板８、及び第１基部２と第２基部３とを互いに固定している与圧ボルト６を備えている。なお、以下の説明において、力センサー１は、４つのセンサーデバイス４と、４つの与圧ボルト６とを備えるとして説明を行うが、力センサー１が備えるセンサーデバイス４、及び与圧ボルト６の数は４つに限られるものではない。

このような力センサー１では、加えられた外力を各センサーデバイス４が検出し、検出した外力に応じた信号をアナログ回路基板７及びデジタル回路基板８で処理することにより、力センサー１に加えられた外力に対応する６軸成分の信号を出力する。

第１基部２は、平面視における外形が円形の略板状の部材である。なお、第１基部２の外形は、円形に限らず、四角形、五角形等の多角形、楕円形等であってもよい。図１及び図２に示すように、第１基部２の第２基部３側の面には、軸線ｚ１から離れた位置に複数の凸部２１が設けられている。複数の凸部２１は、軸線ｚ１を中心とする同一円周上に沿って互いに等間隔に並んで位置している。また、各凸部２１の端面である頂面２１１は、平面視における外形が四角形の平面である。なお、頂面２１１の形状は、四角形に限定されず、例えば、五角形、六角形等の多角形、円形、楕円形等であってもよい。また、第１基部２には、軸線ｚ１から離れた位置に、与圧ボルト６に螺合している複数の雌ネジ２２が設けられている。この複数の雌ネジ２２は、軸線ｚ１を中心とする同一円周上に沿って互いに等間隔に並んで位置している。

このような第１基部２の構成材料としては、例えば、ステンレス等の金属材料や、セラミックス等が用いられる。なお、図２では、凸部２１は、第１基部２と一体に形成されているが、凸部２１は、第１基部２と別部材で形成されていてもよい。この場合、凸部２１と第１基部２とは、互いに同じ材料で構成されてもよく、異なる材料で構成されてもよい。

第２基部３は、平面視における外形が円形の略板状の部材である。なお、第２基部３の外形は、円形に限らず、四角形、五角形等の多角形、楕円形等であってもよい。第２基部３には、前述した第１基部２の複数の雌ネジ２２に対応し、軸線ｚ１から離れた位置に、与圧ボルト６が挿通している複数の貫通孔３２が設けられている。各貫通孔３２の上部には、与圧ボルト６の頭部６１と係合している段差部が形成されている。

このような第２基部３の構成材料としては、前述した第１基部２と同様に、例えば、ステンレス等の金属材料や、セラミックス等が用いられる。なお、第２基部３は、第１基部２と同じ材料で構成されてもよく、また、異なる材料で構成されてもよい。

図２に示すように、４つのセンサーデバイス４のそれぞれは、力検出モジュール４１と、力検出モジュール４１を収納するパッケージ４２と、を有する。

パッケージ４２は、力検出モジュール４１が設置されている設置面４２３を底面とする凹部を有する基部４２１と、基部４２１に接合されている蓋体４２２と、を有し、基部４２１の凹部が蓋体４２２により封止されている。これによりパッケージ４２は、力検出モジュール４１を保護する。

基部４２１は、前述した第１基部２の凸部２１の頂面２１１に設けられている。また、基部４２１の下面には、アナログ回路基板７と電気的に接続されている複数の端子４３が設けられている。複数の端子４３は、基部４２１を貫通する不図示の貫通電極を介して力検出モジュール４１と電気的に接続されている。このような基部４２１の構成材料としては、例えば、セラミックス等の絶縁性材料等が用いられる。

また、蓋体４２２は、蓋体４２２の基部４２１側の面が力検出モジュール４１と接触し、基部４２１とは反対側の面が第２基部３と接触している略板状の部材である。このような蓋体４２２の構成材料としては、例えば、ステンレス鋼等の各種の金属材料等が用いられる。なお、基部４２１と蓋体４２２とは、互いに同じ材料で構成されてもよく、また、異なる材料で構成されてもよい。なお、図１に示すように力検出モジュール４１、及びパッケージ４２の平面視における形状は、四角形として例示しているが、力検出モジュール４１、及びパッケージ４２の平面視における形状は、例えば、五角形、六角形等の他の多角形、円形、楕円形等であってもよい。

力検出モジュール４１は、力検出モジュール４１に加えられた外力に応じたｘ軸方向の成分としての電荷Ｑｘ、ｙ軸方向の成分としての電荷Ｑｙ、及びｚ軸方向の成分としての電荷Ｑｚを出力する。具体的には、図３に示すように、力検出モジュール４１は、ｙ軸に平行な外力に応じた電荷Ｑｙを出力する力検出素子５ａと、ｚ軸に平行な外力に応じた電荷Ｑｚを出力する力検出素子５ｂと、ｘ軸に平行な外力に応じた電荷Ｑｘを出力する力検出素子５ｃと、を有する。このような、力検出素子５ａ、力検出素子５ｂ、力検出素子５ｃは、力検出モジュール４１において、力検出素子５ａ、力検出素子５ｂ、力検出素子５ｃの順に積層されている。

また、力検出モジュール４１において、力検出素子５ａと力検出素子５ｂとの間、及び力検出素子５ｂと力検出素子５ｃとの間のそれぞれには、絶縁性の接着剤５６が介在している。この接着剤５６により、力検出素子５ａ，５ｂ，５ｃが接合されている。なお、以下の説明において、力検出素子５ａ，５ｂ，５ｃのそれぞれを区別する必要が無い場合、単に力検出素子５と称する場合がある。

力検出素子５は、２つの電極５１、圧電体５２、２つの電極５３、圧電体５４、及び２つの電極５５を有する。そして、力検出素子５において、２つの電極５１、圧電体５２、２つの電極５３、圧電体５４、及び２つの電極５５は、２つの電極５１、圧電体５２、２つの電極５３、圧電体５４、２つの電極５５の順に積層されている。

圧電体５２，５４は、それぞれ、板状、又はシート状であって、例えば水晶で構成されている。ここで、圧電体５２，５４を構成する水晶の結晶軸であるＸ軸（電気軸）の方向は、力検出素子５ａ，５ｂ，５ｃ毎に互いに異なるように設けられる。なお、図３には、力検出素子５ａ，５ｂ，５ｃのそれぞれにおけるＸ軸の方向を矢印で示している。

具体的には、図３に示すように力検出素子５ａが有する圧電体５２である圧電体５２ａのＸ軸は、ｙ軸方向に−ｙ側から＋ｙ側を向き、力検出素子５ａが有する圧電体５４である圧電体５４ａのＸ軸は、ｙ軸方向に＋ｙ側から−ｙ側を向いている。また、力検出素子５ｂが有する圧電体５２である圧電体５２ｂのＸ軸は、ｚ軸方向に−ｚ側から＋ｚ側を向き、力検出素子５ｂが有する圧電体５４である圧電体５４ｂのＸ軸は、ｚ軸方向に＋ｚ側から−ｚ側を向いている。また、力検出素子５ｃが有する圧電体５２である圧電体５２ｃのＸ軸は、ｘ軸方向に−ｘ側から＋ｘ側を向き、力検出素子５ｃが有する圧電体５４である圧電体５４ｃのＸ軸は、ｘ軸方向に＋ｘ側から−ｘ側を向いている。

以上のような圧電体５２ａ，５４ａ，５２ｃ，５４ｃのそれぞれは、それぞれＹカット水晶板で構成され、圧電体５２ａ，５２ｃ，５４ａ，５４ｃのそれぞれのＸ軸の向きは、圧電体５２ａ，５２ｃ，５４ａ，５４ｃの順に９０°ずつ異なるように位置している。また、圧電体５２ｂ，５４ｂは、それぞれＸカット水晶板で構成され、Ｘ軸の向きが互いに１８０°異なるように位置している。

２つの電極５１，５３，５５のそれぞれは、ｙ軸方向に並んで設けられている。そして、ｙ軸方向での一方側にある電極５１，５３，５５が、ｚ軸方向において、互いに重なって位置し、ｙ軸方向での他方側にある電極５１，５３，５５が、ｚ軸方向において、互いに重なって位置している。なお、電極５１，５３，５５のそれぞれが並んで設けられているｙ軸方向の一方側が図４における左側に相当し、ｙ軸方向の他方側が図４における右側に相当するとして以下の説明を行う。

そして、図４に示すように、ｙ軸方向の一方側にある電極５１，５３と、当該電極５１，５３の間にある圧電体５２とで圧電素子５０ａが構成され、ｙ軸方向での他方側にある電極５１，５３と、当該電極５１，５３の間にある圧電体５２とで圧電素子５０ｂが構成されている。同様に、ｙ軸方向の一方側にある電極５３，５５と、当該電極５３，５５の間にある圧電体５４とで圧電素子５０ｃが構成され、ｙ軸方向の他方側にある電極５３，５５と、当該電極５３，５５の間にある圧電体５４とで圧電素子５０ｄが構成されている。なお、以下の説明において、圧電素子５０ａ，５０ｂ，５０ｃ，５０ｄのそれぞれを区別する必要が無い場合、単に圧電素子５０と称する場合がある。

以上のように、力検出素子５は、圧電素子５０ａ，５０ｂ，５０ｃ，５０ｄを含み、圧電素子５０ａ，５０ｂは、同一平面おいて、ｙ軸方向に沿って並んで位置し、圧電素子５０ｃ，５０ｄは、同一平面おいて、ｙ軸方向に沿って並んで位置している。換言すれば、圧電素子５０ａ，５０ｂは、平面視で、互いに重ならないように位置し、圧電素子５０ｃ，５０ｄは、平面視で、互いに重ならないように位置している。

また、２つの電極５１のうちｙ軸方向の他方側にある電極５１と、２つの電極５３のうちｙ軸方向の一方側にある電極５３とは、配線５７を介して電気的に接続されている。これにより、圧電素子５０ａと圧電素子５０ｂとが電気的に直列に接続されている。同様に、２つの電極５３のうちｙ軸方向の一方側にある電極５３と、２つの電極５５のうちｙ軸方向の他方側にある電極５５とは、配線５８を介して電気的に接続されている。これにより、圧電素子５０ｃと圧電素子５０ｄとが電気的に直列に接続されている。

このように、平面視で、互いに重ならないで位置している圧電素子５０ａ，５０ｂを電気的に直列に接続するとともに、平面視で互いに重ならないで配置されている圧電素子５０ｃ，５０ｄを電気的に直列に接続することにより、力検出素子５の増大、耐荷重の低下、及び応答性の低下をまねくことなく、Ｓ／Ｎ比を向上させることができる。

ここで、電極５１，５３，５５を構成する材料としては、それぞれ、電極として機能し得る材料であればよく、例えば、ニッケル、金、チタニウム、アルミニウム、銅、鉄、クロム、又はこれらを含む合金が挙げられ、これらのうちの１種、又は２種以上を組み合わせて用いられる。

以上のように力検出モジュール４１の構成について説明したが、力検出モジュール４１が有する力検出素子５の数、及び力検出素子５を構成する圧電素子５０の数は、前述した数に限定されない。ここで、力検出素子５、又は力検出素子５に含まれる圧電素子５０が検出素子の一例である。

図２に示すように、複数の与圧ボルト６は、センサーデバイス４に含まれる力検出素子５を挟んで与圧した状態で、第１基部２と第２基部３とを互いに固定している。図２に示すように、与圧ボルト６の一端部には頭部６１が設けられ、他端部には雄ネジ６２が設けられている。与圧ボルト６は、頭部６１が貫通孔３２の段差部に係合するとともに、第２基部３の貫通孔３２を挿通し、雄ネジ６２が雌ネジ２２に螺合している。このような与圧ボルト６により、第１基部２と第２基部３とが固定されることで、凸部２１の頂面２１１と下面３１との間で、力検出モジュール４１が与圧される。また、与圧ボルト６の締結力を適宜調整することにより、力検出モジュール４１に対して、所定の大きさのｚ軸方向の圧力を与圧として加えることができる。このような各与圧ボルト６の構成材料としては、例えば、各種金属材料等が用いられる。なお、与圧ボルト６が設けられる位置は、図１に示す位置に限られない。

アナログ回路基板７は、第１基部２と第２基部３との間に位置している。アナログ回路基板７には、凸部２１が挿通されている貫通孔９１と、与圧ボルト６が挿通されている貫通孔９２と、が形成されている。このようなアナログ回路基板７は、センサーデバイス４に対して端子４３を介して接続され、第１基部２に固定され支持されている。以上のようにアナログ回路基板７を位置することで、センサーデバイス４とアナログ回路基板７とを電気的に接続する配線の長さを短くすることが可能となる。

また、アナログ回路基板７は、センサーデバイス４が有する複数の端子４３と電気的に接続されている。そして、力検出モジュール４１は、アナログ回路基板７に対して、複数の端子４３を介して、電荷Ｑｘ，Ｑｙ，Ｑｚを出力する。アナログ回路基板７に入力された電荷Ｑｘ，Ｑｙ，Ｑｚは、アナログ回路基板７に設けられた図５に示すＱ−Ｖ変換回路７０において、電圧Ｖｘ，Ｖｙ，Ｖｚに変換された後、出力される。ここで、電荷Ｑｘ，Ｑｙ，Ｑｚを、電圧Ｖｘ，Ｖｙ，Ｖｚに変換し出力するＱ−Ｖ変換回路７０の詳細については後述する。

デジタル回路基板８は、前述した第１基部２と第２基部３との間であって、第１基部２とアナログ回路基板７との間に位置している。これにより、アナログ回路基板７とデジタル回路基板８とを電気的に接続する配線の長さを短くすることが可能となる。デジタル回路基板８には、アナログ回路基板７と同様に、各凸部２１が挿通されている貫通孔８１と、与圧ボルト６が挿通されている貫通孔８２と、が形成されている。このようなデジタル回路基板８は、第１基部２又は凸部２１と嵌合又は接合されることで第１基部２と固定され支持されている。

また、デジタル回路基板８は、アナログ回路基板７から出力された電圧Ｖｘ，Ｖｙ，Ｖｚに基づいて、外力を算出する不図示の外力検出回路を有する。この外力検出回路は、例えば、ＡＤコンバーターと、このＡＤコンバーターに接続されたＣＰＵ等の演算回路と、を含んで構成される。そして、デジタル回路基板８は、アナログ回路基板７から入力された電圧Ｖｘ，Ｖｙ，Ｖｚに基づいて、ｘ軸、ｙ軸、及びｚ軸の３軸方向における並進力成分と、ｘ軸、ｙ軸、及びｚ軸の３軸の軸まわりの回転力成分と、を含む６軸成分の信号を出力する。さらに、デジタル回路基板８は、アナログ回路基板７に対して、Ｑ−Ｖ変換回路７０をリセットするためのリセット信号ＲＳＴを出力する。

このようなアナログ回路基板７、及びデジタル回路基板８の構成材料としては、例えば、シリコン等が含まれている。

［力センサーの動作の概要］
以上のように構成された力センサー１では、センサーデバイス４から出力された電荷Ｑｘ，Ｑｙ，Ｑｚに基づいて、アナログ回路基板７、及びデジタル回路基板８において、ｘ軸、ｙ軸、及びｚ軸の３軸方向における並進力成分と、ｘ軸、ｙ軸、及びｚ軸の３軸の軸まわりの回転力成分と、を含む６軸成分の信号を出力する。

具体的には、力センサー１に外力が加わると、図１に示す４つのセンサーデバイス４のそれぞれに対応する力検出モジュール４１が有する力検出素子５ａ，５ｂ，５ｃのそれぞれに含まれる圧電素子５０ａ，５０ｂ，５０ｃ，５０ｄが変位する。これにより、力検出素子５ａ，５ｂ，５ｃのそれぞれは、圧電素子５０ａ，５０ｂ，５０ｃ，５０ｄの変位に応じた電荷Ｑｘ，Ｑｙ，Ｑｚを出力する。

アナログ回路基板７は、４つのセンサーデバイス４のそれぞれから出力される電荷Ｑｘ，Ｑｙ，Ｑｚのそれぞれに対応するＱ−Ｖ変換回路７０を有する。具体的には、アナログ回路基板７には、図１に示すセンサーデバイス４ａから出力される電荷Ｑｘ，Ｑｙ，Ｑｚのそれぞれに対応する３つのＱ−Ｖ変換回路７０と、センサーデバイス４ｂから出力される電荷Ｑｘ，Ｑｙ，Ｑｚのそれぞれに対応する３つのＱ−Ｖ変換回路７０と、センサーデバイス４ｃから出力される電荷Ｑｘ，Ｑｙ，Ｑｚのそれぞれに対応する３つのＱ−Ｖ変換回路７０と、センサーデバイス４ｄから出力される電荷Ｑｘ，Ｑｙ，Ｑｚのそれぞれに対応する３つのＱ−Ｖ変換回路７０とが設けられている。

そして、センサーデバイス４ａから出力される電荷Ｑｘ，Ｑｙ，Ｑｚのそれぞれに対応する３つのＱ−Ｖ変換回路７０は、電圧Ｖｘａ，Ｖｙａ，Ｖｚａを生成し、デジタル回路基板８に出力する。同様に、センサーデバイス４ｂから出力される電荷Ｑｘ，Ｑｙ，Ｑｚのそれぞれに対応する３つのＱ−Ｖ変換回路７０は、電圧Ｖｘｂ，Ｖｙｂ，Ｖｚｂを生成し、デジタル回路基板８に出力し、センサーデバイス４ｃから出力される電荷Ｑｘ，Ｑｙ，Ｑｚのそれぞれに対応する３つのＱ−Ｖ変換回路７０は、電圧Ｖｘｃ，Ｖｙｃ，Ｖｚｃを生成し、デジタル回路基板８に出力し、センサーデバイス４ｄから出力される電荷Ｑｘ，Ｑｙ，Ｑｚのそれぞれに対応する３つのＱ−Ｖ変換回路７０は、電圧Ｖｘｄ，Ｖｙｄ，Ｖｚｄを生成し、デジタル回路基板８に出力する。すなわち、本実施形態におけるアナログ回路基板７には、合計１２個のＱ−Ｖ変換回路７０が設けられ、１２個のＱ−Ｖ変換回路７０は、対応するセンサーデバイス４から入力される電荷Ｑｘ，Ｑｙ，Ｑｚに基づいて、電圧Ｖｘａ，Ｖｙａ，Ｖｚａ、電圧Ｖｘｂ，Ｖｙｂ，Ｖｚｂ、電圧Ｖｘｃ，Ｖｙｃ，Ｖｚｃ、電圧Ｖｘｄ，Ｖｙｄ，Ｖｚｄをデジタル回路基板８に出力する。

デジタル回路基板８に設けられたＣＰＵ等の演算回路は、アナログ回路基板７から入力される電圧Ｖｘａ，Ｖｙａ，Ｖｚａ、電圧Ｖｘｂ，Ｖｙｂ，Ｖｚｂ、電圧Ｖｘｃ，Ｖｙｃ，Ｖｚｃ、電圧Ｖｘｄ，Ｖｙｄ，Ｖｚｄを用いて、以下の式（１）〜（６）に基づいてｘ軸方向の並進力成分Ｆｘ、ｙ軸方向の並進力成分Ｆｙ、ｚ軸方向の並進力成分Ｆｚ、ｘ軸周りの回転力成分Ｍｘ、ｙ軸周りの回転力成分Ｍｙ、ｚ軸周りの回転力成分Ｍｚを算出する。

以上のように、力センサー１は、加えられた外力を各センサーデバイス４で検出し、各センサーデバイス４で検出した外力に応じた信号を、アナログ回路基板７、及びデジタル回路基板８で処理することにより、並進力成分Ｆｘ、Ｆｙ、Ｆｚ、及び回転力成分Ｍｘ、Ｍｙ、Ｍｚの６軸成分の信号を出力する。なお、デジタル回路基板８は、前述した演算に加えて、例えば、各変換出力回路間の感度の差をなくす補正等を行ってもよい。ここで、式（１）〜（６）に示すＲ１、Ｒ２のそれぞれは、電圧を力に変換する単位変換定数である。

［Ｑ−Ｖ変換回路の構成］
ここで、アナログ回路基板７に設けられるＱ−Ｖ変換回路７０の構成について図５を用いて説明する。なお、アナログ回路基板７に設けられるＱ−Ｖ変換回路７０はいずれも同じ構成である。そのため、以下の説明では、センサーデバイス４から出力されＱ−Ｖ変換回路７０に入力される電荷Ｑｘ，Ｑｙ，Ｑｚを、電荷信号Ｑｉｎと称し、電荷信号Ｑｉｎに基づいてＱ−Ｖ変換回路７０から出力される電圧Ｖｘ，Ｖｙ，Ｖｚを、電圧信号Ｖｏｕｔと称して説明を行う。

図５は、Ｑ−Ｖ変換回路７０の構成を示すブロック図である。図５に示すようにＱ−Ｖ変換回路７０は、制御回路６９、リーク電流補正回路７１、温度検出回路７２、積分回路７４、テスト電圧生成回路７７、テストスイッチ７８、及びリセットスイッチ１４５を有し得る。Ｑ−Ｖ変換回路７０は、電荷信号Ｑｉｎを電圧信号Ｖｏｕｔに変換するチャージアンプの一例である。

積分回路７４は、入力ライン７６に接続される入力端子１４１、電圧信号Ｖｏｕｔを出力する出力端子１４２、オペアンプ１４３及びコンデンサー１４４を有する。入力ライン７６は、センサーデバイス４の力検出素子５から出力される電荷信号Ｑｉｎが伝搬される配線である。力検出素子５は、外力を検出し、検出した外力に応じた電荷信号Ｑｉｎを出力する。入力端子１４１は、オペアンプ１４３の−側入力端子に接続され、出力端子１４２は、オペアンプ１４３の出力端子に接続される。コンデンサー１４４の一端は、入力端子１４１と接続され、他端は、出力端子１４２と接続されている。また、リセットスイッチ１４５の一端は、入力端子１４１と接続され、他端は、出力端子１４２と接続されている。すなわち、コンデンサー１４４及びリセットスイッチ１４５は、入力端子１４１と出力端子１４２との間に、オペアンプ１４３と並列に接続されている。リセットスイッチ１４５として、例えばＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）等の各種スイッチング素子を採用可能である。

したがって、オペアンプ１４３の−側入力端子には、入力ライン７６及び入力端子１４１を介して、電荷信号Ｑｉｎが入力される。オペアンプ１４３は、入力される電荷信号Ｑｉｎに応じた電圧信号Ｖｏｕｔを生成し出力する。オペアンプ１４３から出力された電圧信号Ｖｏｕｔは、出力端子１４２を介して、積分回路７４から出力される。このような入力ライン７６の構成材料としては、例えば、アルミニウム、銅等の金属材料が用いられる。換言すれば、入力ライン７６は、金属配線である。

また、オペアンプ１４３の＋側入力端子は、アナロググラウンドＡＧＮＤと接続されている。このアナロググラウンドＡＧＮＤとは、Ｑ−Ｖ変換回路７０におけるアナログ信号の基準電位であって、電圧ＶＤＤの電位とデジタルグラウンドＤＧＮＤの電位との中間の電位に設定される。そして、オペアンプ１４３は、＋側入力端子に入力されるアナロググラウンドＡＧＮＤの電位を基準として、オペアンプ１４３の−側入力端子に入力される電荷信号Ｑｉｎを電圧信号Ｖｏｕｔに変換する。すなわち、アナロググラウンドＡＧＮＤの電位が、積分回路７４に入力される基準電位の一例である。

リセットスイッチ１４５の制御端子には、リセット信号ＲＳＴが入力される。リセットスイッチ１４５の両主電極は、入力端子１４１及び出力端子１４２にそれぞれ接続される。リセットスイッチ１４５は、入力端子１４１と出力端子１４２との間を閉じるのか、又は開くのかがリセット信号ＲＳＴに応じて切り替わる。リセットスイッチ１４５が閉状態に制御されている場合に、積分回路７４に生じている各種誤差がリセットされる。すなわち、リセットスイッチ１４５は、入力端子１４１と出力端子１４２との間を閉じることにより、積分回路７４の電圧信号Ｖｏｕｔをリセットする。

以上のようにＱ−Ｖ変換回路７０は、積分回路７４において、電荷信号Ｑｉｎを電圧信号Ｖｏｕｔに変換し出力する。しかしながら、Ｑ−Ｖ変換回路７０の使用環境、温度変化等に起因して、リーク電流Ｉｌｅａｋが発生し積分回路７４のコンデンサー１４４に流れ込み、その結果、積分回路７４から出力される電圧信号Ｖｏｕｔの電位が変動する所謂ドリフトが生じる場合がある。このドリフトは、Ｑ−Ｖ変換回路７０の構成部品の特性ばらつきによっても生じる。

そして、Ｑ−Ｖ変換回路７０に含まれる積分回路７４において、ドリフトが発生すると、積分回路７４の電圧信号Ｖｏｕｔが時間の経過に伴い上昇、又は低下し、一定時間経過することで、積分回路７４の出力が飽和状態となるおそれがある。このときコンデンサー１４４に流れるリーク電流Ｉｌｅａｋと、電圧信号Ｖｏｕｔのドリフト（ΔＶｏｕｔ／Δｔ）は以下の式（７）で表される。ｔは時間、Ｃはコンデンサー１４４の容量値である。

そして、積分回路７４の出力が飽和状態となった場合、積分回路７４に電荷信号Ｑｉｎが入力されたとしても、積分回路７４から出力される電圧信号Ｖｏｕｔには、電荷信号Ｑｉｎが反映されない。すなわち、積分回路７４の出力が飽和状態である場合、積分回路７４は、積分回路７４として機能せず、その結果、Ｑ−Ｖ変換回路７０が正常に機能しなくなる。

ドリフトによる電圧信号Ｖｏｕｔの変化は、上述したリセットスイッチ１４５によりコンデンサー１４４に充電されている電荷を放電することで、一時的に解消することも可能である。しかしながら、リセットスイッチ１４５の一端と他端との間を導通に制御するためには、Ｑ−Ｖ変換回路７０、及びＱ−Ｖ変換回路７０を備えた力センサー１の動作を停止させる必要があり、このような力センサー１を、連続運転を伴う装置等に用いる場合、当該装置の利便性を大きく損なうおそれがある。このようなドリフトを低減するため、本実施形態におけるＱ−Ｖ変換回路７０は、入力ライン７６に接続されるリーク電流補正回路７１を備える。

リーク電流補正回路７１は、第１ノードＶ１と入力ライン７６との間に接続される第１補正回路１１と、入力ライン７６と第２ノードＶ２との間に接続される第２補正回路１２とを有する。図５に示す例において、第１補正回路１１は、第１ノードＶ１と入力ライン７６との間に、互いに並列に接続される複数の第１回路１３−１〜１３−ｎを有する。ｎは自然数である。即ち、第１補正回路１１が有する第１回路の数は、１であっても２以上であってもよい。第２補正回路１２は、入力ライン７６と第２ノードＶ２との間に、互いに並列に接続される複数の第２回路１４−１〜１４−ｍを有する。ｍは自然数である。即ち、第２補正回路１２が有する第２回路の数は、１であっても２以上であってもよい。ｍは、ｎに等しくてもよく、ｎと異なってもよい。

第１回路１３−１は、入力ライン７６の電位と異なる第１電位を有する第１ノードＶ１から入力ライン７６までの間に、順に直列接続された第１抵抗回路１２１−１及び第１スイッチ１２２−１を有する。同様に、第１回路１３−２は、第１ノードＶ１から入力ライン７６までの間に、順に直列接続された第１抵抗回路１２１−２及び第１スイッチ１２２−２を有する。第１回路１３−ｎは、第１ノードＶ１から入力ライン７６までの間に、順に直列接続された第１抵抗回路１２１−ｎ及び第１スイッチ１２２−ｎを有する。例えば、第１抵抗回路１２１−１〜１２１−ｎのそれぞれは、第１ノードＶ１と入力ライン７６との間に逆バイアス接続されたダイオードを含む。以下において区別する必要がない場合、第１抵抗回路１２１−１〜１２１−ｎを単に第１抵抗回路１２１、第１スイッチ１２２−１〜１２２−ｎを単に第１スイッチ１２２と称する場合がある。

第２回路１４−１は、第１電位及び入力ライン７６の電位のいずれとも異なる第２電位を有する第２ノードＶ２から入力ライン７６までの間に、順に直列接続された第２抵抗回路１２３−１及び第２スイッチ１２４−１を有する。同様に、第２回路１４−２は、第２ノードＶ２から入力ライン７６までの間に、順に直列接続された第２抵抗回路１２３−２及び第２スイッチ１２４−２を有する。第２回路１４−ｍは、第２ノードＶ２から入力ライン７６までの間に、順に直列接続された第２抵抗回路１２３−ｍ及び第２スイッチ１２４−ｍを有する。例えば、第２抵抗回路１２３−１〜１２３−ｍのそれぞれは、第２ノードＶ２と入力ライン７６との間に逆バイアス接続されたダイオードを含む。以下において区別する必要がない場合、第２抵抗回路１２３−１〜１２３−ｍを単に第２抵抗回路１２３、第２スイッチ１２４−１〜１２４−ｍを単に第２スイッチ１２４と称する場合がある。

第１スイッチ１２２及び第２スイッチ１２４のそれぞれは、リセットスイッチ１４５と同等の構成を有するスイッチング素子であり得る。例えば、リセットスイッチ１４５がｐ型ＭＯＳＦＥＴの場合、第１スイッチ１２２及び第２スイッチ１２４のそれぞれは、リセットスイッチ１４５と同じ寸法を有するｐ型ＭＯＳＦＥＴであり得る。リセットスイッチ１４５がｎ型ＭＯＳＦＥＴの場合、第１スイッチ１２２及び第２スイッチ１２４のそれぞれは、リセットスイッチ１４５と同じ寸法を有するｎ型ＭＯＳＦＥＴであり得る。

制御回路６９は、電圧信号Ｖｏｕｔに基づいて、コンデンサー１４４の帰還容量に流れるリーク電流Ｉｌｅａｋを相殺するように、第１スイッチ１２２を制御する。これによりＱ−Ｖ変換回路７０におけるドリフトの影響を低減し、積分回路７４及びＱ−Ｖ変換回路７０が正常に機能しなくなる可能性が低減される。その他、制御回路６９は、Ｑ−Ｖ変換回路７０内の各電圧、各電流値等の取得や、Ｑ−Ｖ変換回路７０の各部の制御のための処理を実行し得る。以下、Ｑ−Ｖ変換回路７０の、ドリフトによる影響を低減するためのリーク電流補正動作を、第１補正回路１１を例に挙げて説明する。

式（７）から、Ｑ−Ｖ変換回路７０においてドリフトの値が正である場合は、コンデンサー１４４に負の符号のリーク電流Ｉｌｅａｋが流れ、負電荷が充電されているということである。そこで、制御回路６９は、第１ノードＶ１の第１電位が入力ライン７６よりも高電位の場合において、第１スイッチ１２２を開くように制御し、正の符号の電流を入力端子１４１に流し込むことでリーク電流Ｉｌｅａｋを相殺する。よって、ドリフトが低減される。このとき、第１補正回路１１から入力端子１４１に流れ込む電流は、第１抵抗回路１２１の特性で変化する。第１抵抗回路１２１は、逆バイアス接続されたダイオードの場合、第１ノードＶ１の第１電位に影響されずにほぼ一定の逆方向飽和電流を流すため、第１ノードＶ１の第１電位を電圧ＶＤＤとしても良い。

次に、Ｑ−Ｖ変換回路７０においてドリフトの値が負である場合は、すなわちコンデンサー１４４に正の符号のリーク電流Ｉｌｅａｋが流れ、正電荷が充電されているということである。そこで、制御回路６９は、第２ノードＶ２の第２電位が入力ライン７６よりも低電位の場合において、第２スイッチ１２４を閉じるように制御し、負の符号の電流を入力端子１４１に流し込むことでリーク電流Ｉｌｅａｋを相殺する。よって、ドリフトが低減される。このとき、第２補正回路１２から流れ込む電流は、第２抵抗回路１２３の特性で変化する。第２抵抗回路１２３は、逆バイアス接続されたダイオードの場合、第２ノードＶ２の第２電位に影響されずにほぼ一定の逆方向飽和電流を流すため、第２ノードＶ２の電位をデジタルグラウンドＤＧＮＤの電位としても良い。

以上のように、本実施形態におけるＱ−Ｖ変換回路７０は、リーク電流補正回路７１の第１スイッチ１２２や第２スイッチ１２４を制御することで、コンデンサー１４４に流れるリーク電流Ｉｌｅａｋの少なくとも一部を相殺する。これにより、積分回路７４に生じるドリフトを低減し、積分回路７４から出力される電圧信号Ｖｏｕｔを補正することができる。

次に、リーク電流補正回路７１の第１スイッチ１２２及び第２スイッチ１２４を制御する方法として、制御回路６９が制御信号ＶＳＥＬを出力する方法について説明する。

制御回路６９は、電圧信号Ｖｏｕｔに対応する制御信号ＶＳＥＬを示す情報を記憶する記憶回路７３を有する。記憶回路７３は、例えば不揮発性メモリーである。制御回路６９は、電圧信号Ｖｏｕｔに対応する制御信号ＶＳＥＬを示す情報を記憶回路７３から読み出すことにより、制御信号ＶＳＥＬをリーク電流補正回路７１に出力する。制御回路６９は、制御信号ＶＳＥＬにより第１スイッチ１２２及び第２スイッチ１２４の少なくともいずれかを制御する。すなわち、制御回路６９は、電圧信号Ｖｏｕｔに基づいて、コンデンサー１４４に流れるリーク電流Ｉｌｅａｋを相殺するように第１スイッチ１２２及び第２スイッチ１２４それぞれの開閉状態を制御する。

記憶回路７３は、温度検出回路７２から取得される温度情報と電圧信号Ｖｏｕｔに対応する制御信号ＶＳＥＬを示す情報を記憶してもよい。この場合、制御回路６９は、温度情報及び電圧信号Ｖｏｕｔに対応する制御信号ＶＳＥＬを示す情報を記憶回路７３から読み出すことにより、制御信号ＶＳＥＬをリーク電流補正回路７１に出力する。すなわち、制御回路６９は、温度検出回路７２が検出した温度と電圧信号Ｖｏｕｔに基づいて、コンデンサー１４４に流れるリーク電流Ｉｌｅａｋを相殺するように第１スイッチ１２２及び第２スイッチ１２４それぞれの開閉状態を制御する。記憶回路７３に記憶される制御信号ＶＳＥＬを示す情報は、例えば、Ｑ−Ｖ変換回路７０の製造工程、検査工程等において測定された、第１スイッチ１２２及び第２スイッチ１２４それぞれの開閉状態を示す。

温度検出回路７２は、アナログ回路基板７、Ｑ−Ｖ変換回路７０及びＱ−Ｖ変換回路７０を含む力センサー１の少なくともいずれかの温度を検出し、検出した温度を示す温度情報を出力する。コンデンサー１４４に流れるリーク電流Ｉｌｅａｋは、Ｑ−Ｖ変換回路７０を構成する回路の温度変化により変化する。すなわち、積分回路７４に生じるドリフトは、温度変化に起因して変動する。制御回路６９は、温度検出回路７２により検出された温度に基づいてリーク電流Ｉｌｅａｋを相殺するように第１スイッチ１２２及び第２スイッチ１２４の少なくともいずれかを制御する制御信号ＶＳＥＬを生成する。これにより、アナログ回路基板７、Ｑ−Ｖ変換回路７０及びＱ−Ｖ変換回路７０の少なくともいずれかの温度に基づいたドリフトの低減が可能となる。

コンデンサー１４４に流れるリーク電流Ｉｌｅａｋが生じる要因の一つに、リセットスイッチ１４５を構成するＦＥＴの両主電極の電位差から生じる電流がある。この電流は、リセットスイッチ１４５の両主電極の電位差、すなわち積分回路７４の入力端子１４１と出力端子１４２の電位差で変化するため、一定の値ではない。

ここで、Ｑ−Ｖ変換回路７０は、テスト電圧入力ノード１４６にテスト電圧を印加するテスト電圧生成回路７７と、リセットスイッチ１４５の出力端子１４２側の接点の接続先を、出力端子１４２又はテスト電圧入力ノード１４６に切り替えるテストスイッチ７８とを備える。

テストスイッチ７８により、リセットスイッチ１４５の接続先を出力端子１４２からテスト電圧生成回路７７に切り替えることで、リセットスイッチ１４５の両端に電位差が与えられる。このとき、リセットスイッチ１４５の入力端子１４１側の電位は、オペアンプ１４３のイマジナリーショートによりＡＧＮＤである。したがって、積分回路７４動作時のリセットスイッチ１４５の両端に生じる電位差は、テスト電圧生成回路７７により電圧を印加することで再現される。このときコンデンサー１４４に流れる電流は、リセットスイッチ１４５の接続を出力端子１４２に切り替えた際に積分回路７４が動作する際に生じるリーク電流と同等である。

次に、図６のフローチャートを用いて、記憶回路７３が記憶する制御信号ＶＳＥＬを示す情報の決定方法について説明する。第１抵抗回路１２１及び第２抵抗回路１２３がダイオードで構成される場合、逆方向飽和電流の製造ばらつきにより第１スイッチ１２２及び第２スイッチ１２４の中のいずれを開閉するかがリーク電流補正回路７１の動作上重要である。

ステップ２０１において、Ｑ−Ｖ変換回路７０は、リセットスイッチ１４５が閉状態であり、テストスイッチ７８がリセットスイッチ１４５の出力端子１４２側の接点と出力端子１４２との間を接続するリセットモードに移行する。リセットモード時、第１スイッチ１２２及び第２スイッチ１２４のそれぞれは、開状態である。

ステップ２０２において、Ｑ−Ｖ変換回路７０の温度が設定される。Ｑ−Ｖ変換回路７０の温度は、例えば図示しない温度調節装置により、Ｑ−Ｖ変換回路７０の動作温度範囲における各値に設定される。ステップ２０２は、各ブロックの温度が、設定される温度と同等になるまで継続される。

ステップ２０３において、テスト電圧生成回路７７によりリセットスイッチ１４５へ印加するテスト電圧が設定される。テスト電圧は、Ｑ−Ｖ変換回路７０の動作電圧範囲における電圧信号Ｖｏｕｔの各値に対応する。

ステップ２０４において、リーク電流補正回路７１の第１スイッチ１２２及び第２スイッチ１２４のいずれを制御するかを決定する。最初のステップ２０４において、第１スイッチ１２２及び第２スイッチ１２４のすべては開状態である。

ステップ２０５において、Ｑ−Ｖ変換回路７０は、リセットスイッチ１４５が開状態であり、テストスイッチ７８によってリセットスイッチ１４５の出力端子１４２側の接点とテスト電圧入力ノード１４６とが互いに接続される電圧印加モードに移行する。

ステップ２０６において、単位時間当たりの電圧信号Ｖｏｕｔの変化量である電圧信号Ｖｏｕｔのドリフトが測定される。第１スイッチ１２２及び第２スイッチ１２４のすべてが開状態であるとき、電圧信号Ｖｏｕｔの変化量がすなわちＱ−Ｖ変換回路７０のドリフトとなる。

ステップ２０７において、Ｑ−Ｖ変換回路７０は、リセットモードに移行する。即ち、リセットスイッチ１４５が閉状態となり、テストスイッチ７８がリセットスイッチ１４５の出力端子１４２側の接点と出力端子１４２との間を接続する。これにより、コンデンサー１４４に充電された電荷が放電される。

ステップ２０８において、全ての第１スイッチ１２２及び第２スイッチ１２４について測定が完了したか否かが判定される。全ての測定が完了した場合、ステップ２０９に処理を進め、全ての測定が未だ完了しない場合、ステップ２０４に処理を戻す。第１抵抗回路１２１及び第２抵抗回路１２３のそれぞれがダイオードである場合、ステップ２０５〜２０７において、例えば第１スイッチ１２２−１のみを閉状態に制御してドリフトが測定される。このドリフトと、全ての第１スイッチ１２２及び第２スイッチ１２４が開状態でのドリフトとの差分が、第１抵抗回路１２１−１の逆方向飽和電流である。同様の処理を全ての第１スイッチ１２２及び第２スイッチ１２４について行うことにより、全ての第１抵抗回路１２１及び第２抵抗回路１２３の逆方向飽和電流を測定する場合、ステップ２０９に処理を進める。

ステップ２０９において、全ての第１抵抗回路１２１及び第２抵抗回路１２３の逆方向飽和電流から、直前のステップ２０２で設定された温度及び直前のステップ２０３で設定されたテスト電圧において、Ｑ−Ｖ変換回路７０のドリフトが最も０に近くなる組み合わせを計算する。この第１抵抗回路１２１及び第２抵抗回路１２３の組み合わせ、即ち、第１スイッチ１２２及び第２スイッチ１２４の開閉状態の組み合わせは、ある温度及び電圧信号Ｖｏｕｔにおける制御信号ＶＳＥＬに相当する。

ステップ２１０において、予め設定された動作電圧範囲における電圧信号Ｖｏｕｔの全ての値について測定が完了したか否かが判定される。全ての測定が完了した場合、ステップ２１１に処理を進め、全ての測定が未だ完了しない場合、ステップ２０３に処理を戻す。ステップ２０３からステップ２０９までの処理が動作電圧範囲における電圧信号Ｖｏｕｔの全ての値において繰り返されることにより、ある温度での電圧信号Ｖｏｕｔの変化に対応する制御信号ＶＳＥＬが決定される。

ステップ２１１において、予め設定された動作温度範囲における全ての値について測定が完了したか否かが判定される。全ての測定が未だ完了していない場合、ステップ２０２に処理を戻す。全ての測定が完了した場合、ステップ２１２において、動作温度範囲における全ての温度及び動作電圧範囲における全ての電圧信号Ｖｏｕｔにおける制御信号ＶＳＥＬが決定される。記憶回路３６がこれらの制御信号ＶＳＥＬを記憶することにより、Ｑ−Ｖ変換回路７０は、実際の環境に対応してリーク電流Ｉｌｅａｋを効果的に低減することができる。

［作用効果］
以上のように、本実施形態におけるＱ−Ｖ変換回路７０は、積分回路７４に入力される電荷信号Ｑｉｎが伝搬される入力ライン７６と、入力ライン７６に接続されるリーク電流補正回路７１を備える。そして、リーク電流補正回路７１の第１スイッチ１２２及び第２スイッチ１２４の開閉を制御回路６９により制御することにより、コンデンサー１４４に流れるリーク電流Ｉｌｅａｋを相殺することが可能となる。これにより、電圧信号Ｖｏｕｔにおけるドリフトを低減することが可能となる。すなわち、本実施形態におけるＱ−Ｖ変換回路７０は、製造ばらつき、電圧信号Ｖｏｕｔ、温度等の変化によって生じるドリフトを低減できる。

［変形例］
図７に示すように、Ｑ−Ｖ変換回路７０は、リーク電流補正回路７１の代わりに、第２補正回路１２が省略されたリーク電流補正回路７１−ａを備えるＱ−Ｖ変換回路７０−ａに置き換えられてもよい。上述の通り、第１ノードＶ１の第１電位が入力ライン７６よりも高電位の場合、負のリーク電流Ｉｌｅａｋの少なくとも一部を相殺できる。

或いは、図８に示すように、Ｑ−Ｖ変換回路７０は、リーク電流補正回路７１の代わりに、第１補正回路１１が省略されたリーク電流補正回路７１−ｂを備えるＱ−Ｖ変換回路７０−ｂに置き換えられてもよい。上述の通り、第２ノードＶ２の第２電位が入力ライン７６よりも低電位の場合、正のリーク電流Ｉｌｅａｋの少なくとも一部を相殺できる。即ち、リーク電流補正回路７１−ａ及びリーク電流補正回路７１−ｂのそれぞれは、第１電位又は第２電位の調整により、リーク電流Ｉｌｅａｋの少なくとも一部を相殺できる。

１．２ 第２実施形態
図９を用いて、第２実施形態におけるＱ−Ｖ変換回路７０−ｃについて説明する。Ｑ−Ｖ変換回路７０−ｃを説明するにあたり、第１実施形態と同一の構成については同一の符号を付し、その説明を省略又は簡略化する。図９におけるリーク電流補正回路７１は、リーク電流補正回路７１−ａ又はリーク電流補正回路７１−ｂであってもよい。

Ｑ−Ｖ変換回路７０−ｃは、増幅切替スイッチ１５１、増幅回路１５２、第１出力ライン１５３及び第２出力ライン１５４を備える。増幅切替スイッチ１５１は、出力端子１４２の接続先を、増幅回路１５２又は第２出力ライン１５４に切り替える。即ち、増幅切替スイッチ１５１は、増幅回路１５２に電圧信号Ｖｏｕｔを入力するか否かを切り替える。増幅回路１５２は、電圧信号Ｖｏｕｔを入力されると、電圧信号Ｖｏｕｔを増幅して第１出力ライン１５３に出力する。即ち、増幅切替スイッチ１５１の切り替えは、電圧信号Ｖｏｕｔの増幅率を選択することを意味する。増幅切替スイッチ１５１と増幅回路１５２により、Ｑ−Ｖ変換回路７０−ｃから出力される信号は、電圧信号Ｖｏｕｔ又は増幅回路１５２を介する電圧信号Ａ×Ｖｏｕｔから選択される。

第１実施形態におけるＱ−Ｖ変換回路７０では、記憶回路７３に書き込む制御信号ＶＳＥＬを示す情報を決定する際、リーク電流補正回路７１の構成、テスト電圧、温度によって多くのドリフト測定を行うため、長い時間を要する可能性が高い。したがって、制御信号ＶＳＥＬ決定に必要なコストが高くなる可能性が高い。

例として、コンデンサー１４４の容量が１００ｐＦ、コンデンサー１４４に流れるリーク電流Ｉｌｅａｋが１ｆＡの場合を考える。ドリフトとして測定するために電圧信号Ｖｏｕｔに１ｍＶの変化が生じる必要がある場合、一回のドリフト測定に必要な時間は１００ｓｅｃである。これを第１抵抗回路１２１及び第２抵抗回路１２３が各１０個、テスト電圧生成回路７７からの印加電圧が１０通り、周辺温度設定が１０通りとすると、記憶回路７３に書き込む制御信号ＶＳＥＬを示す情報を決定するために２７時間以上かかることになる。

電圧信号Ｖｏｕｔを増幅回路１５２によりＡ倍した電圧信号Ａ×Ｖｏｕｔが、１ｍＶ変化するまでの時間は、電圧信号Ｖｏｕｔと比べて１／Ａ倍に短縮される。したがって、制御信号ＶＳＥＬ決定時に増幅切替スイッチ１５１を使用し、出力端子１４２の接続先を増幅回路１５２にすることで、制御信号ＶＳＥＬ決定までの時間を１／Ａ倍に短縮でき、コスト削減が可能となる。以上のように、Ｑ−Ｖ変換回路７０−ｃにおいて電圧信号Ｖｏｕｔを増幅する増幅回路１５２と、電圧信号Ｖｏｕｔの増幅率を選択する増幅切替スイッチ１５１とにより、製造コストの削減効果を得られる。

１．３ 第３実施形態
図１０及び図１１に示すように、第３実施形態に係る力センサー１は、４つのＱ−Ｖ変換回路７０−ｄ及び４つの熱電素子４４を備える点で上述の第１及び第２実施形態と異なる。第３実施形態において説明しない構成、作用及び効果は上述の実施形態と同様であるため、重複する説明を省略する。図１０におけるリーク電流補正回路７１は、リーク電流補正回路７１−ａ又はリーク電流補正回路７１−ｃであってもよい。

例えば、４つの熱電素子４４のそれぞれは、アナログ基板７上に、軸線ｚ１を中心とする同一円周上に沿って互いに等間隔に配置される。４つのＱ−Ｖ変換回路７０−ｄのそれぞれは、４つの熱電素子４４上に配置される。即ち、力センサー１は、軸線ｚ１に関して４回の回転対称性を有する。一対の熱電素子４４及びＱ−Ｖ変換回路７０−ｄは、例えば、平面視において、即ちｚ軸方向から見て、センサーデバイス４と軸線ｚ１との間に配置されることにより、センサーデバイス４に近接して配置される。

図１２に示すように、Ｑ−Ｖ変換回路７０−ｄは、熱電素子駆動回路７９を備える。熱電素子駆動回路７９は、制御回路６９による制御に応じて、各熱電素子４４を駆動する。各熱電素子４４は、熱電素子駆動回路７９に駆動されることにより、リーク電流補正回路７１の温度を調整する。

図１３に示すように、第１補正回路１１から積分回路７４に流れ込む電流Ｉｃ１及び第２補正回路１２から積分回路７４に流れ込む電流Ｉｃ２は、温度上昇に伴い指数関数的に変化する。電流Ｉｃ１，Ｉｃ２の大きさは、リーク電流Ｉｌｅａｋを相殺する能力に相当する。リーク電流Ｉｌｅａｋを相殺する能力は、第１スイッチ１２２及び第２スイッチ１２４がＭＯＳＦＥＴである場合において、ＭＯＳＦＥＴの温度特性の影響によって指数関数的に変化する。このため、温度によってリーク電流Ｉｌｅａｋを０に相殺できない場合がある。

制御回路６９は、温度検出回路７２から取得される温度情報に基づいて、熱電素子駆動回路７９を介して熱電素子４４を駆動する。具体的には、制御回路６９は、リーク電流Ｉｌｅａｋが０に相殺される温度を保つように、Ｑ−Ｖ変換回路７０−ｄの温度を熱電素子４４によって制御することにより、リーク電流Ｉｌｅａｋを効率的に相殺できる。

以上のように、第３実施形態におけるＱ−Ｖ変換回路７０−ｄ及び熱電素子４４は、本来、温度上昇に伴うリーク電流Iｌｅａｋを相殺することができない温度においても、Ｑ−Ｖ変換回路７０−ｄの温度を制御することにより、リーク電流Iｌｅａｋを低減できる。これにより、Ｑ−Ｖ変換回路７０−ｄにおけるドリフトの影響を低減し、使用可能な温度範囲を拡張することができる。

２．ロボット
次に上述したＱ−Ｖ変換回路７０を含む力センサー１を備えたロボット１０００の一例について図１４を用いて説明する。

図１４に示すように、ロボット１０００は、６軸ロボットであり、床や天井に固定されるベース１０１０と、ベース１０１０に回動自在に連結されたアーム１０２０と、アーム１０２０に回動自在に連結されたアーム１０３０と、アーム１０３０に回動自在に連結されたアーム１０４０と、アーム１０４０に回動自在に連結されたアーム１０５０と、アーム１０５０に回動自在に連結されたアーム１０６０と、アーム１０６０に回動自在に連結されたアーム１０７０と、アーム１０２０，１０３０，１０４０，１０５０，１０６０，１０７０の駆動を制御する制御部１０８０と、を有している。また、アーム１０７０にはハンド接続部が設けられており、当該ハンド接続部にはロボット１０００に実行させる作業に応じたエンドエフェクター１０９０が装着されている。ロボット１０００は、精密機器やこれを構成する部品の給材、除材、搬送、及び組立等の作業を行うことができる。

このようなロボット１０００において、上述した力センサー１は、エンドエフェクター１０９０に加えられる外力を検出するために、エンドエフェクター１０９０の近傍に設けられている。そして、力センサー１が検出する力を制御部１０８０にフィードバックすることにより、ロボット１０００は、より精密な作業を実行することが可能となる。また、力センサー１が検出する力によって、ロボット１０００は、エンドエフェクター１０９０の障害物への接触等を検知する。これにより、ロボット１０００は、障害物回避動作、対象物損傷回避動作等を行うことができ、ロボット１０００は、より安全に作業を実行することができる。またロボット１０００は、各アーム１０２０，１０３０，１０４０，１０５０，１０６０，１０７０の関節部にトルクセンサーとしての力センサー１を配置してもよい。

以上に述べたロボット１０００が備える力センサー１は、Ｑ−Ｖ変換回路７０が備える積分回路７４の出力が時間経過に伴い変動するドリフトによる影響が低減されている。したがって、当該ロボット１０００では、ドリフトの影響を低減させるためにリセット操作を行う回数を低減することが可能となる。したがって、上述した力センサー１を備えるロボット１０００では、長時間の連続動作が可能となる。

なお、図１４では、ロボット１０００は、５本のアームを有しているが、これに限定されるものではなく、ロボット１０００が備えるアームの数は１〜４本、又は６本以上であってもよい。

以上、実施形態及び変形例について説明したが、本発明はこれらの実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様で実施することが可能である。例えば、上記の実施形態を適宜組み合わせることも可能である。

本発明は、実施形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。

１…力センサー、１１…第１補正回路、１２…第２補正回路、１３…第１回路、１４…第２回路、４４…熱電素子、６９…制御回路、７０…Ｑ−Ｖ変換回路（チャージアンプ）、７１…リーク電流補正回路、７２…温度検出回路、７３…記憶回路、７４…積分回路、７６…入力ライン、７７…テスト電圧生成回路、７８…テストスイッチ、７９…熱電素子駆動回路、１２１…第１抵抗回路、１２２…第１スイッチ、１２３…第２抵抗回路、１２４…第２スイッチ、１４１…入力端子、１４２…出力端子、１４３…オペアンプ、１４４…コンデンサー、１４５…リセットスイッチ、１４６…テスト電圧入力ノード、１５１…増幅切替スイッチ、１５２…増幅回路、１５３…第１出力ライン、１５４…第２出力ライン、１０００…ロボット、Ｖ１…第１ノード、Ｖ２…第２ノード。

Claims (11)

1. 電荷信号を電圧信号に変換するチャージアンプであって、
   前記電荷信号が伝搬される入力ラインと、
   前記入力ラインに接続される入力端子と前記電圧信号を出力する出力端子とを有する積分回路と、
   前記入力端子及び前記出力端子の間を閉じることにより前記電圧信号をリセットするリセットスイッチと、
   前記入力ラインの電位と異なる第１電位を有する第１ノードから前記入力ラインまでの間に、順に直列接続された第１抵抗回路及び第１スイッチを有するリーク電流補正回路と、
   前記電圧信号に基づいて、前記積分回路に流れるリーク電流の少なくとも一部を相殺するように前記第１スイッチを制御する制御回路と、
   を備えるチャージアンプ。
2. 前記第１抵抗回路は、前記第１ノードと前記入力ラインとの間に逆バイアス接続されたダイオードを含む、請求項１に記載のチャージアンプ。
3. 前記制御回路は、前記電圧信号に対応する制御信号であって、前記第１スイッチを制御する制御信号を示す情報を記憶する記憶回路を有する、請求項１又は２に記載のチャージアンプ。
4. 温度を検出する温度検出回路を含み、
   前記制御回路が、前記温度検出回路が検出した温度に基づいて、前記リーク電流の少なくとも一部を相殺するように前記第１スイッチを制御する、請求項１乃至３のいずれか１項に記載のチャージアンプ。
5. 前記リーク電流補正回路は、前記第１電位及び前記入力ラインの電位のいずれとも異なる第２電位を有する第２ノードから前記入力ラインまでの間に、順に直列接続された第２抵抗回路及び第２スイッチを有する、請求項１乃至４のいずれか１項に記載のチャージアンプ。
6. 前記第２抵抗回路は、前記第２ノードと前記入力ラインとの間に逆バイアス接続されたダイオードを含む、請求項５に記載のチャージアンプ。
7. テスト電圧入力ノードにテスト電圧を印加するテスト電圧生成回路と、
   前記リセットスイッチの前記出力端子側の接点の接続先を、前記出力端子又は前記テスト電圧入力ノードに切り替えるテストスイッチと、
   を更に備える、請求項１乃至６のいずれか１項に記載のチャージアンプ。
8. 前記電圧信号を増幅する増幅回路と、
   前記増幅回路に前記電圧信号を入力するか否かを切り替える増幅切替スイッチと、
   を更に備える、請求項１乃至７のいずれか１項に記載のチャージアンプ。
9. 請求項１乃至８のいずれか１項に記載のチャージアンプと、
   外力を検出し、前記外力に応じた前記電荷信号を出力する力検出素子と、
   を備える力センサー。
10. 前記リーク電流補正回路の温度を調節する熱電素子を更に備える、請求項９に記載の力センサー。
11. 請求項９又は１０に記載の力センサーを備えるロボット。

Images