JP6241989B2 - オフセットキャンセル回路及びこの回路を用いた信号検出回路 - Google Patents
オフセットキャンセル回路及びこの回路を用いた信号検出回路 Download PDFInfo
- Publication number
- JP6241989B2 JP6241989B2 JP2013114642A JP2013114642A JP6241989B2 JP 6241989 B2 JP6241989 B2 JP 6241989B2 JP 2013114642 A JP2013114642 A JP 2013114642A JP 2013114642 A JP2013114642 A JP 2013114642A JP 6241989 B2 JP6241989 B2 JP 6241989B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output terminal
- voltage
- output
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
即ち、非反転入力端子100bは、検出信号が入力される端子であるため、オフセットチャージモード時における入力電圧と信号検出時における入力電圧とは異なる。そのため、オフセットチャージモード時にMOSトランジスタのゲートの寄生容量(Cp)に保持される電荷と、信号検出時にその寄生容量に保持される電荷にも差が生じる。そして、両者の差は、キャパシタ101に保持されたオフセット電圧による電荷の一部で補われる。従って、オフセットキャンセル回路の出力端子107に出力される検出信号は、入力された正規の検出信号に対して誤差を含んだ出力信号となっていた。
この誤差は、ゲートの寄生容量に対してオフセット電圧を保持するキャパシタ101の容量を極度に大きくする(Cp/C101を小さくする)ことで低減することが出来るが、チップ上での面積増加につながり好ましいものではない。
また、従来のオフセットキャンセル回路は、利得を1倍とする非反転増幅器(ボルテージフォロア)に基づいて構成されているため、入力された検出信号を所定の利得で増幅する場合は別途増幅回路が必要となり、さらに回路規模が大きくなってしまうという問題があった。
本発明は、このような事情によりなされたものであり、入力回路からのアナログ信号が入力され、所定の利得で出力信号を生成する回路において、自己の回路構成に起因する出力信号の誤差を低減するオフセットキャンセル回路及びこの回路を用いた信号検出回路を提供するものである。
本発明の信号検出回路の一態様は、請求項1又は請求項2に記載のオフセットキャンセル回路を用いると共に、前記入力回路が検出した信号に応じて生成された電流を電圧に変換し、入出力間を定期的に短絡することによってオフセット電圧のみを出力する機能を有する電流電圧変換回路と、前記電流電圧変換回路の出力電圧を増幅する第2の増幅回路とを有し、前記アナログ電位は、前記第2の増幅回路から出力される信号であることを特徴としている。
さらに、本発明の信号検出回路は、検出した信号に応じて生成された電流を電圧に変換し、入出力間を定期的に短絡することによってオフセット電圧のみを出力する機能を有する電流電圧変換回路と、この電流電圧変換回路の出力電圧を増幅する増幅回路を有する入力回路と、本発明のオフセットキャンセル回路とで構成され、入力回路の出力電圧をオフセットキャンセル回路に入力することによって、入力回路のオフセット電圧とオフセットキャンセル回路のオフセット電圧を同時にキャンセルし、同時に、オフセットキャンセル回路の回路構成に起因する出力信号の誤差を低減する信号検出回路を得ることが出来る。
この実施例のオフセットキャンセル回路は、図1及び図2に示されているように、増幅器10、オフセット電圧を保持するキャパシタ11、検出信号V1が入力される入力端子12、電圧値がV2である接続点18を有する直列接続された分圧抵抗Ri、Rf、基準電圧REF3が入力される基準電圧入力端子13、スイッチ14及び15、一端に基準電圧REF4が入力される基準電圧入力端子17が接続されているスイッチ16、出力電圧V5が出力される出力端子19を有している。増幅器10は、キャパシタ11が接続された反転入力端子10aと、電圧値がREF3である基準電圧が入力される非反転入力端子10bと、出力端子10cとを有している。
この回路は、増幅器10の出力端子10cと反転入力端子10aとはスイッチ14により接続されて帰還経路を構成し、キャパシタ11の反転入力端子10aが接続されている電極とは反対側の電極は、分圧抵抗の接続点18に接続されている。スイッチ15は、一端が分圧抵抗の抵抗Rfに接続され、他端が増幅回路10の出力端子10c及びスイッチ14に接続されている。また、スイッチ16の他端は、スイッチ15の一端と出力端子19に接続されている。
この実施例のオフセットキャンセル回路は、図3に記載されたタイムチャートに従って動作する。この動作は、オフセット電圧に応じた電位をキャパシタ11にチャージするモード(図1参照)とアナログ電位に応じた増幅電圧のみを出力端子19から得るモード(図2参照)との2つのモードを交互に行う。オフセットチャージモード(期間A)は、スイッチ14、16がオンし、スイッチ15がオフする状態にある。出力モード(期間B)は、スイッチ14、16がオフし、スイッチ15がオンする状態にある。図3のタイムチャートに表示された期間Cは、オフセットキャンセル回路の入力端子12に、例えば、三角波が入力した期間を示している。
オフセットキャンセル用キャパシタ11の容量端電圧は、V2、V3であり、その容量間電圧Vcは、V3−V2で表される。V2は、{Rf/(Ri+Rf)}・(V1−REF4)+REF4であり、V3は、REF3+Voff3である。Voff3は、増幅器10で発生するオフセット電圧である。
出力モードにおいて出力端子19から出力される出力電圧はV5であり、V5は(1)式で表せる。
V5=V3+(Rf/Ri)・(V3−V1)
−(1+Rf/Ri)・Vc ・・・(1)
この(1)式に、V1=REF2+Voff1及びV3=REF3+Voff3を入れて計算すると、V5=REF4となる。
つまり、出力モード(期間B)において、オフセットキャンセルモード(期間A)でチャージされた電圧を出力電圧に合わせ込むことで、オフセット電圧Voff1乃至Voff3をキャンセルすることが出来る。
この実施例では入力回路として電流電圧変換回路と増幅回路からなる信号検出回路を用い、実施例1で説明したオフセットキャンセル回路を適用している。
この信号検出回路は、実施例1のオフセットキャンセル回路1と、検出した信号に応じて生成された電流を電圧に変換する電流電圧変換回路2と、当該電流電圧変換回路2の出力電圧をリセット状態にするリセットスイッチ21と、この出力電圧を増幅する増幅回路3とから構成されている。このオフセットキャンセル回路1には、増幅回路3の出力(V1)が入力される。
この増幅回路3は、電流電圧変換回路2にて検出された信号を増幅するために用いられ、増幅器30の出力端子には、リセットスイッチ21がオフのとき(信号検出期間)において、増幅された検出信号が出力され、リセットスイッチ21がオンのとき(リセット期間)において、検出信号は出力されず、電流電圧変換回路2の増幅器20で生じたオフセット電圧Voff20及び増幅回路3の増幅器30で生じたオフセット電圧Voff30が増幅されて出力される。
この実施例は、実施例2の信号処理回路において、オフセットキャンセル回路1に代えてオフセットキャンセル回路4を用いたものである。
この実施例のオフセットキャンセル回路4を構成する増幅器40の非反転入力端子40bには、図5のオフセットキャンセル回路1とは異なり、直列接続された分圧抵抗Ri、Rfによって、基準電圧REF2が入力される基準電圧入力端子43aと基準電圧REF4が入力される基準電圧入力端子43bとの間で分圧された電位が入力される。
また、実施例2と同様、オフセットキャンセル回路での利得は分圧抵抗の抵抗比Rf/Riにより任意に設定することができ、入力回路のオフセット電圧とオフセットキャンセル回路のオフセット電圧を同時にキャンセルし、同時に、オフセットキャンセル回路の回路構成に起因する出力信号の誤差を低減する信号検出回路を得ることが出来る。
2・・・電流電圧変換回路
3・・・増幅回路
5・・・光信号検出手段
10、20、30・・・増幅器
10a、40a・・・反転入力端子
10b、40b・・・非反転入力端子
10c、40c・・・出力端子
11・・・キャパシタ
12、42・・・入力端子Vin
13、17、43a、43b、47・・・基準電圧入力端子
14−16、44−46・・・スイッチ
18、48・・・接続点
19、49・・・出力端子
21・・・リセットスイッチ
Claims (3)
- 入力回路からアナログ電位が入力される入力端子と、
出力信号を出力する出力端子と、
反転入力端子と、基準電位に保持された非反転入力端子と、増幅出力端子とを備える増幅回路と、
第1の抵抗素子と、
第2の抵抗素子と、
前記入力回路のオフセット電圧を保持する容量素子と、
開閉によって、前記出力端子への所定電位の印加状態を切り換える第1のスイッチと、
開閉によって、前記反転入力端子と、前記増幅出力端子との接続状態を切り換える第2のスイッチと、
開閉によって、前記出力端子と、前記増幅出力端子との接続状態を切り換え、前記第2のスイッチと連動して開閉する第3のスイッチと、
を備え、
前記入力端子と、前記出力端子とは、
直列に接続された前記第1の抵抗素子と、前記第2の抵抗素子とを介して接続され、
前記第1の抵抗素子には、前記入力端子が接続され、
前記第2の抵抗素子には、前記出力端子が接続され、
前記容量素子の一端は、前記第1の抵抗素子と、前記第2の抵抗素子との接続点に接続され、他の一端は、前記反転入力端子が接続され、
前記第1のスイッチが前記出力端子に前記所定電位を印加し、前記第2のスイッチが前記反転入力端子と、前記増幅出力端子とを導通状態に切り換え、前記第3のスイッチが前記出力端子と、前記増幅出力端子とを遮断状態に切り換えることにより、前記増幅回路の帰還経路を構成する第1の状態と、
前記第1のスイッチが前記出力端子への前記所定電位の入力を遮断状態に切り換え、前記第2のスイッチが、前記反転入力端子と、前記増幅出力端子と遮断状態に切り換え、前記第3のスイッチが前記出力端子と、前記増幅出力端子とを導通状態に切り換える第2の状態とを有し、
前記第1の状態では、
前記オフセット電圧に応じた電位が前記容量素子にチャージされ、
前記第2の状態では、
前記第1の状態において前記容量素子に前記オフセット電圧に応じた電位がチャージされた後、前記アナログ電位に応じた増幅電圧を前記出力端子から出力する、
ことを特徴とするオフセットキャンセル回路。 - 前記第1の抵抗素子と前記第2の抵抗素子は、
前記増幅回路の利得に対応した所定の抵抗比で構成される
ことを特徴とする請求項1記載のオフセットキャンセル回路。 - 前記入力回路は、
検出した信号に応じて生成された電流を電圧に変換するとともに、入出力間を定期的に短絡することによりオフセット電圧のみを出力する機能を有する電流電圧変換回路と、
前記電流電圧変換回路の出力電圧を増幅する第2の増幅回路とを具備し、
前記アナログ電位は、前記第2の増幅回路から出力される信号である、
ことを特徴とする請求項1又は請求項2に記載のオフセットキャンセル回路を用いた信号検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013114642A JP6241989B2 (ja) | 2013-05-30 | 2013-05-30 | オフセットキャンセル回路及びこの回路を用いた信号検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013114642A JP6241989B2 (ja) | 2013-05-30 | 2013-05-30 | オフセットキャンセル回路及びこの回路を用いた信号検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014236249A JP2014236249A (ja) | 2014-12-15 |
JP6241989B2 true JP6241989B2 (ja) | 2017-12-06 |
Family
ID=52138687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013114642A Active JP6241989B2 (ja) | 2013-05-30 | 2013-05-30 | オフセットキャンセル回路及びこの回路を用いた信号検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6241989B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9614481B2 (en) * | 2015-03-31 | 2017-04-04 | Analog Devices, Inc. | Apparatus and methods for chopping ripple reduction in amplifiers |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS616775U (ja) * | 1984-06-18 | 1986-01-16 | 株式会社アドバンテスト | 電流−電圧変換回路 |
JPS634225A (ja) * | 1986-06-24 | 1988-01-09 | Asahi Optical Co Ltd | 電子シャッターカメラの測光アンプ |
JPH06232706A (ja) * | 1993-02-05 | 1994-08-19 | Nec Corp | 比較器 |
JP4811157B2 (ja) * | 2006-07-07 | 2011-11-09 | ヤマハ株式会社 | 増幅器 |
JP2012044347A (ja) * | 2010-08-17 | 2012-03-01 | Seiko Epson Corp | 集積回路装置及び電子機器 |
-
2013
- 2013-05-30 JP JP2013114642A patent/JP6241989B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014236249A (ja) | 2014-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9658270B2 (en) | Inspection method of sensor device and sensor device | |
KR102105619B1 (ko) | 입력 공통모드 전압 샘플링 기반의 차동 증폭기 및 그를 이용한 비교기 | |
US7282929B2 (en) | Apparatus for current sensing | |
US20180172744A1 (en) | Capacitance sensing circuits | |
US9012847B2 (en) | Switchable readout device | |
JP2010147992A (ja) | 増幅回路及びa/d変換器 | |
US9699551B2 (en) | Analogue signal processing circuit for microphone | |
US10985721B2 (en) | Switched capacitor amplifier circuit, voltage amplification method, and infrared sensor device | |
JP2006292469A (ja) | 容量式物理量センサ | |
JP6241989B2 (ja) | オフセットキャンセル回路及びこの回路を用いた信号検出回路 | |
US7342443B2 (en) | Operational amplifier | |
JP5237686B2 (ja) | センサ装置 | |
US8456337B1 (en) | System to interface analog-to-digital converters to inputs with arbitrary common-modes | |
TWI488023B (zh) | 電流電壓轉換器及其電子裝置 | |
JP5685102B2 (ja) | チャージアンプ | |
KR101620590B1 (ko) | 다중 모드 cdc 및 rdc 회로 | |
JP5788146B2 (ja) | 発振回路 | |
CN112327991A (zh) | 电流源电路与信号转换芯片 | |
JP5645247B2 (ja) | 赤外線検知装置 | |
JP4581629B2 (ja) | 赤外線検知装置 | |
JP2011013037A (ja) | アレイセンサ装置 | |
KR101660403B1 (ko) | Cds 회로 | |
JP2011124843A (ja) | 差動増幅回路 | |
US20150244391A1 (en) | Ramp signal generator using programmable gain amplifier | |
JP2008134097A (ja) | センサ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160310 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160722 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170509 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20170622 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171010 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6241989 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |