JP2014236249A - オフセットキャンセル回路及びこの回路を用いた信号検出回路 - Google Patents

Abstract

【課題】 入力回路からのアナログ信号が入力され、所定のゲインで出力信号を生成する回路であって、自己の回路構成に起因する出力信号の誤差を低減するオフセットキャンセル回路及びこの回路を用いた信号検出回路を提供する。
【解決手段】容量素子１１の一端を帰還経路に接続し他端をアナログ電位（Ｖ１）が入力される端子と所定電位との間で分圧された第１の接続点１８に接続して全オフセット電圧に応じた電位をこの容量素子にチャージし、その後、容量素子１１の一端を反転入力端子１０ａに接続し他端をアナログ電位が入力される端子と増幅回路１０の出力端子１０ｃとの間で分圧される第２の接続点１８に接続してアナログ電位に応じた増幅電圧のみを出力端子から得る。
【選択図】 図１

Description

本発明は、オフセットキャンセル回路及びこの回路を用いた信号検出回路に関するものである。

従来のオフセットキャンセル回路は、図７に示されているように、増幅器１００、オフセット電圧を保持するキャパシタ１０１、検出信号Ｖ１０１が入力される入力端子１０２、基準電圧ＲＥＦ１０１が入力される基準電圧入力端子１０３、スイッチ１０４−１０６、出力電圧Ｖ１０４が出力される出力端子１０７を有している。増幅器１００は、キャパシタ１０１が接続された反転入力端子１００ａと、検出信号が入力される非反転入力端子１００ｂとを有し、一般にＭＯＳトランジスタのゲートが増幅器の入力端子になっている。この回路は、増幅器１００の出力端子１００ｃと反転入力端子１００ａとはスイッチ１０４により接続されて帰還経路を構成し、キャパシタ１０１の反転入力端子１００ａが接続された電極とは反対側の電極は、スイッチ１０５、１０６の一端に接続される。スイッチ１０５の他端は、出力端子１０７に接続され、また、増幅器１００の出力端子１００ｃに接続されている。スイッチ１０６の他端は、基準電圧入力端子１０３に接続されている。

この従来のオフセットキャンセル回路は、図９に記載されたタイムチャートに従って動作する。この動作は、オフセット電圧に応じた電位をキャパシタ１０１にチャージするモードとアナログ電位に応じた電圧のみを出力端子１０７から得るモードとの２つのモードを交互に行う。オフセットチャージモード（期間Ａ０）は、図７に示すように構成され、スイッチ１０４、１０６がオンし、スイッチ１０５がオフする状態にある。出力モード（期間Ｂ０）は、図８に示すように構成され、スイッチ１０４、１０６がオフし、スイッチ１０５がオンする状態にある。図９のタイムチャートに表示された期間Ｃ０は、オフセットキャンセル回路の入力端子１０２に、例えば、三角波が入力した期間を示している。

特許文献１には、入力されたアナログ電位と同じ電位を出力する出力回路が開示されている。このアナログ出力回路では、差動増幅器と、第１および第２のキャパシタと、差動増幅器の第１の入力端子に参照電位を与えるとともに出力端子と第２の入力端子とを接続し、参照電位に差動増幅器のオフセット電圧を加算した電位を差動増幅器に出力させるための第１の切換回路と、差動増幅器から出力された参照電位にオフセット電圧を加算した電位を第１のキャパシタの一方電極に与えるとともにその他方電極に参照電位を与えて充電させるための第２の切換回路と、第１および第２の切換回路を用いて充電された第１のキャパシタの一方電極および他方電極をそれぞれ差動増幅器の第２の入力端子および出力端子に接続するとともに、第２のキャパシタに保持されたアナログ電位を差動増幅器の第１の入力端子に与えて、アナログ電位と同じ電位を差動増幅器に出力させるための第３の切換回路とが設けられる。

特開２００１−３２６５４５号公報

従来のオフセットキャンセル回路は、図７のような構成において、オフセットチャージモード（期間Ａ０）のときにキャパシタ１０１にオフセット電圧を保持し、出力モード（期間Ｂ０）のときに入力端子１０２に入力される検出信号と保持されたオフセット電圧を合わせ込んだ信号をオフセットキャンセル回路の出力端子１０７に出力するようにしているが、その際に出力信号は、オフセット電圧を保持するキャパシタ１０１と反転入力端子１００ａと接続されるＭＯＳトランジスタのゲートの寄生容量Ｃｐとの電荷再配分の影響を受ける。
即ち、非反転入力端子１００ｂは、検出信号が入力される端子であるため、オフセットチャージモード時における入力電圧と信号検出時における入力電圧とは異なる。そのため、オフセットチャージモード時にＭＯＳトランジスタのゲートの寄生容量（Ｃｐ）に保持される電荷と、信号検出時にその寄生容量に保持される電荷にも差が生じる。そして、両者の差は、キャパシタ１０１に保持されたオフセット電圧による電荷の一部で補われる。従って、オフセットキャンセル回路の出力端子１０７に出力される検出信号は、入力された正規の検出信号に対して誤差を含んだ出力信号となっていた。

例えば、図９に示すように、入力端子１０２に最高電圧値がＶＩＭＯの三角波とする検出信号Ｖ１０１を入力したとすると、出力モード時（期間Ｂ０）に出力端子１０７に出力される検出信号は最高電圧値がＶＩＭＯ・（１−Ｃｐ／Ｃ１０１）の三角波となり、電圧値ＶＩＭＯ・（Ｃｐ／Ｃ１０１）が誤差として生じる。
この誤差は、ゲートの寄生容量に対してオフセット電圧を保持するキャパシタ１０１の容量を極度に大きくする（Ｃｐ／Ｃ１０１を小さくする）ことで低減することが出来るが、チップ上での面積増加につながり好ましいものではない。
また、従来のオフセットキャンセル回路は、利得を１倍とする非反転増幅器（ボルテージフォロア）に基づいて構成されているため、入力された検出信号を所定の利得で増幅する場合は別途増幅回路が必要となり、さらに回路規模が大きくなってしまうという問題があった。
本発明は、このような事情によりなされたものであり、入力回路からのアナログ信号が入力され、所定の利得で出力信号を生成する回路において、自己の回路構成に起因する出力信号の誤差を低減するオフセットキャンセル回路及びこの回路を用いた信号検出回路を提供するものである。

本発明のオフセットキャンセル回路の一態様は、入力回路からのアナログ電位が入力される反転入力端子、固定電位に保持された非反転入力端子及び出力端子を含む増幅回路と、前記反転入力端子と前記出力端子との帰還経路に接続され、入力された前記アナログ電位に付加されて前記反転入力端子に入力される前記入力回路のオフセット電圧を保持する容量素子とを具備し、前記オフセット電圧がキャンセルされた前記アナログ電位に応じた増幅電圧を生成するオフセットキャンセル回路において、前記容量素子の一端を前記帰還経路に接続し他端を前記アナログ電位が入力される端子と所定電位との間で分圧された第１の接続点に接続することで前記オフセット電圧に応じた電位を前記容量素子にチャージし、その後、前記容量素子の前記一端を前記反転入力端子に接続し前記他端を前記アナログ電位が入力される端子と前記増幅回路の出力端子との間で分圧される第２の接続点に接続することにより前記アナログ電位に応じた増幅電圧のみを前記出力端子から得ることを特徴としている。

前記アナログ電位が入力される端子と前記所定電位との間の分圧と、前記アナログ電位が入力される端子と前記増幅回路の前記出力端子との間の分圧は、共に第１の抵抗と第２の抵抗の直列接続を使い、その接続部分を前記第１及び第２の接続点とすることで実現し、前記第１の抵抗と前記第２の抵抗は、前記増幅回路の利得に対応した所定の抵抗比で構成されるようにしても良い。
本発明の信号検出回路の一態様は、請求項１又は請求項２に記載のオフセットキャンセル回路を用いると共に、前記入力回路が検出した信号に応じて生成された電流を電圧に変換し、入出力間を定期的に短絡することによってオフセット電圧のみを出力する機能を有する電流電圧変換回路と、前記電流電圧変換回路の出力電圧を増幅する第２の増幅回路とを有し、前記アナログ電位は、前記第２の増幅回路から出力される信号であることを特徴としている。

本発明のオフセットキャンセル回路は、入力されるアナログ信号がオフセットキャンセル用のキャパシタを介して反転入力端子に入力され、非反転入力端子は固定電位に保持された増幅回路としているので、前記反転入力端子と前記非反転入力端子とは仮想接地によって常に一定の電位を維持する。従って、前記反転入力端子となっているＭＯＳトランジスタのゲートの寄生容量に保持される電荷も常に一定となり、この寄生容量がオフセットキャンセル容量の充放電に影響を及ぼすことは無く、寄生容量に起因する出力信号の誤差は生じない。即ち、自己の回路構成に起因する出力信号の誤差を低減することが出来る。

また、本発明のオフセットキャンセル回路は、オフセットキャンセル用のキャパシタにオフセット電圧をチャージする際、キャパシタの一端に入力回路でのオフセット電圧が入力される端子と所定電位との間に分圧された電位を直列接続された第１の抵抗と第２の抵抗を用いて与えるように構成され、それらの第１の抵抗、第２の抵抗は、検出された信号を出力する際、増幅器の利得に対応した所定の抵抗比で構成されるため、検出信号に対する利得を任意に設定することができる。
さらに、本発明の信号検出回路は、検出した信号に応じて生成された電流を電圧に変換し、入出力間を定期的に短絡することによってオフセット電圧のみを出力する機能を有する電流電圧変換回路と、この電流電圧変換回路の出力電圧を増幅する増幅回路を有する入力回路と、本発明のオフセットキャンセル回路とで構成され、入力回路の出力電圧をオフセットキャンセル回路に入力することによって、入力回路のオフセット電圧とオフセットキャンセル回路のオフセット電圧を同時にキャンセルし、同時に、オフセットキャンセル回路の回路構成に起因する出力信号の誤差を低減する信号検出回路を得ることが出来る。

実施例１に係る期間Ａ（オフセットチャージモード）の状態にあるオフセットキャンセル回路を示す回路図。 実施例１に係る期間Ｂ（出力モード）の状態にあるオフセットキャンセル回路を示す回路図。 図１及び図２のオフセットキャンセル回路の動作を説明するタイムチャート図。 実施例２に係る信号検出回路のオフセットチャージモード時を説明する回路図。 実施例２に係る信号検出回路の出力モード時を説明する回路図。 実施例３に係る信号検出回路を説明する回路図。 従来の期間Ａ０（オフセットチャージモード）の状態にあるオフセットキャンセル回路を示す回路図。 従来の期間Ｂ０（出力モード）の状態にあるオフセットキャンセル回路を示す回路図。 図７及び図８のオフセットキャンセル回路の動作を説明するタイムチャート図。

以下、実施例を参照して発明の実施の形態を説明する。

まず、図１乃至図３を参照して実施例１を説明する。
この実施例のオフセットキャンセル回路は、図１及び図２に示されているように、増幅器１０、オフセット電圧を保持するキャパシタ１１、検出信号Ｖ１が入力される入力端子１２、電圧値がＶ２である接続点１８を有する直列接続された分圧抵抗Ｒｉ、Ｒｆ、基準電圧ＲＥＦ３が入力される基準電圧入力端子１３、スイッチ１４及び１５、一端に基準電圧ＲＥＦ４が入力される基準電圧入力端子１７が接続されているスイッチ１６、出力電圧Ｖ５が出力される出力端子１９を有している。増幅器１０は、キャパシタ１１が接続された反転入力端子１０ａと、電圧値がＲＥＦ３である基準電圧が入力される非反転入力端子１０ｂと、出力端子１０ｃとを有している。
この回路は、増幅器１０の出力端子１０ｃと反転入力端子１０ａとはスイッチ１４により接続されて帰還経路を構成し、キャパシタ１１の反転入力端子１０ａが接続されている電極とは反対側の電極は、分圧抵抗の接続点１８に接続されている。スイッチ１５は、一端が分圧抵抗の抵抗Ｒｆに接続され、他端が増幅回路１０の出力端子１０ｃ及びスイッチ１４に接続されている。また、スイッチ１６の他端は、スイッチ１５の一端と出力端子１９に接続されている。

この実施例のオフセットキャンセル回路におけるオフセット電圧に応じた電位を容量素子にチャージする構成は、図１に記載されたオフセットチャージモードのオフセットキャンセル回路に示されている。ここでは、スイッチ１４、１６がオンし、スイッチ１５がオフされている。即ち、キャパシタ１１の一端を帰還経路に接続し、他端をアナログ電位が入力される端子と所定電位ＲＥＦ４との間で分圧された電位が入力される第１の接続点１８に接続することでオフセット電圧に応じた電位をキャパシタ１１にチャージする。

また、アナログ電位に応じた増幅電圧のみを出力端子１０ｃから得る構成は、図２に記載された出力モードのオフセットキャンセル回路に示されている。ここでは、スイッチ１４、１６がオフし、スイッチ１５がオンされる。即ち、キャパシタ１１の一端を反転入力端子１０ａに接続し、他端を前記アナログ電位が入力される端子と増幅器１０の出力端子１０ｃとの間で分圧される電位が入力される第２の接続点１８に接続することによりアナログ電位に応じた増幅電圧のみを出力端子１０ｃから得るように構成されている。
この実施例のオフセットキャンセル回路は、図３に記載されたタイムチャートに従って動作する。この動作は、オフセット電圧に応じた電位をキャパシタ１１にチャージするモード（図１参照）とアナログ電位に応じた増幅電圧のみを出力端子１９から得るモード（図２参照）との２つのモードを交互に行う。オフセットチャージモード（期間Ａ）は、スイッチ１４、１６がオンし、スイッチ１５がオフする状態にある。出力モード（期間Ｂ）は、スイッチ１４、１６がオフし、スイッチ１５がオンする状態にある。図３のタイムチャートに表示された期間Ｃは、オフセットキャンセル回路の入力端子１２に、例えば、三角波が入力した期間を示している。

この実施例のオフセットキャンセル回路は、以上のような構成であり、オフセットチャージモード（期間Ａ）において、オフセット電圧をキャパシタ１１に保持した後、出力モード（期間Ｂ）において、入力端子１２に検出信号Ｖ１が入力され、オフセットキャンセル回路の出力に、キャパシタ１１に保持された電圧が合わせ込まれて出力端子１９から出力電圧Ｖ５が出力される。その際に、このオフセットキャンセル回路は、入力されるアナログ信号がオフセットキャンセル用のキャパシタ１１を介して反転入力端子１０ａに入力され、他方、非反転入力端子１０ｂが固定電位に保持された増幅回路であるので、この反転入力端子と非反転入力端子とは仮想接地によって常に一定の電位を維持する。従って、反転入力端子１０ａとなっているＭＯＳトランジスタのゲートの寄生容量に保持される電荷も常に一定となり、この寄生容量がオフセットキャンセル容量の充放電に影響を及ぼすことは無く、寄生容量に起因する出力信号の誤差は生じない。

図１及び図２において、入力回路から入力される信号の入力端子１２における入力電圧はＶ１であり、入力回路で用いた基準電圧ＲＥＦ２に入力回路で発生したオフセット電圧Ｖｏｆｆ１を足し込んだ値（Ｖ１＝ＲＥＦ２＋Ｖｏｆｆ１）である。
オフセットキャンセル用キャパシタ１１の容量端電圧は、Ｖ２、Ｖ３であり、その容量間電圧Ｖｃは、Ｖ３−Ｖ２で表される。Ｖ２は、｛Ｒf／（Ｒi＋Ｒf）}・（Ｖ１−ＲＥＦ４）＋ＲＥＦ４であり、Ｖ３は、ＲＥＦ３＋Ｖｏｆｆ３である。Ｖｏｆｆ３は、増幅器１０で発生するオフセット電圧である。
出力モードにおいて出力端子１９から出力される出力電圧はＶ５であり、Ｖ５は（１）式で表せる。
Ｖ５＝Ｖ３＋（Ｒf／Ｒi）・（Ｖ３−Ｖ１）
−（１＋Ｒｆ／Ｒi）・Ｖｃ ・・・（１）
この（１）式に、Ｖ１＝ＲＥＦ２＋Ｖｏｆｆ１及びＶ３＝ＲＥＦ３＋Ｖｏｆｆ３を入れて計算すると、Ｖ５＝ＲＥＦ４となる。
つまり、出力モード（期間Ｂ）において、オフセットキャンセルモード（期間Ａ）でチャージされた電圧を出力電圧に合わせ込むことで、オフセット電圧Ｖｏｆｆ１乃至Ｖｏｆｆ３をキャンセルすることが出来る。

また、分圧抵抗Ｒｉ、Ｒｆは、検出された信号を出力する際に、増幅器の利得に対応した所定の抵抗比Ｒｆ/Ｒｉで構成されるため、検出信号に対する利得を任意に設定することができる。

次に、図４及び図５を参照して、実施例２を説明する。
この実施例では入力回路として電流電圧変換回路と増幅回路からなる信号検出回路を用い、実施例１で説明したオフセットキャンセル回路を適用している。
この信号検出回路は、実施例１のオフセットキャンセル回路１と、検出した信号に応じて生成された電流を電圧に変換する電流電圧変換回路２と、当該電流電圧変換回路２の出力電圧をリセット状態にするリセットスイッチ２１と、この出力電圧を増幅する増幅回路３とから構成されている。このオフセットキャンセル回路１には、増幅回路３の出力（Ｖ１）が入力される。

オフセットキャンセル回路１は、入力回路からのアナログ電位が入力される反転入力端子１０ａ、固定電位に保持された非反転入力端子１０ｂ及び出力端子１０ｃを含む増幅器１０と、反転入力端子１０ａと出力端子１０ｃとの帰還経路に接続され、入力されたアナログ電位に付加されて反転入力端子１０ａに入力される前記入力回路からオフセット電圧を保持するキャパシタ１１を有している。キャパシタ１１の一端を前記帰還経路に接続し、他端を前記アナログ電位が入力される端子と所定電位ＲＥＦ４との間で分圧された電位が入力される第１の接続点１８に接続することにより、前記オフセット電圧に応じた電位をキャパシタ１１にチャージする（図４参照）。その後、キャパシタ１１の一端を反転入力端子１０ａに接続し、他端を前記アナログ電位が入力される端子と前記増幅器の出力端子１０ｃとの間で分圧される電位が入力される第２の接続点１８に接続することにより前記アナログ電位に応じた増幅電圧のみを出力する。

電流電圧変換回路（Ｉ−Ｖアンプ）２は、第１入力端子（＋）、第２入力端子（−）及び出力端子を有する増幅器２０と、第２入力端子及び出力端子に両端が接続された抵抗Ｒ１と、抵抗Ｒ１に並列接続されたリセットスイッチ２１とを有し、増幅器２０の第１入力端子には基準電圧ＲＥＦ１が入力され、第２入力端子には光信号検出手段５の出力が入力される。出力端子には、リセットスイッチ２１がオフのとき（信号検出期間）において、光信号検出手段５にて検出した信号に応じて生成された電流を電圧に変換された検出信号が出力され、リセットスイッチ２１がオンのとき（リセット期間）において、検出信号は出力されず、増幅器２０で生じたオフセット電圧Ｖｏｆｆ２０のみが出力される。

増幅回路３は、第１入力端子（＋）、第２入力端子（−）及び出力端子を有する増幅器３０と、一端に基準電圧ＲＥＦ１が入力され、他端が増幅器３０の第２入力端子に接続された抵抗Ｒ２と、この抵抗Ｒ２及び増幅器３０の第２入力端子に一端が接続され、他端が増幅器３０の出力端子及びオフセットキャンセル回路１の入力端子（入力電圧値がＶ１）に接続される抵抗Ｒ３と、一端に増幅器２０の出力端子に接続され、他端が増幅器３０の第１入力端子に接続された抵抗Ｒ４と、この抵抗Ｒ４及び増幅器３０の第１入力端子に一端が接続され、他端に基準電圧ＲＥＦ２が入力される抵抗Ｒ５とから構成されている。
この増幅回路３は、電流電圧変換回路２にて検出された信号を増幅するために用いられ、増幅器３０の出力端子には、リセットスイッチ２１がオフのとき（信号検出期間）において、増幅された検出信号が出力され、リセットスイッチ２１がオンのとき（リセット期間）において、検出信号は出力されず、電流電圧変換回路２の増幅器２０で生じたオフセット電圧Ｖｏｆｆ２０及び増幅回路３の増幅器３０で生じたオフセット電圧Ｖｏｆｆ３０が増幅されて出力される。

以上、この実施例の信号検出回路は、光信号検出手段にて検出された信号に応じて生成された電流を電圧に変換し、入出力間を定期的に短絡することによってオフセット電圧のみを出力するリセット期間を有する電流電圧変換回路と、この電流電圧変換回路の出力電圧を増幅する増幅回路とを有する入力回路と、実施例１でのオフセットキャンセル回路とで構成され、電流電圧変換回路のリセット期間とオフセットキャンセル回路のオフセットチャージモード期間が同一の期間となるように動作させることで、各回路に起因する全てのオフセット電圧をオフセットキャンセル回路のキャパシタ１１にチャージすることが出来る。また、実施例１でのオフセットキャンセル回路を用いているため、オフセットキャンセル回路での利得を分圧抵抗の抵抗比Ｒｆ/Ｒｉにより任意に設定することができ、入力回路のオフセット電圧とオフセットキャンセル回路のオフセット電圧を同時にキャンセルし、同時に、オフセットキャンセル回路の回路構成に起因する出力信号の誤差を低減する信号検出回路を得ることが出来る。

次に、図６を参照して実施例３を説明する。
この実施例は、実施例２の信号処理回路において、オフセットキャンセル回路１に代えてオフセットキャンセル回路４を用いたものである。

オフセットキャンセル回路４は、増幅器４０、オフセット電圧を保持するキャパシタ４１、検出信号Ｖ１が入力される入力端子４２、電圧値がＶ２である接続点４８を有する直列接続された分圧抵抗Ｒｉ、Ｒｆ、基準電圧ＲＥＦ２が入力される基準電圧入力端子４３ａ、基準電圧ＲＥＦ４が入力される基準電圧入力端子４３ｂ、スイッチ４４及び４５、一端に基準電圧ＲＥＦ４が入力される基準電圧入力端子４７が接続されているスイッチ４６、出力電圧Ｖ５が出力される出力端子４９を有している。増幅器４０は、キャパシタ４１が接続された反転入力端子４０ａと、非反転入力端子４０ｂ及び出力端子４０ｃとを有している。

この回路は、増幅器４０の出力端子４０ｃと反転入力端子４０ａとはスイッチ４４により接続されて帰還経路を構成し、キャパシタ４１の反転入力端子４０ａが接続されている電極とは反対側の電極は、分圧抵抗の接続点４８に接続されている。スイッチ４５は、一端が分圧抵抗の抵抗Ｒｆに接続され、他端が増幅器４０の出力端子４０ｃ及びスイッチ４４に接続されている。また、スイッチ４６の他端は、スイッチ４５の一端と出力端子４９に接続されている。
この実施例のオフセットキャンセル回路４を構成する増幅器４０の非反転入力端子４０ｂには、図５のオフセットキャンセル回路１とは異なり、直列接続された分圧抵抗Ｒｉ、Ｒｆによって、基準電圧ＲＥＦ２が入力される基準電圧入力端子４３ａと基準電圧ＲＥＦ４が入力される基準電圧入力端子４３ｂとの間で分圧された電位が入力される。

本実施例での信号検出回路は、オフセットキャンセル回路を構成する増幅器４０の非反転入力端子４０ｂに固定電位を与える手段として、オフセットキャンセル回路４の入力端子４２と出力端子４９との間に挿入されている直列接続された分圧抵抗Ｒｉ、Ｒｆを基準電圧入力端子４３ａと基準電圧入力端子４３ｂとの間にも用いることで、基準電圧ＲＥＦ２と基準電圧ＲＥＦ４とで分圧された電位を非反転入力端子４０ｂに固定電位として与えている。
また、実施例２と同様、オフセットキャンセル回路での利得は分圧抵抗の抵抗比Ｒｆ/Ｒｉにより任意に設定することができ、入力回路のオフセット電圧とオフセットキャンセル回路のオフセット電圧を同時にキャンセルし、同時に、オフセットキャンセル回路の回路構成に起因する出力信号の誤差を低減する信号検出回路を得ることが出来る。

１、４・・・オフセットキャンセル回路
２・・・電流電圧変換回路
３・・・増幅回路
５・・・光信号検出手段
１０、２０、３０・・・増幅器
１０ａ、４０ａ・・・反転入力端子
１０ｂ、４０ｂ・・・非反転入力端子
１０ｃ、４０ｃ・・・出力端子
１１・・・キャパシタ
１２、４２・・・入力端子Ｖin
１３、１７、４３ａ、４３ｂ、４７・・・基準電圧入力端子
１４−１６、４４−４６・・・スイッチ
１８、４８・・・接続点
１９、４９・・・出力端子
２１・・・リセットスイッチ

Claims (3)

1. 入力回路からのアナログ電位が入力される反転入力端子、固定電位に保持された非反転入力端子、出力端子を含む増幅回路と、前記反転入力端子と前記出力端子との帰還経路に接続され、入力された前記アナログ電位に付加されて前記反転入力端子に入力される前記入力回路のオフセット電圧を保持する容量素子とを具備し、前記オフセット電圧がキャンセルされ、前記アナログ電位に応じた増幅電圧を生成するオフセットキャンセル回路において、前記容量素子の一端を前記帰還経路に接続し他端を前記アナログ電位が入力される端子と所定電位との間で分圧された第１の接続点に接続することで前記オフセット電圧に応じた電位を前記容量素子にチャージし、その後、前記容量素子の前記一端を前記反転入力端子に接続し前記他端を前記アナログ電位が入力される端子と前記増幅回路の出力端子との間で分圧される第２の接続点に接続することにより、前記アナログ電位に応じた増幅電圧のみを前記出力端子から得ることを特徴とするオフセットキャンセル回路。
2. 前記アナログ電位が入力される端子と前記所定電位との間の分圧と、前記アナログ電位が入力される端子と前記増幅回路の前記出力端子との間の分圧は、共に第１の抵抗と第２の抵抗の直列接続を用い、その接続部分を前記第１及び第２の接続点とすることにより実現し、前記第１の抵抗と前記第２の抵抗は、前記増幅回路の利得に対応した所定の抵抗比で構成されることを特徴とする請求項１記載のオフセットキャンセル回路。
3. 前記入力回路は、検出した信号に応じて生成された電流を電圧に変換するとともに、入出力間を定期的に短絡することによりオフセット電圧のみを出力する機能を有する電流電圧変換回路と、前記電流電圧変換回路の出力電圧を増幅する第２の増幅回路とを具備し、前記アナログ電位は、前記第２の増幅回路から出力される信号であることを特徴とする請求項１又は請求項２に記載のオフセットキャンセル回路を用いた信号検出回路
   
   

Images