TWI542153B - 弛張振盪器 - Google Patents

弛張振盪器 Download PDF

Info

Publication number
TWI542153B
TWI542153B TW102121191A TW102121191A TWI542153B TW I542153 B TWI542153 B TW I542153B TW 102121191 A TW102121191 A TW 102121191A TW 102121191 A TW102121191 A TW 102121191A TW I542153 B TWI542153 B TW I542153B
Authority
TW
Taiwan
Prior art keywords
coupled
field effect
metal oxide
oxide semiconductor
type metal
Prior art date
Application number
TW102121191A
Other languages
English (en)
Other versions
TW201448469A (zh
Inventor
羅世明
陸敏
Original Assignee
凌通科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 凌通科技股份有限公司 filed Critical 凌通科技股份有限公司
Priority to TW102121191A priority Critical patent/TWI542153B/zh
Priority to CN201310339533.8A priority patent/CN104242874A/zh
Priority to US14/166,637 priority patent/US9166569B2/en
Publication of TW201448469A publication Critical patent/TW201448469A/zh
Application granted granted Critical
Publication of TWI542153B publication Critical patent/TWI542153B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

弛張振盪器
本發明係關於一種振盪器的技術，更進一步來說，本發明係關於一種改善邏輯延遲的弛張振盪器(Relaxation Oscillator)。
隨著科技的進步，電子技術已經由最早的真空管、電晶體，進展到積體電路晶片。其用途十分的廣泛，也因此，電子產品也漸漸的成為現代人生活中不可或缺的生活必需品。然而，振盪器更是類比電路或數位電路中不可或缺的重要元件。弛張振盪器係屬於振盪器中，重要的一種。弛張振盪器常用於電容傳感器以及單晶片功率積體電路。相較於電感、電容振盪器(LC Oscillator)，弛張振盪器僅需一種儲能元件。此振盪器的優點在於，具有較寬的頻率調整範圍，以及高度的線性控制。設計良好的弛張振盪器應具有穩定性高、可調頻率範圍寬、控制線性度高等特點。
第1圖繪示為先前技術的弛張振盪器的電路圖。請參考第1圖，此弛張振盪器包括由兩個反或閘 組成的設定-重設閂鎖器101、反相器102、反或閘103、反或閘104、第一P型金屬氧化物半導體場效應電晶體MP1、第二P型金屬氧化物半導體場效應電晶體MP2、第三P型金屬氧化物半導體場效應電晶體MP3、第四P型金屬氧化物半導體場效應電晶體MP4、第一N型金屬氧化物半導體場效應電晶體MN1、第二N型金屬氧化物半導體場效應電晶體MN2、第三N型金屬氧化物半導體場效應電晶體MN3、第四N型金屬氧化物半導體場效應電晶體MN4、第一電容105以及第二電容106。第一N型金屬氧化物半導體場效應電晶體MN1、第二N型金屬氧化物半導體場效應電晶體MN2、第三P型金屬氧化物半導體場效應電晶體MP3、第四P型金屬氧化物半導體場效應電晶體MP4主要是用來作偏壓(電流源)使用，圖式中的VBP與VBN則分別是P型金屬氧化物半導體場效應電晶體的閘極偏壓與N型金屬氧化物半導體場效應電晶體的閘極偏壓。為了讓所屬技術領域具有通常知識者瞭解，此圖中標示了節點N1、節點N2、節點S3以及節點S4。
為了詳細說明此振盪器的運作原理，先假設設定-重設閂鎖器101的重設端R、設定端S、Q輸出端以及反Q輸出端的初始邏輯狀態分別是0、1、1、0。此時，節點S4的電壓為邏輯高電壓，節點S3的電壓則低於第四N型金屬氧化物半導體場效應電晶體MN4的門檻電壓。由於重設端R的邏輯狀態為0，且Q輸出端的邏輯狀態為1，因此，反或閘104的輸出端為邏輯低電壓，使 得P型金屬氧化物半導體場效應電晶體MP2導通。電容器106被快速的充電到邏輯高電壓，使得設定-重設閂鎖器101的設定端S轉為邏輯低電壓，此時，設定-重設閂鎖器101的重設端R、設定端S、Q輸出端以及反Q輸出端的邏輯狀態改變為0、0、1、0。
接下來，由於設定-重設閂鎖器101的設定端S與反Q輸出端的邏輯皆為0，使得反或閘103的輸出端輸出邏輯高電壓，因此，P型金屬氧化物半導體場效應電晶體MP1截止，電容器105透過N型金屬氧化物半導體場效應電晶體MN1進行放電。當電容器105被放電到邏輯低電壓時，設定-重設閂鎖器101的重設端R、設定端S、Q輸出端以及反Q輸出端的邏輯狀態被改變為1、0、0、1。由於此時，設定-重設閂鎖器101的設定端S以及其反Q輸出端的邏輯分別是0、1，並且，重設端R以及其Q輸出端的邏輯分別是1、0，因此，反或閘103以及反或閘104的輸出端皆為邏輯低電壓，P型金屬氧化物半導體場效應電晶體MP1以及MP2也因此導通。此時，電容器105被快速的充電到邏輯高電壓，而設定-重設閂鎖器101的重設端R、設定端S、Q輸出端以及反Q輸出端的邏輯狀態被改變為0、0、0、1。
接下來，由於設定-重設閂鎖器101的重設端R與Q輸出端的邏輯皆為0，使得第二反或閘104的輸出端輸出邏輯高電壓，因此，P型金屬氧化物半導體場效應電晶體MP2截止，電容器106透過N型金屬氧化 物半導體場效應電晶體MN2進行放電。當電容器106被放電到邏輯低電壓時，此時，設定-重設閂鎖器101的重設端R、設定端S、Q輸出端以及反Q輸出端的邏輯狀態又再度變回0、1、1、0。
第2圖繪示為先前技術的弛張振盪器的操作波形圖。請參考第2圖，所屬技術領域具有通常知識者可以看出，節點N1的電壓與節點N2的電壓雖是反相，但是兩者確有同時為邏輯低電壓的間隙。因此，導致節點S3在節點N1為邏輯低電壓時，並未立刻進行放電，且節點S4在節點N2為邏輯低電壓時，並未立刻進行放電。如此，導致此弛張振盪器的操作頻率無法提升，相反的，如要得到相同的頻率，就必須耗費更大的電流。
本發明的一目的在於提供一種弛張振盪器，藉此，提升振盪器的操作頻率，減少振盪器內部電路的延遲。
有鑒於此，本發明提供一種弛張振盪器，此弛張振盪器包括一設定-重設閂鎖器、一第一延遲電路以及一第二延遲電路。此設定-重設閂鎖器具有一設定端、一重設端、一Q輸出端以及一反Q輸出端。第一延遲電路包括一第一充電電路、一第一電容、一第一放電元件以及一第一比較偵測電路。第一充電電路的第一端耦接一電源電壓，第一充電電路的控制端耦接Q輸出端。當Q 輸出端輸出一第一邏輯電壓時，第一充電電路的第一端與該第一充電電路的第二端導通。第一電容的第一端耦接第一充電電路的第二端，且第一電容的第二端耦接一共接電壓。第一放電元件的第一端耦接第一充電電路的第二端，第一放電元件的第二端耦接共接電壓。第一比較偵測電路的輸入端耦接第一電容的第一端，且第一比較偵測電路的輸出端耦接設定-重設正反器的重設端，其中，當第一比較偵測電路的輸入端的電壓下降到第一電壓時，第一比較偵測電路的輸出端輸出第一邏輯脈衝。
第二延遲電路包括一第二充電電路、一第二電容、一第二放電元件以及一第二比較偵測電路。第二充電電路的第一端耦接一電源電壓，第二充電電路的控制端耦接反Q輸出端。當反Q輸出端輸出第一邏輯電壓時，第二充電電路的第一端與第二充電電路的第二端導通。第二電容的第一端耦接第二充電電路的第二端，且第二電容的第二端耦接共接電壓。第二放電元件的第一端耦接第二充電電路的第二端，且第二放電元件的第二端耦接共接電壓。第二比較偵測電路的輸入端耦接第二電容的第一端，第二比較偵測電路的輸出端耦接設定-重設正反器的設定端，其中，當第二比較偵測電路的輸入端的電壓下降到第一電壓時，第二比較偵測電路的輸出端輸出第一邏輯脈衝。
依照本發明較佳實施例所述之弛張振盪器，上述第一充電電路包括一第一P型金屬氧化物半導 體場效應電晶體，其中，第一P型金屬氧化物半導體場效應電晶體的閘極耦接第一充電電路的控制端，第一P型金屬氧化物半導體場效應電晶體的第一源汲極耦接第一充電電路的第一端，第一P型金屬氧化物半導體場效應電晶體的第二源汲極耦接第一充電電路的第二端。另外，第一放電元件包括第一N型金屬氧化物半導體場效應電晶體，其中，第一N型金屬氧化物半導體場效應電晶體的閘極接收一第一偏壓，第一N型金屬氧化物半導體場效應電晶體的第一源汲極耦接第一放電元件的第一端，第一N型金屬氧化物半導體場效應電晶體的第二源汲極耦接第一放電元件的第二端。
依照本發明較佳實施例所述之弛張振盪器，上述第一比較偵測電路包括一第二P型金屬氧化物半導體場效應電晶體以及一第二N型金屬氧化物半導體場效應電晶體。第二P型金屬氧化物半導體場效應電晶體的閘極耦接一第二偏壓，第二P型金屬氧化物半導體場效應電晶體的第一源汲極耦接電源電壓。第二N型金屬氧化物半導體場效應電晶體的閘極耦接第一比較偵測電路的輸入端，第二N型金屬氧化物半導體場效應電晶體的第一源汲極耦接第一比較偵測電路的輸出端以及第二P型金屬氧化物半導體場效應電晶體的第二源汲極，第二N型金屬氧化物半導體場效應電晶體的第二源汲極耦接共接電壓。
本發明另外提供一種弛張振盪器，此弛張振盪器包括一設定-重設閂鎖器、一第一延遲電路以及 一第二延遲電路。此設定-重設閂鎖器具有一設定端、一重設端、一Q輸出端以及一反Q輸出端。第一延遲電路包括一第一反相閘、一第一電容以及一第一比較偵測電路。第一反相閘的輸入端耦接Q輸出端。第一電容的第一端耦接第一反相閘的輸出端，第一電容的第二端耦接一共接電壓。第一比較偵測電路的輸入端耦接第一電容的第一端，第一比較偵測電路的輸出端耦接設定-重設正反器的重設端。第二延遲電路包括一第二反相閘、一第二電容以及一第二比較偵測電路。第二反相閘的輸入端耦接反Q輸出端。第二電容的第一端耦接第二反相閘的輸出端，第二電容的第二端耦接共接電壓。第二比較偵測電路的輸入端耦接第二電容的第一端，第二比較偵測電路的輸出端耦接設定-重設正反器的設定端。
依照本發明較佳實施例所述之弛張振盪器，上述第一反相閘包括一第一P型金屬氧化物半導體場效應電晶體以及一第一N型金屬氧化物半導體場效應電晶體。第一P型金屬氧化物半導體場效應電晶體的閘極耦接Q輸出端，第一P型金屬氧化物半導體場效應電晶體的第一源汲極耦接一電源電壓。第一N型金屬氧化物半導體場效應電晶體的閘極耦接Q輸出端，第一N型金屬氧化物半導體場效應電晶體的第一源汲極耦接第一P型金屬氧化物半導體場效應電晶體的第二源汲極，第一N型金屬氧化物半導體場效應電晶體的第二源汲極耦接共接電壓。另外，第一延遲電路更包括一第一偏壓電流源，耦接在電源 電壓與第一P型金屬氧化物半導體場效應電晶體的第一源汲極之間，用以提供一固定電流。
再者，一較佳實施例中，第一比較偵測電路包括一第二偏壓電流源以及一第二N型金屬氧化物半導體場效應電晶體。第二偏壓電流源的第一端耦接一電源電壓，用以提供一固定電流。第二N型金屬氧化物半導體場效應電晶體的閘極耦接第一比較偵測電路的輸入端，第二N型金屬氧化物半導體場效應電晶體的第一源汲極耦接第二偏壓電流源的第二端，第二N型金屬氧化物半導體場效應電晶體的第二源汲極耦接共接電壓。
本發明之精神在於藉由狀態圖分析電路，找尋先前技術的振盪器的關鍵延遲點。據此，減少先前技術的邏輯延遲(Logic Delay)，因此，本發明的弛張振盪器可提供更高速的時脈訊號，並節省電流消耗。另外，振盪器的運作原理也更加直覺，簡便設計者的使用。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
101、401‧‧‧設定一重設閂鎖器
102‧‧‧反相器
103、104‧‧‧反或閘
MP1‧‧‧第一P型金屬氧化物半導體場效應電晶體
MP2‧‧‧第二P型金屬氧化物半導體場效應電晶體
MP3‧‧‧第三P型金屬氧化物半導體場效應電晶體
MP4‧‧‧第四P型金屬氧化物半導體場效應電晶體
MN1‧‧‧第一N型金屬氧化物半導體場效應電晶體
MN2‧‧‧第二N型金屬氧化物半導體場效應電晶體
MN3‧‧‧第三N型金屬氧化物半導體場效應電晶體
MN4‧‧‧第四N型金屬氧化物半導體場效應電晶體
105‧‧‧第一電容
106‧‧‧第二電容
402‧‧‧第一延遲電路
403‧‧‧第二延遲電路
404‧‧‧反相器
405、409‧‧‧充電電路
406、410‧‧‧放電元件
407、411、804、808‧‧‧電容器
408、412、802、806‧‧‧比較偵測電路
501、503、MP601‧‧‧P型金屬氧化物半導體場效應電晶體
502、504、MN601、MN602‧‧‧N型金屬氧化物半導體場效應電晶體
R601‧‧‧電阻
701‧‧‧開關電路
702‧‧‧充電電路
801、805‧‧‧反相器
803、807‧‧‧偏壓電流源
第1圖繪示為先前技術的弛張振盪器的電路圖。
第2圖繪示為先前技術的弛張振盪器的操作波形圖。
第3圖繪示為本發明實施例針對先前技術的弛張振盪器的分析之狀態轉移圖。
第4圖繪示為本發明一較佳實施例的弛張振盪器的電路圖。
第5A圖繪示為本發明一較佳實施例的弛張振盪器的電路圖。
第5B圖繪示為本發明一較佳實施例的弛張振盪器的電路圖。
第6圖繪示為本發明一較佳實施例的弛張振盪器的偏壓產生電路的電路圖。
第7圖繪示為本發明一較佳實施例的弛張振盪器的電路圖。
第8A圖繪示為本發明一較佳實施例的弛張振盪器的電路圖。
第8B圖繪示為本發明一較佳實施例的弛張振盪器的電路圖。
第9圖繪示為本發明一較佳實施例的弛張振盪器的電路圖。
第10圖繪示為本發明一較佳實施例的弛張振盪器的電路圖。
為了讓所屬技術領域具有通常知識者可以瞭解先前技術的弛張振盪器的操作頻率無法上升的 原因，請參考第3圖，第3圖繪示為本發明實施例針對先前技術的弛張振盪器的分析之狀態轉移圖。如第3圖所示，其中，箭頭向下表示電壓下降，箭頭向上表示電壓上升。當Q輸出端開始電壓下降，反Q輸出端QB電壓向上，之後，N1節點電壓向下，接下來，S4節點電壓向上，R輸入端電壓向下，之後N2節點電壓向上。換句話說，從Q輸出端電壓下降，到N2節點電壓向上，經過了QB輸出端、N1節點、S4節點以及R輸入端的電壓延遲。
同樣的道理，當反Q輸出端QB開始電壓下降，Q輸出端電壓向上，之後，N2節點電壓向下，接下來，S3節點電壓向上，S輸入端電壓向下，之後N1節點電壓向上。換句話說，從QB輸出端電壓下降，到N1節點電壓向上，經過了Q輸出端、N2節點、S3節點以及S輸入端的電壓延遲。上述邏輯狀態圖，可以看出，從Q的電壓變化到節點N2的電壓變化之間的延遲以及從QB的電壓變化到節點N1的電壓變化的延遲，是此弛張振盪器的操作頻率無法上升的主因。
因此，在設計本發明實施例的弛張振盪器，便考慮到當反Q輸出端QB開始電壓下降，立即性的使節點N1的電壓上升，且當Q輸出端開始電壓下降，立即性的使節點N2的電壓上升。第4圖繪示為本發明一較佳實施例的弛張振盪器的電路圖。請參考第4圖，此弛張振盪器包括一設定一重設閂鎖器401、一第一延遲電路402以及一第二延遲電路403。在此實施例中，設定一重設閂 鎖器401是以兩個反或閘實施。又，在設定-重設閂鎖器401的Q輸出端後，額外耦接一反相器404，主要是用來作為一緩衝電路。此緩衝電路主要是用以增加輸出時脈訊號的驅動能力，以推動一負載，或是做波形整型用。
第一延遲電路402包括一充電電路405、放電元件406、電容器407以及比較偵測電路408。第二延遲電路403亦包括一充電電路409、放電元件410、電容器411以及比較偵測電路412。為了詳細說明此弛張振盪器的運作原理，先假設設定-重設閂鎖器401的重設端R、設定端S、Q輸出端以及反Q輸出端的初始邏輯狀態分別是0、1、1、0。此時，節點S4的電壓為邏輯高電壓，節點S3的電壓則低於比較偵測電路412的偵測電壓。由於反Q輸出端的邏輯狀態為0，且Q輸出端的邏輯狀態為1，因此，充電電路409導通，充電電路405截止，電容器411被快速的充電到邏輯高電壓，同時，電容器407透過放電元件406進行放電。當電容器407的電壓被放電到比較偵測電路408的偵測電壓時，設定-重設閂鎖器401的設定端S轉為邏輯低電壓，且設定-重設閂鎖器401的重設端R轉為邏輯高電壓，此時，設定-重設閂鎖器101的重設端R、設定端S、Q輸出端以及反Q輸出端的邏輯狀態改變為1、0、0、1。
接下來，設定-重設閂鎖器401的Q輸出端的邏輯是0，並且，反Q輸出端的邏輯是1，因此，充電電路405導通，同時，充電電路409截止。此時，電 容器407被快速的充電到邏輯高電壓，同時，電容器411透過放電元件410進行放電。當電容器411的電壓被放電到比較偵測電路412的偵測電壓時，設定-重設閂鎖器401的重設端R轉為邏輯低電壓，此時，設定-重設閂鎖器401的重設端R、設定端S、Q輸出端以及反Q輸出端的邏輯狀態被改變為0、1、1、0。
請比對先前技術與上述實施例，所屬技術領域具有通常知識者可以看出，先前技術的延遲電路需要等待設定-重設閂鎖器101的設定端S的邏輯與設定-重設閂鎖器101的反Q輸出端的邏輯同樣為0時，才會對電容器105進行放電，且先前技術的延遲電路需要等待設定-重設閂鎖器101的重設端R的邏輯與設定-重設閂鎖器101的Q輸出端的邏輯同樣為0時，才會對電容器106進行放電。在此例中，只要設定-重設閂鎖器401的Q輸出端的邏輯變為1，便可以立即的針對電容器407進行放電，且只要設定-重設閂鎖器401的反Q輸出端的邏輯變為1，便可以立即的針對電容器411進行放電。換句話說，本實施例已經大大的減少了先前技術的弛張振盪器的延遲時間。
第5A圖繪示為本發明一較佳實施例的弛張振盪器的電路圖。請參考第5A圖，在此實施例中，第一延遲電路402的充電電路405是以一P型金屬氧化物半導體場效應電晶體501實施，當設定-重設閂鎖器401的Q輸出端為邏輯0時，P型金屬氧化物半導體場效應電 晶體501導通以對電容器407充電。放電元件406是以閘極耦接一偏壓VBN的N型金屬氧化物半導體場效應電晶體502實施。比較偵測電路408則是以一N型金屬氧化物半導體場效應電晶體504與閘極耦接一偏壓VBP的P型金屬氧化物半導體場效應電晶體503實施。另外，由於第二延遲電路403的實施方式與第一延遲電路402的實施方式相同，故不予贅述。
第5B圖繪示為本發明一較佳實施例的弛張振盪器的電路圖。請參考第5B圖，在此實施例中，比較偵測電路408則是以一比較器505實施。此比較器505的正輸入端接收一參考電壓VREF，比較器505的負輸入端耦接電容器407。當Q轉變為邏輯高電壓，電容器407的電壓透過N型金屬氧化物半導體場效應電晶體502被放電到低於參考電壓VREF時，比較器505便輸出一邏輯電壓脈衝。另外，由於第二延遲電路403的實施方式與第一延遲電路402的實施方式相同，故不予贅述。另外，參考電壓VREF可以採用偏壓VBN取代或另外用帶隙參考電壓產生電路(Bandgap Reference Voltage Generator)產生。
第6圖繪示為本發明一較佳實施例的弛張振盪器的偏壓產生電路的電路圖。請參考第6圖，此偏壓產生電路係用以產生上述的偏壓VBN與VBP，此電路主要是一個基本結構的電流鏡，此電流鏡系包括一電阻R601、N型金屬氧化物半導體場效應電晶體MN601、MN602以及P型金屬氧化物半導體場效應電晶體MP601。 由此電路可知，N型金屬氧化物半導體場效應電晶體502的電流會與N型金屬氧化物半導體場效應電晶體MN601的電流成比例，且P型金屬氧化物半導體場效應電晶體503的電流會與P型金屬氧化物半導體場效應電晶體MP601的電流成比例。在此，為了讓本領域具有通常知識者，能夠完整瞭解此偏壓產生電路的意義，以下以數學的形式說明。
首先，假設流過電阻R601的電流為I R ，電流I R 可以用下述數學表示： 又，假設在第5圖的電路中的電容器407的電容為C，電容器407的電壓變化為△V，流過N型金屬半導體場效應電晶體502的電流為I M ，則：C△V=I M T (2)又，電容器407的電壓變化為△V=VDD-VBN，且電流I M 與電流I R 成一定比例(假設為m)，因此，數學式(2)可以改為 整理上述數學式(3)，可得
由上述推導，所屬技術領域具有通常知識者便可以瞭解，增加此電流源作偏壓可以讓此弛張振盪器能夠產生與電源電壓VDD、製程參數以及溫度無關的時脈訊號。
第7圖繪示為本發明一較佳實施例的弛張振盪器的電路圖。請參考第7圖，在此實施例中，第一延遲電路402除了原本的第5圖的P型金屬氧化物半導體場效應電晶體501、N型金屬氧化物半導體場效應電晶體502、P型金屬氧化物半導體場效應電晶體503、N型金屬氧化物半導體場效應電晶體504以及第4圖的電容器407之外，還增加了開關電路701以及充電電路702，其中，開關電路701是以傳輸閘的方式實施，充電電路702是以P型金屬氧化物半導體場效應電晶體實施。
較特殊的是，當設定-重設閂鎖器401的Q輸出端輸出邏輯0時，開關電路701截止，節點S4會被迅速的充電到邏輯1，因此，設定-重設閂鎖器401的R輸入端會迅速的由邏輯1轉為邏輯0。而充電電路702則另外獨立的對電容器407進行充電。當設定-重設閂鎖器401的Q輸出端輸出邏輯1時，開關電路701導通且充電電路702截止，節點S4透過開關電路701以及N型金 屬氧化物半導體場效應電晶體502進行放電。因此，此實施例可以更進一步的增加操作頻率。另外，由於第二延遲電路的實施方式與第一延遲電路402相同，故在此不予贅述。
第8A圖繪示為本發明一較佳實施例的弛張振盪器的電路圖。請參考第8A圖，在此實施例中，第一延遲電路402由反相閘801、比較偵測電路802、偏壓電流源803以及電容器804實施。第二延遲電路403由反相閘805、比較偵測電路806、偏壓電流源807以及電容器808實施。在此實施例中，比較偵測電路802是以N型金屬氧化物半導體場效應電晶體以及電流源實施，且比較偵測電路806同樣是以N型金屬氧化物半導體場效應電晶體以及電流源實施。
先假設設定-重設閂鎖器401的重設端R、設定端S、Q輸出端以及反Q輸出端的初始邏輯狀態分別是0、1、1、0。此時，節點S4的電壓為邏輯高電壓，節點S3的電壓則低於比較偵測電路806的偵測電壓(以此，例來說，是N型金屬氧化物半導體場效應電晶體的門檻電壓)。由於反Q輸出端的邏輯狀態為0，且Q輸出端的邏輯狀態為1，因此，反相閘805輸出邏輯1，反相閘801輸出邏輯0，電容器808被偏壓電流源807以定電流充電到邏輯高電壓，同時，電容器804透過反相閘801的N型金屬半導體場效應電晶體進行放電，因此，設定-重設閂鎖器401的設定端S轉為邏輯低電壓，且設定-重設閂鎖 器401的重設端R轉為邏輯高電壓，此時，設定-重設閂鎖器101的重設端R、設定端S、Q輸出端以及反Q輸出端的邏輯狀態改變為1、0、0、1。
接下來，設定-重設閂鎖器401的Q輸出端的邏輯是0，並且，反Q輸出端的邏輯是1，因此，反相器801輸出邏輯1，同時，反相閘805輸出邏輯0。此時，電容器804被偏壓電流源803以定電流充電到邏輯高電壓，同時，電容器808透過反相閘805的N型金屬半導體場效應電晶體進行放電，而設定-重設閂鎖器401的重設端R、設定端S、Q輸出端以及反Q輸出端的邏輯狀態被改變為0、1、1、0。
同樣的道理，請比對先前技術與上述實施例，所屬技術領域具有通常知識者可以看出，先前技術的延遲電路需要等待設定-重設閂鎖器101的設定端S的邏輯與設定-重設閂鎖器101的反Q輸出端的邏輯同樣為0時，才會對電容器105進行放電，且先前技術的延遲電路需要等待設定-重設閂鎖器101的重設端R的邏輯與設定-重設閂鎖器101的Q輸出端的邏輯同樣為0時，才會對電容器106進行放電。在此例中，只要設定-重設閂鎖器401的Q輸出端的邏輯變為1，便可以立即的針對電容器808進行充電，且只要設定-重設閂鎖器401的反Q輸出端的邏輯變為1，便可以立即的針對電容器804進行充電。換句話說，本實施例已經大大的減少了先前技術的弛張振盪器的延遲時間。
第8B圖繪示為本發明一較佳實施例的弛張振盪器的電路圖。請參考第8B圖，在此實施例中，比較偵測電路802是以一比較器809實施。此比較器809的負輸入端接收一參考電壓VREF，比較器809的正輸入端耦接電容器804。另外，比較偵測電路806是以一比較器810實施。此比較器810的負輸入端接收一參考電壓VREF，比較器810的正輸入端耦接電容器808。由於運作原理相同，差異僅在於偵測電壓是以參考電壓VREF決定，而非金屬氧化物半導體場效應電晶體的門檻電壓。
第9圖繪示為本發明一較佳實施例的弛張振盪器的電路圖。請參考第8圖與第9圖，在此實施例中，延遲電路的反相閘801與805的P型金屬氧化物半導體場效應電晶體皆被移除。在第8圖中，實際P型金屬氧化物半導體場效應電晶體的用意是當N型金屬氧化物半導體場效應電晶體在執行放電時，P型金屬氧化物半導體場效應電晶體不導通，因此，電流源803與807的電流不會流過N型金屬氧化物半導體場效應電晶體，藉以避免額外的耗流。在此實施例中，P型金屬氧化物半導體場效應電晶體雖然被移除，然元件疊接數量減少，使此弛張振盪器可以操作在更加低壓的環境。此弛張振盪器的邏輯動作與原理與第8圖的弛張振盪器的邏輯動作與原理相同，故不予贅述。
第10圖繪示為本發明一較佳實施例的弛張振盪器的電路圖。請參考第10圖與第5圖，在此實 施例中，延遲電路402、403分別被額外加入了N型金屬氧化物半導體場效應電晶體1001、1002。上述N型金屬氧化物半導體場效應電晶體1001可以在充電電路501對電容充電時，阻斷放電路徑(502)，如此，可以達到快速充電的功效，進一步改善此弛張振盪器的頻率。
綜上所述，本發明之精神在於藉由狀態圖分析電路，找尋先前技術的振盪器的關鍵延遲點。據此，減少先前技術的邏輯延遲(Logic Delay)，因此，本發明的弛張振盪器可提供更高速的時脈訊號，並節省電流消耗。另外，振盪器的運作原理也更加直覺，簡便設計者的使用。
另外，在本發明的較佳實施例中，上述延遲電路若配合較佳實施例的偏壓產生電路，此弛張振盪器可以進一步產生不受到電源電壓、製成參數與溫度影響的時脈訊號。
在較佳實施例之詳細說明中所提出之具體實施例僅用以方便說明本發明之技術內容，而非將本發明狹義地限制於上述實施例，在不超出本發明之精神及以下申請專利範圍之情況，所做之種種變化實施，皆屬於本發明之範圍。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
401‧‧‧設定-重設閂鎖器
402‧‧‧第一延遲電路
403‧‧‧第二延遲電路
404‧‧‧反相器
405、409‧‧‧充電電路
406、410‧‧‧放電元件
407、411‧‧‧電容器
408、412‧‧‧比較偵測電路

Claims (4)

  1. 一種弛張振盪器，包括：一設定-重設閂鎖器，具有一設定端、一重設端、一Q輸出端以及一反Q輸出端；一第一延遲電路，包括：一第一充電電路，包括一第一端、一第二端以及一控制端，其中，該第一充電電路的第一端耦接一電源電壓，該第一充電電路的控制端耦接該Q輸出端，其中，當該Q輸出端輸出一第一邏輯電壓時，該第一充電電路的第一端與該第一充電電路的第二端導通；一第一電容，包括一第一端以及一第二端，其中，該第一電容的第一端耦接該第一充電電路的第二端，該第一電容的第二端耦接一共接電壓；一第一放電元件，包括一第一端以及一第二端，其中，該第一放電元件的第一端耦接該第一充電電路的第二端，該第一放電元件的第二端耦接該共接電壓；以及一第一比較偵測電路，包括一輸入端以及一輸出端，其中，該第一比較偵測電路的輸入端耦接該第一電容的第一端，該第一比較偵測電路的輸出端耦接該設定-重設正反器的重設端，其中，當該第一比較偵測電路的輸入端的電壓下降到一第一電壓時，該第一比較偵測電路的輸出端輸出一第一邏輯脈衝；以及一第二延遲電路，包括：一第二充電電路，包括一第一端、一第二端以及 一控制端，其中，該第二充電電路的第一端耦接一電源電壓，該第二充電電路的控制端耦接該反Q輸出端，其中，當該反Q輸出端輸出該第一邏輯電壓時，該第二充電電路的第一端與該第二充電電路的第二端導通；一第二電容，包括一第一端以及一第二端，其中，該第二電容的第一端耦接該第二充電電路的第二端，該第二電容的第二端耦接該共接電壓；一第二放電元件，包括一第一端以及一第二端，其中，該第二放電元件的第一端耦接該第二充電電路的第二端，該第二放電元件的第二端耦接該共接電壓；以及一第二比較偵測電路，包括一輸入端以及一輸出端，其中，該第二比較偵測電路的輸入端耦接該第二電容的第一端，該第二比較偵測電路的輸出端耦接該設定-重設正反器的設定端，其中，當該第二比較偵測電路的輸入端的電壓下降到一第二電壓時，該第二比較偵測電路的輸出端輸出該第一邏輯脈衝，其中，該第一放電元件包括：一第一N型金屬氧化物半導體場效應電晶體，包括一閘極、一第一源汲極以及一第二源汲極，其中，該第一N型金屬氧化物半導體場效應電晶體的閘極接收一第一偏壓，該第一N型金屬氧化物半導體場效應電晶體的第一源汲極耦接該第一放電元件的第一端，該第一N型金屬氧化物半導體場效應電晶體的第二源汲極耦接該第一放電元件的第二端， 其中，該第一偏壓由一偏壓產生電路產生，該偏壓產生電路包括：一第一電阻，包括一第一端以及一第二端，其中，該第一電阻的第一端耦接該電源電壓；一第二N型金屬氧化物半導體場效應電晶體，包括一閘極、一第一源汲極以及一第二源汲極，其中，該第二N型金屬氧化物半導體場效應電晶體的閘極耦接該第二N型金屬氧化物半導體場效應電晶體的第一源汲極，且該第二N型金屬氧化物半導體場效應電晶體的第二源汲極耦接該共接電壓；一第三N型金屬氧化物半導體場效應電晶體，包括一閘極、一第一源汲極以及一第二源汲極，其中，該第三N型金屬氧化物半導體場效應電晶體的閘極耦接該第二N型金屬氧化物半導體場效應電晶體的閘極，且該第三N型金屬氧化物半導體場效應電晶體的第二源汲極耦接該共接電壓；以及一第二P型金屬氧化物半導體場效應電晶體，包括一閘極、一第一源汲極以及一第二源汲極，其中，該第二P型金屬氧化物半導體場效應電晶體的閘極耦接該第二P型金屬氧化物半導體場效應電晶體的第二源汲極以及該第三N型金屬氧化物半導體場效應電晶體的第一源汲極，該第二P型金屬氧化物半導體場效應電晶體的第一源汲極耦接該電源電壓，其中，該第二N型金屬氧化物半導體場效應電晶體的 閘極之電壓為該第一偏壓。
  2. 如申請專利範圍第1項所記載之弛張振盪器，其中，該第一充電電路包括：一第一P型金屬氧化物半導體場效應電晶體，包括一閘極、一第一源汲極以及一第二源汲極，其中，該第一P型金屬氧化物半導體場效應電晶體的閘極耦接該第一充電電路的控制端，該第一P型金屬氧化物半導體場效應電晶體的第一源汲極耦接該第一充電電路的第一端，該第一P型金屬氧化物半導體場效應電晶體的第二源汲極耦接該第一充電電路的第二端。
  3. 如申請專利範圍第1項所記載之弛張振盪器，其中，該第一比較偵測電路包括：一第三P型金屬氧化物半導體場效應電晶體，包括一閘極、一第一源汲極以及一第二源汲極，其中，該第三P型金屬氧化物半導體場效應電晶體的閘極耦接一第二偏壓，該第三P型金屬氧化物半導體場效應電晶體的第一源汲極耦接該電源電壓；以及一第四N型金屬氧化物半導體場效應電晶體，包括一閘極、一第一源汲極以及一第二源汲極，其中，該第四N型金屬氧化物半導體場效應電晶體的閘極耦接該第一比較偵測電路的輸入端，該第四N型金屬氧化物半導體場效應電晶體的第一源汲極耦接該第一比較偵測電路的輸出 端以及該第三P型金屬氧化物半導體場效應電晶體的第二源汲極，該第四N型金屬氧化物半導體場效應電晶體的第二源汲極耦接該共接電壓。
  4. 如申請專利範圍第1項所記載之弛張振盪器，其中，在該第一電容的第一端與該第一充電電路的第二端之間更包括：一第一開關，包括一第一端、一第二端以及一控制端，其中，當該第一開關的控制端耦接該Q輸出端，該第一開關的第一端耦接該第一放電元件的第一端與該第一充電電路的第二端，該第一開關的第二端耦接該第一電容的第一端；以及一第三充電電路，包括一第一端、一第二端以及一控制端，其中，該第三充電電路的第一端耦接該電源電壓，該第三充電電路的控制端耦接該Q輸出端，該第三充電電路的第二端耦接該第一電容的第一端，其中，當該Q輸出端輸出該第一邏輯電壓時，該第三充電電路的第一端與該第三充電電路的第二端導通，且該第一開關的第一端與該第一開關的第二端截止，其中，當該Q輸出端輸出一第二邏輯電壓時，該第三充電電路的第一端與該第三充電電路的第二端截止，且該第一開關的第一端與該第一開關的第二端導通。
TW102121191A 2013-06-14 2013-06-14 弛張振盪器 TWI542153B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102121191A TWI542153B (zh) 2013-06-14 2013-06-14 弛張振盪器
CN201310339533.8A CN104242874A (zh) 2013-06-14 2013-08-06 弛张振荡器
US14/166,637 US9166569B2 (en) 2013-06-14 2014-01-28 Relaxation oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102121191A TWI542153B (zh) 2013-06-14 2013-06-14 弛張振盪器

Publications (2)

Publication Number Publication Date
TW201448469A TW201448469A (zh) 2014-12-16
TWI542153B true TWI542153B (zh) 2016-07-11

Family

ID=52018728

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102121191A TWI542153B (zh) 2013-06-14 2013-06-14 弛張振盪器

Country Status (3)

Country Link
US (1) US9166569B2 (zh)
CN (1) CN104242874A (zh)
TW (1) TWI542153B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108512532A (zh) * 2018-06-29 2018-09-07 长江存储科技有限责任公司 张弛振荡器
TWI670929B (zh) * 2016-11-30 2019-09-01 美商豪威科技股份有限公司 無帶隙基準的自偏置積體振盪器

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105071786B (zh) * 2015-07-30 2018-01-09 北京大学 一种采用半周期预充电补偿技术的电阻电容型弛豫振荡器
CN105391433B (zh) * 2015-11-16 2016-10-05 深圳市汇春科技股份有限公司 一种带失效检测机制的时钟电路
US10050612B1 (en) * 2017-04-06 2018-08-14 Texas Instruments Incorporated Resistor-capacitor (RC) delay circuit with a precharge mode
TWI673952B (zh) * 2018-12-28 2019-10-01 大陸商北京集創北方科技股份有限公司 Rc振盪器
CN110492846B (zh) * 2019-07-17 2023-06-27 南开大学 超低功耗弛张振荡器及控制方法
WO2021142697A1 (zh) * 2020-01-16 2021-07-22 华为技术有限公司 时钟信号发生器、片内时钟系统及芯片
JP2022156260A (ja) * 2021-03-31 2022-10-14 ラピステクノロジー株式会社 発振回路
CN114388017A (zh) * 2021-12-29 2022-04-22 中天弘宇集成电路有限责任公司 振荡电路及存储器
TWI821142B (zh) * 2023-04-06 2023-11-01 智原科技股份有限公司 弛張振盪器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0334619A (ja) * 1989-06-29 1991-02-14 Nec Corp Ｃｒ型発振回路
EP1049256A1 (en) * 1999-04-30 2000-11-02 STMicroelectronics S.r.l. Low supply voltage oscillator circuit, particularly of the CMOS type
US6600379B2 (en) * 2001-12-21 2003-07-29 Micrel, Incorporated Voltage-controlled variable duty-cycle oscillator
KR100510535B1 (ko) * 2003-07-10 2005-08-26 삼성전자주식회사 전원 전압에 반비례하게 출력 신호의 주파수를 가변시키는오실레이터
CN101119107B (zh) * 2007-09-25 2011-05-04 苏州华芯微电子股份有限公司 低功耗无交叠四相时钟电路及实现方法
CN103916101B (zh) * 2012-12-31 2017-12-26 意法半导体研发(深圳)有限公司 产生振荡信号的电路和方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI670929B (zh) * 2016-11-30 2019-09-01 美商豪威科技股份有限公司 無帶隙基準的自偏置積體振盪器
CN108512532A (zh) * 2018-06-29 2018-09-07 长江存储科技有限责任公司 张弛振荡器

Also Published As

Publication number Publication date
CN104242874A (zh) 2014-12-24
TW201448469A (zh) 2014-12-16
US9166569B2 (en) 2015-10-20
US20140368284A1 (en) 2014-12-18

Similar Documents

Publication Publication Date Title
TWI542153B (zh) 弛張振盪器
Maghsoudloo et al. A high-speed and ultra low-power subthreshold signal level shifter
US9112485B2 (en) Comparator with transition threshold tracking capability
TWI451698B (zh) 具有低輸入電壓轉寬範圍高輸出電壓的高速準位切換器
CN102075184A (zh) 运行参数监控电路和方法
US10345157B2 (en) On-chip temperature sensing device
US10135428B2 (en) Methods and apparatus for a low power relaxation oscillator
Asano et al. A 1.66-nW/kHz, 32.7-kHz, 99.5 ppm/° C fully integrated current-mode RC oscillator for real-time clock applications with PVT stability
US8106715B1 (en) Low-power oscillator
CN107690749B (zh) 振荡器、集成电路、计时芯片和电子设备
US9007138B2 (en) Oscillator with startup circuitry
Patel et al. Comparative analysis of adiabatic logic techniques
CN108123682B (zh) 振荡装置
Tsai et al. A nano-scale 2× VDD I/O buffer with encoded PV compensation technique
US20190372561A1 (en) Power- and area-efficient clock detector
Wang et al. 2xVDD digital output buffer insensitive to process and voltage variations
CN110706642B (zh) 一种用于led显示屏驱动芯片的振荡电路
Patne et al. Design and Implementation of Tied Output Dynamic Dual Clocked Comparator
JP2009159148A (ja) アナログスイッチ
Manikandan et al. A 1.2 pJ/cycle KHz Timer Circuit for Heavily Duty-Cycled Systems
Mirzoyan et al. A novel process corner detection circuit
Bondog A D-Type Flip-Flop with Enhanced Timing Using CMOS Technology and Low Supply Voltage
Wangt et al. 2× VDD 28-nm CMOS digital output buffer using low-Vth transistors for slew rate adjustment
Kim et al. A 32nm and 0.9 V CMOS Phase-Locked Loop with leakage current and power supply noise compensation
US20100231273A1 (en) Semiconductor device