TWI821142B - 弛張振盪器 - Google Patents

弛張振盪器 Download PDF

Info

Publication number
TWI821142B
TWI821142B TW112112866A TW112112866A TWI821142B TW I821142 B TWI821142 B TW I821142B TW 112112866 A TW112112866 A TW 112112866A TW 112112866 A TW112112866 A TW 112112866A TW I821142 B TWI821142 B TW I821142B
Authority
TW
Taiwan
Prior art keywords
transistor
node
terminal
voltage
receives
Prior art date
Application number
TW112112866A
Other languages
English (en)
Other versions
TW202441894A (zh
Inventor
劉浩維
游岳華
林鴻任
Original Assignee
智原科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 智原科技股份有限公司 filed Critical 智原科技股份有限公司
Priority to TW112112866A priority Critical patent/TWI821142B/zh
Priority to CN202311210247.1A priority patent/CN118783898A/zh
Application granted granted Critical
Publication of TWI821142B publication Critical patent/TWI821142B/zh
Priority to US18/395,790 priority patent/US20240339991A1/en
Publication of TW202441894A publication Critical patent/TW202441894A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/014—Modifications of generator to ensure starting of oscillations

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Surgical Instruments (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

本發明揭露一種弛張振盪器。弛張振盪器包括一啟動電路。於啟動期間，啟動電路根據控制信號，將弛張振盪器的二個輸出信號控制為互補，使得弛張振盪器可成功啟動。因此，弛張振盪器可產生週期性的方波信號，並防止弛張振盪器在啟動期間發生鎖死情況。

Description

弛張振盪器
本發明是有關於一種振盪電路(oscillating circuit)，且特別是有關於一種弛張振盪器(relaxation oscillator)。
眾所周知，弛張振盪器為一種振盪電路，可用來產生非正弦波的週期信號。舉例來說，非正弦波的週期信號可為方波信號(square wave signal)或者鋸齒波信號(sawtooth signal)。
請參照第1A圖，其所繪示為習知弛張振盪器。請參照第1B圖，其所繪示為習知弛張振盪器的相關信號示意圖。
弛張振盪器100包括一運算放大器110、一電容器C、電阻r1、r2、r3。運算放大器110連接至二個電壓源(voltage source)分別接收第一供應電壓Vdd與第二供應電壓-Vss，其中第一供應電壓Vdd為正電壓，第二供應電壓-Vss為負電壓。
再者，電阻r1連接於運算放大器110的負輸入端與輸出端之間，電容器C連接於運算放大器110的負輸入端與接地端GND之間，電阻r2連接於運算放大器110的正輸入端與輸出端之間，電阻r3連接於運算放大器110的正輸入端與接地端GND之間。其中，運算放大器110負輸入端的電壓為V-，運算放大器110 正輸入端的電壓為V+，運算放大器110輸出端的電壓為Vo，電容器C上的電壓Vc等於運算放大器110負輸入端的電壓為V-，亦即Vc=V-。
如第1A圖與第1B圖所示，電阻r2與電阻r3形成分壓器(voltage divider)，假設[r3/(r2+r3)]=β，β大於零，且β小於1。因此，運算放大器110正輸入端的電壓V+與輸出端電壓Vo與之間的關係為，V+=β×Vo。因此，當輸出端電壓Vo為第一供應電壓Vdd時，運算放大器110的正輸入端電壓V+=β×Vdd。再者，當輸出端電壓Vo為第二供應電壓-Vss時，運算放大器110的正輸入端電壓V+=-β×Vss。
於時間點t1時，運算放大器110負輸入端的電壓V-低於正輸入端的電壓V+，運算放大器110輸出端的電壓Vo由第二電壓-Vss切換為第一電壓Vdd，正輸入端的電壓V+切換為(β×Vdd)。此時，電容器C由(-β×Vss)開始充電(charge)。
於時間點t2時，電容器C充電至(β×Vdd)，並使得運算放大器110負輸入端的電壓V-大於正輸入端的電壓V+，運算放大器110輸出端的電壓Vo由第一電壓Vdd切換為第二電壓-Vss，正輸入端的電壓V+切換為(-β×Vss)。此時，電容器C由(β×Vdd)開始放電(discharge)。
同理，於時間點t3，運算放大器110輸出端的電壓Vo由第二電壓-Vss切換為第一電壓Vdd，電容器C由(-β×Vss)開始充電(charge)。於時間點t4，運算放大器110輸出端的電壓Vo由第一電壓Vdd切換為第二電壓-Vss，電容器C由(β×Vdd)開始放電(discharge)。依此類推。因此，在弛張振盪器100中，運算放大器110的輸出端即可產生週期性的方波信號。
本發明為一種弛張振盪器，包括：一壓控電流電路接收一第一電源電壓，其中該壓控電流電路包括：一第一電流路徑、一第二電流路徑、一第三電流路徑與一第四電流路徑，該第一電流路徑耦接至一第一節點，該第二電流路徑耦接至一第二節點，該第三電流路徑耦接至一第三節點，該第四電流路徑耦接至一第四節點，且該第二節點的電壓為該弛張振盪器的一第一輸出信號；一第一電晶體，該第一電晶體的一汲極端連接至該第二節點，該第一電晶體的一源極端連接至一第五節點，該第一電晶體的一閘極端連接至該第一節點；一第二電晶體，該第二電晶體的一汲極端連接至該第三節點，該第二電晶體的一源極端連接至該第五節點，該第二電晶體的一閘極端連接至該第四節點；一第三電晶體，該第三電晶體的一汲極端連接至該第一節點，該第三電晶體的一源極端連接至該第五節點，該第三電晶體的一閘極端連接至該第三節點；一第四電晶體，該第四電晶體的一汲極端連接至該第四節點，該第四電晶體的一源極端連接至該第五節點，該第四電晶體的一閘極端連接至該第二節點；一第一電容器，連接於該第一節點與該第五節點之間；一第二電容器，連接於該第四節點與該第五節點之間，且該第五節點接收一第二電源電壓；一拴鎖電路，該拴鎖電路的一第一端連接至該第二節點，該拴鎖電路的一第二端連接至該第三節點，且該拴鎖電路的一第三端連接至該第五節點；一組合邏輯電路，接收一控制信號，並產生一第一信號與一第二信號；一第五電晶體，該第五電晶體的一汲極端連接至該第二節點，該第五電晶體的一源極端連接至該第五節點，該第五電晶體的一閘極端接收該第二信號；一第六電晶體，該第六電晶體的一汲極端連接至該第三節點，該第六電晶體的一源極端連接至該第五節 點，該第六電晶體的一閘極端接收該第一信號；一第七電晶體，該第七電晶體的一汲極端連接至該第一節點，該第七電晶體的一源極端連接至該第五節點，該第七電晶體的一閘極端接收該第二信號；以及，一第八電晶體，該第八電晶體的一汲極端連接至該第四節點，該第八電晶體的一源極端連接至該第五節點，該第八電晶體的一閘極端接收該第二信號。當該控制信號未動作之後，該弛張振盪器未正常運作。當該控制信號動作之後，該弛張振盪器正常運作。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
100,200,400,500:弛張振盪器
110:運算放大器
210,610:壓控電流電路
220,710,720:拴鎖電路
410:組合邏輯電路
412,722,724:反閘
416:延遲元件
418:或閘
第1A圖為習知弛張振盪器；第1B圖為習知弛張振盪器的相關信號示意圖；第2A圖為本發明弛張振盪器的第一實施例；第2B圖為本發明第一實施例弛張振盪器正常運作時的信號示意圖；第2C圖為第一實施例弛張振盪器正常運作時的狀態圖；第3圖為第一實施例弛張振盪器於啟動過程的信號示意圖；第4A圖為本發明弛張振盪器的第二實施例；第4B圖為本發明第二實施例弛張振盪器的相關信號示意圖；第5圖為本發明弛張振盪器的第三實施例；第6圖為另一個壓控電流電路的範例；以及第7A圖與第7B圖為拴鎖電路的另二範例。
本發明揭露一種全新架構的弛張振盪器。請參照第2A圖，其所繪示為本發明弛張振盪器的第一實施例。弛張振盪器200包括：壓控電流電路(voltage control current circuit)210、拴鎖電路(latching circuit)220、電晶體M1~M4、電容器C1、C2。其中，電晶體M1~M4為n型電晶體。
壓控電流電路210接收一第一供應電壓Vdd，舉例來說第一供應電壓為5V。壓控電流電路210更包括四條電流路徑(current path)，第一電流路徑耦接(couple to)至節點a，第二電流路徑耦接至節點b，第三電流路徑耦接至節點c，第四電流路徑耦接至節點d。實際上，在第一實施例的弛張振盪器200中，四條電流路徑是直接連接到對應的節點。而在其他的實施例中，四條電流路徑也可經由其他元件耦接到對應的節點。
電晶體M1的第一汲/源端(drain/source terminal)連接至節點b，電晶體M1的第二汲/源極端連接至節點e，電晶體M1的閘極端連接至節點a。電晶體M2的第一汲/源端連接至節點c，電晶體M2的第二汲/源極端連接至節點e，電晶體M2的閘極端連接至節點d。電晶體M3的第一汲/源端連接至節點a，電晶體M3的第二汲/源極端連接至節點e，電晶體M3的閘極端連接至節點c。電晶體M4的第一汲/源端連接至節點d，電晶體M4的第二汲/源極端連接至節點e，電晶體M4的閘極端連接至節點b。
根據本發明的實施例，節點b的電壓作為弛張振盪器200的第一輸出信號Out1，節點c的電壓作為弛張振盪器200的第二輸出信號Out2。當然，弛 張振盪器200也可以僅有單一個輸出信號。也就是說，以節點b或者點c的電壓作為輸出信號。
再者，電容器C1連接於節點a與節點e之間，節點a與節點e之間的電壓差(voltage difference)為電容器C1上的電壓Vc1。電容器C2連接於節點d與節點e之間，節點d與節點e之間的電壓差電容器C2上的電壓Vc2。另外，節點e接收第二供應電壓Vss。舉例來說，第二供應電壓Vss為接地電壓(0V)。
壓控電流電路210包括電晶體Ma~Md，且電晶體Ma~Md為p型電晶體。電晶體Ma的第一汲/源端接收第一供應電壓Vdd，電晶體Ma的第二汲/源極端為第一電流路徑，電晶體Ma的閘極端接收偏壓電壓(bias voltage，Vbias)。電晶體Mb的第一汲/源端接收第一供應電壓Vdd，電晶體Mb的第二汲/源極端為第二電流路徑，電晶體Mb的閘極端接收偏壓電壓Vbias。電晶體Mc的第一汲/源端接收第一供應電壓Vdd，電晶體Mc的第二汲/源極端為第三電流路徑，電晶體Mc的閘極端接收偏壓電壓Vbias。電晶體Md的第一汲/源端接收一第一供應電壓Vdd，電晶體Md的第二汲/源極端為第四電流路徑，電晶體Md的閘極端接收偏壓電壓Vbias。
再者，壓控電流電路210的偏壓電壓Vbias可調整四條電流路徑所輸出的電流大小，且四條電流路徑所輸出的電流大小比例於對應電晶體M1~M4的尺寸(size)。舉例來說，電晶體Ma~Md有相同的尺寸(size)，當偏壓電壓Vbias控制第一輸出電流路徑上產生電流Ia時，則電流Ia的大小與其他三條電流路徑上的電流大小相同。
拴鎖電路220包括電晶體Mx、My，電晶體Mx、My為n型電晶體。電晶體Mx的第一汲/源端連接至節點b，電晶體Mx的第二汲/源極端連接至節點 e，電晶體Mx的閘極端連接至節點c。電晶體My的第一汲/源端連接至節點c，電晶體My的第二汲/源極端連接至節點e，電晶體My的閘極端連接至節點b。
再者，當第一輸出信號Out1為高壓準位(high voltage level，Hi)且第二輸出信號Out2為低壓準位(low voltage level，Lo)時，可視為拴鎖電路220的第一狀態(first state)。當第一輸出信號Out1為低壓準位(Lo)且於第二輸出信號Out2為高壓準位(Hi)時，可視為拴鎖電路220的第二狀態(second state)。舉例來說，高壓準位(Hi)為第一供應電壓Vdd，低壓準位(Lo)為第二供應電壓Vss。
請參照第2B圖，其所繪示為本發明第一實施例弛張振盪器正常運作時的信號示意圖。於時間點t1時，電容器C2的電壓Vc2充電至Vth2，且Vth2為電晶體M2的臨限電壓(threshold voltage)。因此，電晶體M2開啟(turn on)，節點c的電壓(第二輸出信號Out2)為低壓準位(Lo)，電晶體Mx關閉(turn off)，節點b的電壓(第一輸出信號Out1)為高壓準位(Hi)，電晶體My開啟(turn on)。此時，拴鎖電路220切換為第一狀態。
於時間點t1至時間點t2之間，由於第一輸出信號Out1為高壓準位(Hi)，電晶體M4開啟(turn on)，電容器C2由Vth2開始放電(discharge)，電容器C2的電壓Vc2開始下降。另外，由於第二輸出信號Out2為低壓準位(Lo)，電晶體M3關閉(turn off)，電容器C1開始充電(charge)，電容器C1的電壓Vc1開始上升。此時，電晶體M1、M2關閉，拴鎖電路220維持在第一狀態。
於時間點t2時，電容器C1的電壓Vc1充電至Vth1，且Vth1為電晶體M1的臨限電壓(threshold voltage)。因此，電晶體M1開啟(turn on)，節點b的電壓(第一輸出信號Out1)為低壓準位(Lo)，電晶體My關閉(turn off)，節點c的電壓(第二 輸出信號Out2)為高壓準位(Hi)，電晶體Mx開啟(turn on)。此時，拴鎖電路220切換為第二狀態。
於時間點t2至時間點t3之間，由於第一輸出信號Out1為低壓準位(Lo)，電晶體M4關閉(turn off)，電容器C2開始充電(charge)，電容器C2的電壓Vc2開始上升。另外，由於第二輸出信號Out2為高壓準位(Hi)，電晶體M1開啟(turn on)，電容器C1由Vth1開始放電(discharge)，電容器C1的電壓Vc1開始下降。此時，電晶體M1、M2關閉，拴鎖電路220維持在為第二狀態。
同理，於時間點t3，電容器C2的電壓Vc2充電至Vth2，電晶體M2開啟(turn on)，電晶體My開啟(turn on)，節點c的電壓(第二輸出信號Out2)為低壓準位(Lo)，電晶體Mx關閉(turn off)，節點b的電壓(第一輸出信號Out1)為高壓準位(Hi)。此時，拴鎖電路220切換為第一狀態。
同理，於時間點t4，電容器C1的電壓Vc1充電至Vth1，電晶體M1開啟(turn on)，電晶體My關閉(turn off)，節點c的電壓(第二輸出信號Out2)為高壓準位(Hi)，電晶體Mx開啟(turn on)，節點b的電壓(第一輸出信號Out1)為低壓準位(Lo)。此時，拴鎖電路220切換為第二狀態。依此類推。
因此，本發明的弛張振盪器200可產生互補的(complementary)第一輸出信號Out1與第二輸出信號Out2，且第一輸出信號Out1與第二輸出信號Out2皆為週期性的方波信號。
請參照第2C圖，其所繪示為第一實施例弛張振盪器正常運作時的狀態圖(state diagram)。當拴鎖電路220在第一狀態時，第一輸出信號Out1為高壓準位(Hi)且第二輸出信號Out2為低壓準位(Lo)。之後，電容器C1開始充電，電容器C2開始放電，使得電晶體M1、M2皆關閉(turn off)。
當電容器C1充電至Vth1時，電晶體M1開啟，電晶體M2維持關閉。此時，拴鎖電路220切換為第二狀態，第一輸出信號Out1為低壓準位(Lo)且第二輸出信號Out2為高壓準位(Hi)。之後，電容器C1開始放電，電容器C2開始充電，使得電晶體M1、M2皆關閉(turn off)。
當電容器C2充電至Vth2時，電晶體M2開啟，電晶體M1維持關閉。此時，拴鎖電路220切換為第一狀態，第一輸出信號Out1為高壓準位(Hi)且第二輸出信號Out2為低壓準位(Lo)。依此類推。
本發明的弛張振盪器200的工作週期(operation period，T)可根據壓控電流電路210的電流Ia，電容器C1、C2的電容值與電晶體M1、M2的臨限電壓Vth1、Vth2來決定。舉例來說，壓控電流電路210的電晶體Ma~Md有相同的尺寸(size)，所有電流路徑皆可產生電流Ia。
因此，在時間點t1與時間點t2之間(亦即，T12)，電容器C1所累積的電荷(charge)Q=Ia×T12=c1×Vth1。因此，T12=(c1×Vth1)/Ia。同理，T23=(c2×Vth2)/Ia。其中，c1為電容器C1的電容值，c2為電容器C2的電容值。因此，弛張振盪器200之工作週期T=T12+T23。
然而，第一實施例弛張振盪器200於電源啟動(start-up)時，可能發生鎖死情況(deadlock situation)。以下說明之。
請參照第3圖，其所繪示為第一實施例弛張振盪器於啟動過程的信號示意圖。於時間點t0，弛張振盪器200接收電源而啟動(start up)。舉例來說，第一電源電壓Vdd為5V，第二電源電壓Vss為接地壓電(0V)。因此，於時間點t0之後，第一電源電壓Vdd逐漸上升，第二電源電壓Vss維持在接地電壓(0V)。
於時間點t1，電容器C1的電壓Vc1與電容器C2的電壓Vc2同時開始上升。由於電容器C1的電壓Vc1與電容器C2的電壓Vc2上無法開啟電晶體M1、M2，第一輸出信號Out1與第二輸出信號Out2可視為高壓準位。
於時間點t2，電容器C1的電壓Vc1與電容器C2的電壓Vc2同時開啟(turn on)電晶體M1、M2，且電晶體Mx、My同時關閉(turn off)，使得第一輸出信號Out1與第二輸出信號Out2同時切換為低壓準位。此時，電容器C1的電壓Vc1與電容器C2的電壓Vc2繼續上升，並造成第一輸出信號Out1與第二輸出信號Out2維持在低壓準位，無法產生週期性的方波信號，弛張振盪器200發生鎖死情況。
由於第一實施例弛張振盪器200在啟動的過程，電容器C1的電壓Vc1與電容器C2的電壓Vc2同時上升，使得第一輸出信號Out1與第二輸出信號Out2無法產生互補的方波信號。也就是說，弛張振盪器200在啟動的過程有可能發生鎖死情況，使得弛張振盪器200無法正常運作。
為了解決第一實施例弛張振盪器200在啟動過程中發生鎖死情況而無法正常運作，本發明增加一個控制信號Ctrl，由利用電子元件組成啟動電路(start-up circuit)來解決上述問題。
請參照第4A圖，其所繪示為本發明弛張振盪器的第二實施例。相較於第一實施例的弛張振盪器400，第二實施例的弛張振盪器200更包括：組合邏輯電路410與電晶體M5~M8。其中，電晶體M5~M8為n型電晶體。再者，壓控電流電路210與拴鎖電路220的電路結構相同於第一實施例，電晶體M1~M4、電容器C1與C2的連接關係也相同於第一實施例，此處不再贅述。
組合邏輯電路410包括：反閘(NOT gate)412、延遲元件(delay element)416與或閘(OR gate)418。反閘412輸入端接收控制信號Ctrl，反閘輸出端 產生第一信號S1。也就是說，控制信號Ctrl與第一信號S1互補。再者，延遲元件416的輸入端連接至反閘412輸出端。或閘418的二個輸入端分別連接至反閘412輸出端與延遲元件416的輸出端，或閘418的輸出端產生第二信號S2。
電晶體M5的第一汲/源端連接至節點b，電晶體M5的第二汲/源極端連接至節點e，電晶體M5的閘極端接收第二信號S2。電晶體M6的第一汲/源端連接至節點c，電晶體M6的第二汲/源極端連接至節點e，電晶體M6的閘極端接收第一信號S1。電晶體M7的第一汲/源端連接至節點a，電晶體M7的第二汲/源極端連接至節點e，電晶體M7的閘極端接收第二信號S2。電晶體M8的第一汲/源端連接至節點d，電晶體M8的第二汲/源極端連接至節點e，電晶體M8的閘極端接收第二信號S2。
請參照第4B圖，其所繪示為本發明第二實施例弛張振盪器的相關信號示意圖。
首先介紹組合邏輯電路410中，控制信號Ctrl、第一信號S1與第二信號S2之間的關係。於時間點tb之前，控制信號Ctrl不動作(inactivate)，控制信號Ctrl在低電壓準位(Lo)。於時間點tb，控制信號Ctrl動作(activate)，控制信號Ctrl由低電壓準位(Lo)切換為高電壓準位(Hi)，第一信號S1由高電壓準位(Hi)切換為低電壓準位(Lo)。再者，由於延遲元件416與或閘418，於一延遲時間TD之後，亦即時間點tc時，第二信號S2由高電壓準位(Hi)切換為低電壓準位(Lo)。另外，於時間點tg，控制信號Ctrl由高電壓準位(Hi)切換為低電壓準位(Lo)，第一信號S1與第二信號S2皆由低電壓準位(Lo)切換為高電壓準位(Hi)。
根據本發明的實施例，當控制信號Ctrl未動作(inactivate)之後，第一信號S1與第二信號S2可控制電晶體M5~M8開啟(turn on)，弛張振盪器400未 正常運作。當控制信號Ctrl動作(activate)之後，第一信號S1與第二信號S2可控制電晶體M5~M8關閉(turn off)，弛張振盪器400可正常運作。以下詳細說明控制信號Ctrl、組合邏輯電路410與電晶體M5~M8之間的運作關係。
由於電晶體M6受控於第一信號S1，電晶體M5、M7、M8受控於第二信號S2。因此，於時間點tb，控制信號Ctrl動作(activate)時，電晶體M6先被關閉(turn off)。經過延遲時間TD之後，於時間點tc，電晶體M5、M7、M8再被關閉(turn off)。也就是說，於時間點tc之後，電晶體M5~M8被關閉(turn off)，電晶體M5~M8不會影響弛張振盪器400的正常運作。另外，於時間點tg，控制信號Ctrl不動作(inactivate)時，電晶體M5~M8同時被開啟(turn on)，使得弛張振盪器400停止運作。
如第4B圖所示，於時間點ta時，弛張振盪器400接收電源而啟動(start up)。由於控制信號Ctrl不動作(inactivate)，電晶體M5~M8開啟(turn on)，電容器C1的電壓Vc1、電容器C2的電壓Vc2、第一輸出信號Out1與第二輸出信號Out2，皆維持在低電壓準位(Lo)，且電晶體M1~M4皆關閉(turn off)。因此，弛張振盪器400無法正常運作。
於時間點tb，控制信號Ctrl動作(activate)，電晶體M6關閉(turn off)，使得第二輸出信號Out2切換為高電壓準位(Hi)。由於電晶體M5、M7、M8仍開啟，使得電容器C1的電壓Vc1、電容器C2的電壓Vc2與第一輸出信號Out1皆維持在低電壓準位(Lo)。
於一延遲時間TD之後，於時間點tc，電晶體M5、M7、M8關閉。此時，由於第一輸出信號Out1為低電壓準位(Lo)且第二輸出信號Out2為高電壓準位(Hi)，電晶體M4關閉(turn off)且電晶體M3開啟(turn on)。因此，電容器C2開始 充電(charge)，電容器C2的電壓Vc2開始上升，而電容器C1的電壓Vc1仍維持在低電壓準位。
於時間點td時，電容器C2的電壓Vc2充電至Vth2，電晶體M2開啟(turn on)，節點c的電壓(第二輸出信號Out2)為低壓準位(Lo)，電晶體Mx關閉(turn off)，節點b的電壓(第一輸出信號Out1)為高壓準位(Hi)，電晶體My開啟(turn on)。此時，拴鎖電路220切換為第一狀態。
於時間點td至時間點te之間，由於第一輸出信號Out1為高壓準位(Hi)，電晶體M4開啟(turn on)，電容器C2由Vth2開始放電(discharge)，電容器C2的電壓Vc2開始下降。另外，由於第二輸出信號Out2為低壓準位(Lo)，電晶體M3關閉(turn off)，電容器C1開始充電(charge)，電容器C1的電壓Vc1開始上升。此時，電晶體M1、M2關閉，拴鎖電路220維持在第一狀態。
於時間點te時，電容器C1的電壓Vc1充電至Vth1，電晶體M1開啟(turn on)，節點b的電壓(第一輸出信號Out1)為低壓準位(Lo)，電晶體My關閉(turn off)，節點c的電壓(第二輸出信號Out2)為高壓準位(Hi)，電晶體Mx開啟(turn on)。此時，拴鎖電路220切換為第二狀態。
於時間點te至時間點tf之間，由於第一輸出信號Out1為低壓準位(Lo)，電晶體M4關閉(turn off)，電容器C2開始充電(charge)，電容器C2的電壓Vc2開始上升。另外，由於第二輸出信號Out2為高壓準位(Hi)，電晶體M1開啟(turn on)，電容器C1由Vth1開始放電(discharge)，電容器C1的電壓Vc1開始下降。此時，電晶體M1、M2關閉，拴鎖電路220維持在為第二狀態。
同理，於時間點tf，電容器C2的電壓Vc2充電至Vth2，電晶體M2開啟(turn on)，電晶體My開啟(turn on)，節點c的電壓(第二輸出信號Out2)為低壓 準位(Lo)，電晶體Mx關閉(turn off)，節點b的電壓(第一輸出信號Out1)為高壓準位(Hi)。此時，拴鎖電路220切換為第一狀態。
由以上的說明可知，於時間點tb與時間點tc之間，第二實施例弛張振盪器400將第一輸出信號Out1控制為低壓準位(Lo)而第二輸出信號Out2控制為高壓準位(Hi)，亦即控制二個輸出信號Out1、Out2為互補。因此，於時間點tc之後弛張振盪器400即可開始正常運作，確保弛張振盪器400不會發生鎖死情況(deadlock situation)。
再者，於時間點tg，控制信號Ctrl不動作(inactive)，電晶體M5~M8同時開啟，使得第一輸出號Out1與第二輸出信號Out2同時切換為低電壓準位(Lo)，可以防止第一輸出號Out1或者第二輸出信號Out2產生突刺(glitch)。
類似地，於時間點th，控制信號Ctrl再次動作(activate)。於時間點th與時間點ti之間，弛張振盪器400將第一輸出信號Out1控制為低壓準位(Lo)而第二輸出信號Out2控制為高壓準位(Hi)。而於時間點ti之後弛張振盪器400即可開始正常運作。
由以上的說明可知，本發明在弛張振盪器400中利用組合邏輯電路410與電晶體M5~M8組合成啟動電路，使得弛張振盪器400接收電源後可成功啟動(start up)，防止弛張振盪器在啟動過程發生鎖死情況(deadlock situation)。
請參照第5圖，其所繪示為本發明弛張振盪器的第三實施例。相較於第二實施例的弛張振盪器400，第三實施例的弛張振盪器500更包括：電晶體M9~M11。第一電流路徑經由電晶體M11耦接(couple to)至節點a。第二電流路徑經由電晶體M9耦接至節點b。第三電流路徑經由電晶體M10耦接至節點c。第四電流路徑經由電晶體M12耦接至節點d。
其中，電晶體M11的第一汲/源端連接至第一電流路徑，電晶體M11的第二汲/源極端連接至節點a，電晶體M11的閘極端接收第二信號S2。電晶體M9的第一汲/源端連接至第二電流路徑，電晶體M9的第二汲/源極端連接至節點b，電晶體M11的閘極端接收第二信號S2。電晶體M10的第一汲/源端連接至第三電流路徑，電晶體M10的第二汲/源極端連接至節點c，電晶體M10的閘極端接收第一信號S1。電晶體M12的第一汲/源端連接至第四電流路徑，電晶體M12的第二汲/源極端連接至節點d，電晶體M12的閘極端接收第二信號S2。
由於電晶體M9~M12為p型電晶體。因此，當控制信號Ctrl動作(activate)時，M10電晶體開啟(turn on)，且M9、M11、M12電晶體關閉(turn off)。當控制信號Ctrl動作並經過一延遲時間之後，M9~M12皆開啟(turn on)。另外，當控制信號Ctrl不動作(inactivate)時，M9~M12皆關閉。
也就是說，於弛張振盪器500正常運作之前，第二信號S2控制電晶體M11關閉(turn off)，以防止第一電流路徑產生漏電流(leakage current)。第二信號S2控制電晶體M9關閉(turn off)，以防止第二電流路徑產生漏電流。第一信號S1控制電晶體M10關閉(turn off)，以防止第三電流路徑產生漏電流。第二信號S2控制電晶體M12關閉(turn off)，以防止第四電流路徑產生漏電流。另外，於弛張振盪器500正常運作時，電晶體M9~M12開啟(turn on)。
由以上的說明可知，在本發明第三實施例弛張振盪器500中加入電晶體M9~M12可防止弛張振盪器400於正常運作之前產生漏電流(leakage current)。再者，第三實施例的弛張振盪器500於正常運作之前以及正常運作之後的運作原理相同於第二實施例的弛張振盪器400。此處不再贅述。
再者，本發明並不限定於壓控電流電路210與拴鎖電路220的電路結構。在此領域的技術人員可以設計其他結構的壓控電流電路與拴鎖電路，並運用於本發明中的所有弛張振盪器200、400、500。
舉例來說，請參照第6圖，其所繪示為另一個壓控電流電路的範例。壓控電流電路610包括電晶體Ma1~Md1、Ma2~Md2，且電晶體Ma1~Md1、Ma2~Md2為p型電晶體。
電晶體Ma1的第一汲/源端接收第一供應電壓Vdd，電晶體Ma1的閘極端接收第一偏壓電壓Vbias1。電晶體Mb1的第一汲/源端接收第一供應電壓Vdd，電晶體Mb1的閘極端接收第一偏壓電壓Vbias1。電晶體Mc1的第一汲/源端接收第一供應電壓Vdd，電晶體Mc1的閘極端接收第一偏壓電壓Vbias1。電晶體Md1的第一汲/源端接收一第一供應電壓Vdd，電晶體Md1的閘極端接收第一偏壓電壓Vbias1。
電晶體Ma2的第一汲/源端連接至電晶體Ma1的第二汲/源端，電晶體Ma2的第二汲/源極端為第一電流路徑，電晶體Ma2的閘極端接收第二偏壓電壓Vbias2。電晶體Mb2的第一汲/源端連接至電晶體Mb1的第二汲/源端，電晶體Mb2的第二汲/源極端為第二電流路徑，電晶體Mb2的閘極端接收第二偏壓電壓Vbias2。電晶體Mc2的第一汲/源端連接至電晶體Mc1的第二汲/源端，電晶體Mc2的第二汲/源極端為第三電流路徑，電晶體Mc2的閘極端接收第二偏壓電壓Vbias2。電晶體Md2的第一汲/源端連接至電晶體Md1的第二汲/源端，電晶體Md2的第二汲/源極端為第四電流路徑，電晶體Md2的閘極端接收第二偏壓電壓Vbias2。
另外，提供適當的第一偏壓電壓Vbias1與第二偏壓電壓Vbias2，第一電流路徑至第四電流路徑上的電流即可分別地(respectively)流向節點a至節點d。再者，第一電流路徑至第四電流路徑可分別地(respectively)直接連接(directly connect to)至節點a至節點d。或者，第一電流路徑至第四電流路徑可分別地(respectively)經由電晶體M9~M12耦接(couple to)至節點a至節點d。
再者，請參照第7A圖與第7B圖，其所繪示為拴鎖電路的另二範例。如第7A圖所示，拴鎖電路710包括電晶體Mx、My，以及電阻Rx、Ry。電晶體Mx的第一汲/源端連接至節點b，電晶體Mx的第二汲/源極端連接至節點e，電晶體Mx的閘極端連接至節點c。電晶體My的第一汲/源端連接至節點c，電晶體My的第二汲/源極端連接至節點e，電晶體My的閘極端連接至節點b。電阻Rx連接於節點b與節點e之間。電阻Ry連接於節點c與節點e之間。其中，於拴鎖電路710中增加電阻Rx與電阻Ry，可以調整高電壓準位以及低電壓準位，並提高拴鎖電路710的操作速度。
如第7B圖所示，拴鎖電路720包括反閘722、724。反閘722、724接收第一電源電壓Vdd與第二電源電壓Vss。再者，反閘722的輸入端連接至節點b，反閘722的輸出端連接至節點c。反閘724的輸入端連接至節點c，反閘724的輸出端連接至節點b。因此，節點b的電壓即為第一輸出號Out1，節點c的電壓即為第二輸出號Out2。
當然，本發明也不限定於組合邏輯電路410的實際電路。在此領域的技術人員可以各種邏輯閘(logic gate)來組合成另一組合邏輯電路，並與本發明組合邏輯電路410有相同的信號次序(signal sequence)。
綜上所述，本發明提出一種弛張振盪器，由於弛張振盪器中設計啟動電路，使得弛張振盪器可成功啟動(start up)，防止弛張振盪器在啟動過程發生鎖死情況(deadlock situation)。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
210:壓控電流電路
220:拴鎖電路
400:弛張振盪器
410:組合邏輯電路
412:反閘
416:延遲元件
418:或閘

Claims (12)

  1. 一種弛張振盪器，包括：一壓控電流電路接收一第一電源電壓，其中該壓控電流電路包括：一第一電流路徑、一第二電流路徑、一第三電流路徑與一第四電流路徑，該第一電流路徑耦接至一第一節點，該第二電流路徑耦接至一第二節點，該第三電流路徑耦接至一第三節點，該第四電流路徑耦接至一第四節點，且該第二節點的電壓為該弛張振盪器的一第一輸出信號；一第一電晶體，該第一電晶體的一汲極端連接至該第二節點，該第一電晶體的一源極端連接至一第五節點，該第一電晶體的一閘極端連接至該第一節點；一第二電晶體，該第二電晶體的一汲極端連接至該第三節點，該第二電晶體的一源極端連接至該第五節點，該第二電晶體的一閘極端連接至該第四節點；一第三電晶體，該第三電晶體的一汲極端連接至該第一節點，該第三電晶體的一源極端連接至該第五節點，該第三電晶體的一閘極端連接至該第三節點；一第四電晶體，該第四電晶體的一汲極端連接至該第四節點，該第四電晶體的一源極端連接至該第五節點，該第四電晶體的一閘極端連接至該第二節點；一第一電容器，連接於該第一節點與該第五節點之間；一第二電容器，連接於該第四節點與該第五節點之間，且該第五節點接收一第二電源電壓；一拴鎖電路，該拴鎖電路的一第一端連接至該第二節點，該拴鎖電路的一第二端連接至該第三節點，且該拴鎖電路的一第三端連接至該第五節點；一組合邏輯電路，接收一控制信號，並產生一第一信號與一第二信號； 一第五電晶體，該第五電晶體的一汲極端連接至該第二節點，該第五電晶體的一源極端連接至該第五節點，該第五電晶體的一閘極端接收該第二信號；一第六電晶體，該第六電晶體的一汲極端連接至該第三節點，該第六電晶體的一源極端連接至該第五節點，該第六電晶體的一閘極端接收該第一信號；一第七電晶體，該第七電晶體的一汲極端連接至該第一節點，該第七電晶體的一源極端連接至該第五節點，該第七電晶體的一閘極端接收該第二信號；以及一第八電晶體，該第八電晶體的一汲極端連接至該第四節點，該第八電晶體的一源極端連接至該第五節點，該第八電晶體的一閘極端接收該第二信號；其中，該第一電晶體、該第二電晶體、該第三電晶體、該第四電晶體、該第五電晶體、該第六電晶體、該第七電晶體與該第八電晶體為n型電晶體；其中，當該控制信號未動作之後，該弛張振盪器未正常運作；且當該控制信號動作之後，該弛張振盪器正常運作。
  2. 如請求項1所述的弛張振盪器，其中該第三節點的電壓為該弛張振盪器的一第二輸出信號。
  3. 如請求項1所述的弛張振盪器，其中該組合邏輯電路包括：一反閘，該反閘的一輸入端接收該控制信號，該反閘的一輸出端產生該第一信號；一延遲元件，該延遲元件的一輸入端連接至該反閘的該輸出端；以及一或閘，該或閘的一第一輸入端連接至該延遲元件的一輸出端，該或閘的一第二輸入端連接至該反閘的該輸出端，該或閘的一輸出端產生該第二信號。
  4. 如請求項1所述的弛張振盪器，其中當該控制信號動作時，該第六電晶體關閉，且該第五電晶體、該第七電晶體與該第八電晶體開啟；當該控制信號動作並經過一延遲時間之後，該第五電晶體、該第六電晶體、該第七電晶體與該第八電晶體關閉，該弛張振盪器正常運作；以及，當該控制信號不動作時，該第五電晶體、該第六電晶體該第七電晶體與該第八電晶體開啟，該弛張振盪器未正常運作。
  5. 如請求項1所述的弛張振盪器，其中該壓控電流電路的該第一電流路徑直接連接至該第一節點，該壓控電流電路的該第二電流路徑直接連接至該第二節點，該壓控電流電路的該第三電流路徑直接連接至該第三節點，且該壓控電流電路的該第四電流路徑直接連接至該第四節點。
  6. 如請求項1所述的弛張振盪器，更包括：一第九電晶體，該第九電晶體的一源極端連接至該第二電流路徑，該第九電晶體的一汲極端連接至該第二節點，該第九電晶體的一閘極端接收該第二信號；一第十電晶體，該第十電晶體的一源極端連接至該第三電流路徑，該第十電晶體的一汲極端連接至該第三節點，該第十電晶體的一閘極端接收該第一信號；一第十一電晶體，該第十一電晶體的一源極端連接至該第一電流路徑，該第十一電晶體的一汲極端連接至該第一節點，該第十一電晶體的一閘極端接收該第二信號；以及一第十二電晶體，該第十二電晶體的一源極端連接至該第四電流路徑，該第十二電晶體的一汲極端連接至該第四節點，該第十二電晶體的一閘極端接收該第二信號； 其中，該第九電晶體、該第十電晶體、該第十一電晶體與該第十二電晶體為p型電晶體。
  7. 如請求項6所述的弛張振盪器，其中當該控制信號動作時，該第十電晶體開啟，且該第九電晶體、該第十一電晶體與該第十二電晶體關閉；當該控制信號動作並經過一延遲時間之後，該第九電晶體、該第十電晶體該第十一電晶體與該第十二電晶體開啟；以及，當該控制信號不動作時，該第九電晶體、該第十電晶體該第十一電晶體與該第十二電晶體關閉。
  8. 如請求項1所述的弛張振盪器，其中該壓控電流電路包括：一第九電晶體，該第九電晶體的一源極端接收該第一電源電壓，該第九電晶體的一汲極端做為該第一電流路徑，該第九電晶體的一閘極端接收一偏壓電壓；一第十電晶體，該第十電晶體的一源極端接收該第一電源電壓，該第十電晶體的一汲極端做為該第二電流路徑，該第十電晶體的一閘極端接收該偏壓電壓；一第十一電晶體，該第十一電晶體的源極端接收該第一電源電壓，該第十一電晶體的一汲極端做為該第三電流路徑，該第十一電晶體的一閘極端接收該偏壓電壓；以及一第十二電晶體，該第十二電晶體的一源極端接收該第一電源電壓，該第十二電晶體的一汲極端做為該第四電流路徑，該第十二電晶體的一閘極端接收該偏壓電壓；其中，該第九電晶體、該第十電晶體、該第十一電晶體與該第十二電晶體為p型電晶體。
  9. 如請求項1所述的弛張振盪器，其中該壓控電流電路包括： 一第九電晶體，該第九電晶體的一源極端接收該第一電源電壓，該第九電晶體的一閘極端接收一第一偏壓電壓；一第十電晶體，該第十電晶體的一源極端接收該第一電源電壓，該第十電晶體的一閘極端接收該第一偏壓電壓；一第十一電晶體，該第十一電晶體的一源極端接收該第一電源電壓，該第十一電晶體的一閘極端接收該第一偏壓電壓；一第十二電晶體，該第十二電晶體的一源極端接收該第一電源電壓，該第十二電晶體的一閘極端接收該第一偏壓電壓；一第十三電晶體，該第十三電晶體的一源極端連接至該第九電晶體的一汲極端，該第十三電晶體的一汲極端做為該第一電流路徑，該第十三電晶體的一閘極端接收一第二偏壓電壓；一第十四電晶體，該第十四電晶體的一源極端連接至該第十電晶體的一汲極端，該第十四電晶體的一汲極端做為該第二電流路徑，該第十四電晶體的一閘極端接收該第二偏壓電壓；一第十五電晶體，該第十五電晶體的一源極端連接至該第十一電晶體的一汲極端，該第十五電晶體的一汲極端做為該第三電流路徑，該第十五電晶體的一閘極端接收該第二偏壓電壓；以及一第十六電晶體，該第十六電晶體的一源極端連接至該第十二電晶體的一汲極端，該第十六電晶體的一汲極端做為該第四電流路徑，該第十六電晶體的一閘極端接收該第二偏壓電壓； 其中，該第九電晶體、該第十電晶體、該第十一電晶體、該第十二電晶體、該第十三電晶體、該第十四電晶體、該第十五電晶體與該第十六電晶體為p型電晶體。
  10. 如請求項1所述的弛張振盪器，其中該拴鎖電路包括：一第九電晶體，該第九電晶體的一汲極端連接至該第二節點，該第九電晶體的一源極端連接至該第五節點，該第九電晶體的一閘極端連接至該第三節點；以及一第十電晶體，該第十電晶體的一汲極端連接至該第三節點，該第十電晶體的一源極端連接至該第五節點，該第十電晶體的一閘極端連接至該第二節點；其中，該第九電晶體與該第十電晶體為n型電晶體。
  11. 如請求項10所述的弛張振盪器，其中該拴鎖電路更包括：一第一電阻，連接於該第二節點與該第五節點之間；以及一第二電阻，連接於該第三節點與該第五節點之間。
  12. 如請求項1所述的弛張振盪器，其中該拴鎖電路包括：一第一反閘，該第一反閘接收該第一電源電壓與該第二電源電壓，該第一反閘的一輸入端連接至該第二節點，該第一反閘的一輸出端連接至該第三節點；以及一第二反閘，該第二反閘接收該第一電源電壓與該第二電源電壓，該第二反閘的一輸入端連接至該第三節點，該第二反閘的一輸出端連接至該第二節點。
TW112112866A 2023-04-06 2023-04-06 弛張振盪器 TWI821142B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW112112866A TWI821142B (zh) 2023-04-06 2023-04-06 弛張振盪器
CN202311210247.1A CN118783898A (zh) 2023-04-06 2023-09-19 弛张振荡器
US18/395,790 US20240339991A1 (en) 2023-04-06 2023-12-26 Relaxation oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112112866A TWI821142B (zh) 2023-04-06 2023-04-06 弛張振盪器

Publications (2)

Publication Number Publication Date
TWI821142B true TWI821142B (zh) 2023-11-01
TW202441894A TW202441894A (zh) 2024-10-16

Family

ID=89722266

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112112866A TWI821142B (zh) 2023-04-06 2023-04-06 弛張振盪器

Country Status (3)

Country Link
US (1) US20240339991A1 (zh)
CN (1) CN118783898A (zh)
TW (1) TWI821142B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5497127A (en) * 1994-12-14 1996-03-05 David Sarnoff Research Center, Inc. Wide frequency range CMOS relaxation oscillator with variable hysteresis
CN102377412A (zh) * 2010-08-11 2012-03-14 义隆电子股份有限公司 低耗电的弛张型振荡器
CN104242874A (zh) * 2013-06-14 2014-12-24 凌通科技股份有限公司 弛张振荡器
CN104935310A (zh) * 2015-06-03 2015-09-23 湖南进芯电子科技有限公司 应用于多谐振荡器的新型迟滞比较器
CN105720946A (zh) * 2016-01-21 2016-06-29 电子科技大学 松弛振荡器
CN114598300A (zh) * 2022-01-26 2022-06-07 广州安凯微电子股份有限公司 一种基于电容极板交换的无电阻张弛振荡器
CN217741695U (zh) * 2022-05-27 2022-11-04 苏州大学 一种无比较器的张弛振荡器电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5497127A (en) * 1994-12-14 1996-03-05 David Sarnoff Research Center, Inc. Wide frequency range CMOS relaxation oscillator with variable hysteresis
CN102377412A (zh) * 2010-08-11 2012-03-14 义隆电子股份有限公司 低耗电的弛张型振荡器
CN104242874A (zh) * 2013-06-14 2014-12-24 凌通科技股份有限公司 弛张振荡器
CN104935310A (zh) * 2015-06-03 2015-09-23 湖南进芯电子科技有限公司 应用于多谐振荡器的新型迟滞比较器
CN105720946A (zh) * 2016-01-21 2016-06-29 电子科技大学 松弛振荡器
CN114598300A (zh) * 2022-01-26 2022-06-07 广州安凯微电子股份有限公司 一种基于电容极板交换的无电阻张弛振荡器
CN217741695U (zh) * 2022-05-27 2022-11-04 苏州大学 一种无比较器的张弛振荡器电路

Also Published As

Publication number Publication date
US20240339991A1 (en) 2024-10-10
CN118783898A (zh) 2024-10-15

Similar Documents

Publication Publication Date Title
US5426384A (en) Voltage controlled oscillator (VCO) with symmetrical output and logic gate for use in same
KR970005824B1 (ko) 반도체 소자의 모스(mos) 발진기
US5600280A (en) Differential amplifier and variable delay stage for use in a voltage controlled oscillator
JP2005536923A (ja) 多相発振器およびそのための方法
JP3023591B2 (ja) 電圧制御発振回路
JPH0645878A (ja) 完全差動緩和型電圧制御発信器およびその方法
US6157691A (en) Fully integrated phase-locked loop with resistor-less loop filer
CN210431389U (zh) 振荡电路和集成电路
US5545941A (en) Crystal oscillator circuit
US7808331B2 (en) Current-controlled oscillator
TWI821142B (zh) 弛張振盪器
US6624710B2 (en) External oscillator resistor detection circuit
US7321270B2 (en) Current-controlled CMOS ring oscillator circuit
KR100349356B1 (ko) 파워 온 리셋 회로
JP2001094404A (ja) 電圧制御遅延回路
JPWO2005008895A1 (ja) チャージポンプ回路
JP4829724B2 (ja) 発振回路
US6590464B1 (en) Resistor-capacitor oscillator circuit
JPH0936708A (ja) 電圧制御発振器及びｐｌｌ回路
US11881817B2 (en) Low power oscillator with variable duty cycle and method therefor
JP2931717B2 (ja) 高周波ｖｃｏ回路
US20240333214A1 (en) Oscillation circuit and semiconductor integrated circuit
JP2004023195A (ja) 発振回路
JP2008167236A (ja) 水晶発振器
JP2004187199A (ja) 位相同期回路