TWI451698B - 具有低輸入電壓轉寬範圍高輸出電壓的高速準位切換器 - Google Patents

具有低輸入電壓轉寬範圍高輸出電壓的高速準位切換器 Download PDF

Info

Publication number
TWI451698B
TWI451698B TW101105697A TW101105697A TWI451698B TW I451698 B TWI451698 B TW I451698B TW 101105697 A TW101105697 A TW 101105697A TW 101105697 A TW101105697 A TW 101105697A TW I451698 B TWI451698 B TW I451698B
Authority
TW
Taiwan
Prior art keywords
switching element
receives
signal
type transistor
node
Prior art date
Application number
TW101105697A
Other languages
English (en)
Other versions
TW201336232A (zh
Inventor
Chao Yen Huang
Jung Tsun Chuang
Original Assignee
Global Unichip Corp
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global Unichip Corp, Taiwan Semiconductor Mfg filed Critical Global Unichip Corp
Priority to TW101105697A priority Critical patent/TWI451698B/zh
Priority to CN201210073299.4A priority patent/CN103259521B/zh
Priority to US13/772,447 priority patent/US8669803B2/en
Publication of TW201336232A publication Critical patent/TW201336232A/zh
Application granted granted Critical
Publication of TWI451698B publication Critical patent/TWI451698B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356165—Bistable circuits using complementary field-effect transistors using additional transistors in the feedback circuit

Landscapes

  • Logic Circuits (AREA)

Description

具有低輸入電壓轉寬範圍高輸出電壓的高速準位切換器
本發明係為一種準位切換器(level shifter)，特別是一種具有低輸入電壓轉寬範圍高輸出電壓的高速準位切換器。
準位切換器可接收電壓範圍較小的輸入信號並將其對應地轉換為電壓範圍較大的輸出信號，是介面電路中的重要元件。一般來說，為了要加快積體電路(IC)的處理速度，積體電路(IC)中會有一核心電路(core circuit)其核心電壓(core voltage)較低。當核心電路需要輸出信號至積體電路外部時，即需要利用準位切換器作為介面電路來將較低的核心電壓轉換為較高的輸出入電壓。
請參考第1圖，其所繪示為準位切換器的示意圖。準位切換器100包括：一輸入側邏輯單元(input side logic unit)110、拴鎖單元(latching unit)120、以及輸出側緩衝單元(output side buffering unit)130。基本上，輸入信號(Sin)的高低準位會在核心電壓(Vcore)至接地電壓(0V)之間；而輸出信號(Sout)的高低準位會在輸出入電壓(Vio)至接地電壓(0V)之間。換句話說，當輸入信號(Sin)為低準位(0V)時，輸出信號(Sout)為低準位(0V)；當輸入信號(Sin)為高準位(Vcore)時，拴鎖單元120會進行電壓準位轉換的動作，並使得輸出信號(Sout)為高準位(Vio)。
請參考第2圖，其所繪示為習知準位切換器的電路圖。輸入側邏輯單元100包括一反相器INV1運作於核心電壓(Vcore)與接地電壓(0V)之間，其輸入端接收輸入信號(Sin)。由於輸入側邏輯單元110中所有的電路元件皆操作在核心電壓(Vcore)與接地電壓(0V)之間，因此其電路元件皆可用薄氧化層元件(thin-oxide device)來組成。
拴鎖單元120包括電晶體P1、電晶體P2、電晶體N1、與電晶體N2，而電晶體N1與電晶體N2組合成為一負載單元126。其中，電晶體P1源極連接至輸出入電壓(Vio)，汲極連接至節點a1，閘極連接至節點a2；電晶體P2源極連接至輸出入電壓(Vio)，汲極連接至節點a2、閘極連接至節點a1；電晶體N1源極連接至接地端(GND)，汲極連接至節點a1，閘極連接至反相器INV1輸出端；電晶體N2源極連接至接地端(GND)，汲極連接至節點a2、閘極接收輸入信號(Sin)。由於拴鎖單元120中所有的電路元件係操作在輸出入(Vio)與接地電壓(0V)之間，因此其電路元件皆用厚氧化層元件(thick-oxide device)來組成。
輸出側緩衝單元130包括一反相器INV2運作於輸出入(Vio)與接地電壓(0V)之間，其輸入端連接至節點a2，其輸出端產生輸出信號(Sout)。同理，由於輸出側緩衝單元130中所有的電路元件係操作在輸出入(Vio)與接地電壓(0V)之間，因此其電路元件皆用厚氧化層元件來組成。
接著介紹習知準位切換電路100的動作原理。假設核心電壓(Vcore)視為第一高準位，輸出入電壓(Vio)視為第二高準位，而接地電壓視為低準位。當輸入信號(Sin)為第一高準位時，反相器INV1輸出端為低準位。再者，電晶體N2開啟(turn on)、電晶體N1關閉(turn off)、電晶體P1開啟(turn on)、電晶體P2關閉(turn off)；所以，節點a1產生第二高準位、節點a2產生低準位，因此反相器INV2輸出端的輸出信號(Sout)為第二高準位。
當輸入信號(Sin)為低準位時，反相器INV1輸出端為第一高準位。再者，電晶體N1開啟(turn on)、電晶體N2關閉(turn off)、電晶體P2開啟(turn on)、電晶體P1關閉(turn off)；所以，節點a1產生低準位、節點a2產生第二高準位，因此反相器INV2輸出端的輸出信號(Sout)為低準位。
由於輸出入電壓(Vio)的大小會影響電晶體P1與電晶體P2開啟與關閉的強度(strength)，使得拴鎖單元120的拴鎖速度受到影響。因此，上述的準位切換器電路在進行設計時，必須先確定核心電壓(Vcore)以及輸出入電壓(Vio)的大小後，再經過適當的調整電晶體的尺寸(size)後才能適用於特定的用途。
舉例來說，假設核心電壓(Vcore)為1.2V，輸出入電壓(Vio)為1.8V，而輸入信號(Sin)為責任週期(duty cycle)50%的時脈信號，其速度為400Mbps。經由適當地調整電晶體尺寸後，可使得第2圖的準位切換器100產生責任週期50%的輸出信號(Sout)。然而，如果將上述準位切換器100的輸出入電壓(Vio)改為3.3V而其他條界皆未改變的情況下，由於電晶體P1與電晶體P2開啟與關閉的強度改變，將造成輸出信號(Sout)的責任週期變為40%左右。
反之，假設核心電壓(Vcore)為1.2V，輸出入電壓(Vio)為3.3V，而輸入信號(Sin)為責任週期(duty cycle)50%的時脈信號，其速度為400Mbps。經由適當地調整電晶體尺寸後，也可使得第2圖的準位切換器100產生責任週期50%的輸出信號(Sout)。然而，如果將上述準位切換器100的輸出入電壓(Vio)改為1.8V而其他的條件皆未改變的情況下，由於電晶體P1與電晶體P2開啟與關閉的強度改變，將造成輸出信號(Sout)的責任週期變為60%左右。
由以上的說明可知，如果習知準位切換器100的輸出入電壓(Vio)任意更換時，將造成輸出信號(Sout)的責任週期的改變。因此，習知準位切換器100並不具備寬範圍高輸出電壓(wide-range high output voltage)的準位切換器所應有的特性。
所謂具備寬範圍高輸出電壓的準位切換器，即是使用者可以更改準位切換器的輸出入電壓(Vio)，而並不會影響輸出信號(Sout)的責任週期。
另一方面，在雙倍資料速率記憶體(DDR memory)的以及開放反及閘快閃介面(Open NAND Flash interface，簡稱ONFI)領域中，時脈信號的責任週期是非常重要的一項因素。時脈信號的責任週期僅允許在48%至52%之間變化，如果責任週期超出上述的範圍，則雙倍資料速率記憶體(DDR memory)或者快閃記憶體(Flash memory)將無法正常的運作。
因此，如何設計一準位切換器其輸出入電壓(Vio)可以在1.5V至3.3V的寬範圍之間變化，並且使得輸出信號(Sout)維持與輸入信號(Sin)相同的責任週期，即是本發明所欲達成的主要目的。
有鑑於此，本發明提供一種準位切換器，包括：一輸入側邏輯單元，接收一輸入信號並產生一互補的輸入信號對，其輸入信號與該互補的輸入信號對係操作在一核心電壓與一接地電壓之間；一拴鎖單元，包括：一第一P型電晶體，源極接收一輸出入電壓，汲極連接至一第一節點，閘極連接至一第二節點；一第二P型電晶體，源極接收該輸出入電壓，汲極連接至該第二節點，閘極連接至該第一節點；以及一負載單元，連接至該第一節點與該第二節點，並根據該互補的輸入信號對使得該第一節點與該第二節點產生一互補的輸出信號對；以及一輸出側緩衝單元，連接至該第二節點，並據以產生該互補的輸出信號對，使得該互補的輸出信號對係操作在該輸出入電壓與該接地電壓之間；其中，該拴鎖單元更包括一第一開關單元與一第二開關單元，該第一開關單元包括一第一開關元件與一第二開關元件串接於該輸出入電壓與該第一節點之間，該第一開關元件的一控制端接收該互補的輸出信號對中的一個信號，該第二開關元件的一控制端接收該互補的輸入信號對中的一個信號；以及，該第二開關單元包括一第三開關元件與一第四開關元件串接於該輸出入電壓與該第二節點之間，該第三開關元件的一控制端接收該互補的輸出信號對中的另一個信號，該第四開關元件的一控制端接收該互補的輸入信號對中的另一個信號。
本發明更提供一種準位切換器，包括：一輸入側邏輯單元，接收一輸入信號並產生一互補的輸入信號對，其輸入信號與該互補的輸入信號對係操作在一核心電壓與一接地電壓之間；一拴鎖單元，包括：一第一P型電晶體，源極接收一輸出入電壓，汲極連接至一第一節點，閘極連接至一第二節點；一第二P型電晶體，源極接收該輸出入電壓，汲極連接至該第二節點，閘極連接至該第一節點；以及一負載單元，連接至該第一節點與該第二節點，並根據該互補的輸入信號對使得該第一節點與該第二節點產生一第一信號以及一反相的第一信號對；一責任週期校準電路，連接至該第一節點以及該第二節點，當該第一信號的準位切換快於該反相的第一信號時，根據該第一信號輸出一反相的輸出信號，以及，當該反相的第一信號的準位切換快於該第一信號時，根據該反相的第一信號輸出該反相的輸出信號；以及一輸出側緩衝單元，接收該反相的輸出信號，並據以產生該互補的輸出信號對，使得該互補的輸出信號對係操作在該輸出入電壓與該接地電壓之間；其中，該拴鎖單元更包括一第一開關單元與一第二開關單元，該第一開關單元包括一第一開關元件與一第二開關元件串接於該輸出入電壓與該第一節點之間，該第一開關元件的一控制端接收該第一信號，該第二開關元件的一控制端接收該互補的輸入信號對中的一個信號；以及，該第二開關單元包括一第三開關元件與一第四開關元件串接於該輸出入電壓與該第二節點之間，該第三開關元件的一控制端接收該反相的第一信號，該第四開關元件的一控制端接收該互補的輸入信號對中的另一個信號。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
請參照第3圖，其所繪示為本發明準位切換器的第一實施例。準位切換器300包括：一輸入側邏輯單元310、拴鎖單元320、以及輸出側緩衝單元330。再者，輸入信號(Sin)的高低準位會在核心電壓(Vcore)至接地電壓(0V)之間；而輸出信號(Sout)的高低準位會在輸出入電壓(Vio)至接地電壓(0V)之間。
輸入側邏輯單元310包括一第一反相器INV1運作於核心電壓(Vcore)與接地電壓(0V)之間，其輸入端接收輸入信號(Sin)，輸出端產生反相的輸入信號()。由於輸入側邏輯單元310中所有的電路元件皆操作在核心電壓(Vcore)與接地電壓(0V)之間，因此其電路元件皆用薄氧化層元件來組成。
輸出側緩衝單元330包括一第二反相器INV2運作於輸出入(Vio)與接地電壓(0V)之間，其輸入端連接至節點a2以接收反相的輸出信號()，輸出端產生輸出信號(Sout)。同理，由於輸出側緩衝單元330中所有的電路元件係操作在輸出入(Vio)與接地電壓(0V)之間，因此其電路元件皆用厚氧化層元件來組成。
根據本發明的實施例，拴鎖單元320包括第一P型電晶體MP1、第二P型電晶體MP2、一負載單元326、第一開關單元322、與第二開關單元324。再者，拴鎖單元320中以大寫標示的電晶體係為厚氧化層元件，以小寫標示的電晶體係為薄氧化層元件。
第一P型電晶體MP1源極連接至輸出入電壓(Vio)，汲極連接至節點a1，閘極連接至節點a2；第二P型電晶體MP1源極連接至輸出入電壓(Vio)，汲極連接至節點2、閘極連接至節點a1。負載單元326包括：第一N型電晶體mn1源極連接至接地端(GND)，閘極接收反相的輸入信號()；第二N型電晶體mn2源極連接至接地端(GND)，閘極接收輸入信號(Sin)；第三N型電晶體mn3源極連接至第一N型電晶體mn1汲極，閘極接收第一偏壓(Vb1)；第四N型電晶體mn4源極連接至第二N型電晶體mn2汲極，閘極接收第一偏壓(Vb1)；第五N型電晶體mn5源極連接至第三N型電晶體mn3汲極，閘極接收第二偏壓(Vb2)，汲極連接至節點a1；第六N型電晶體mn6源極連接至第四N型電晶體mn4汲極，閘極接收第二偏壓(Vb2)，汲極連接至節點a2。
第一開關單元322中包括第一開關元件SW1、第二開關元件SW2串接於輸出入電壓(Vio)與節點a1之間，第一開關元件SW1的控制端接收輸出信號(Sout)，第二開關元件SW2的控制端接收輸入信號(Sin)。第二開關單元324中包括第三開關元件SW3、第四開關元件SW4串接於輸出入電壓(Vio)與節點a2之間，第三開關元件SW3的控制端接收反相的輸出信號()，第四開關元件SW4的控制端接收反相的輸入信號()。其中，第一開關元件SW1與第三開關元件SW3係為P型電晶體，第二開關元件SW2與第四開關元件SW4係為N型電晶體。
在負載單元326中，由於第一N型電晶體mn1與第二N型電晶體mn2為薄型氧化層元件，因此其開啟與關閉的速度較快，但是第一N型電晶體mn1與第二N型電晶體mn2無法承受高電壓應力(voltage stress)。因此為了降低第一N型電晶體mn1與第二N型電晶體mn2的電壓應力，在節點a1與第一N型電晶體mn1之間串接第三N型電晶體mn3以及第五N型電晶體MN5，在節點a2與第二N型電晶體mn2之間串接第四N型電晶體mn4以及第六N型電晶體MN5。基本上，第一偏壓Vb1係控制第三N型電晶體mn3與第四N型電晶體mn4為常開狀態(normally turned on state)，第二偏壓Vb2係控制第五N型電晶體MN5與第六N型電晶體MN6為常開狀態。根據本發明的實施例，第一偏壓(Vb1)等於核心電壓(Vcore)，第二偏壓(Vb2)等於輸出入電壓(Vio)。
根據本發明的實施例，在輸入信號(Sin)與輸出信號(Sout)為穩態的準位時，第一開關單元322與第二開關單元324皆為開路狀態(open state)。在輸入信號(Sin)與輸出信號(Sout)切換準位的過程時，第一開關單元322與第二開關單元324會有一個為開路狀態(open state)，另一個為閉合狀態(close state)。而閉合狀態(close state)的開關單元可以快速地將輸出入電壓(Vio)提供至節點a1或者a2，改善拴鎖單元320的栓鎖速度。因此，可以使得輸出信號(Sout)的責任週期接近輸入信號(Sin)的責任週期。
以下詳細介紹本發明準位切換電路300的動作原理，假設核心電壓(Vcore)視為第一高準位，輸出入電壓(Vio)視為第二高準位，而接地電壓視為低準位。.而準位切換電路300的動作時段如第4A圖至第4D圖所示，其包括：(I)輸入信號(Sin)為第一高準位的穩態(steady state)時段；(II)輸入信號(Sin)由第一高準位轉換為低準位的暫態(transient state)時段；(III)輸入信號(Sin)為低準位的穩態時段；以及(IV)輸入信號(Sin)由低準位轉換為第一高準位的暫態時段。
(I)如第4A圖所示，當輸入信號(Sin)為第一高準位，反相的輸入信號()為低準位時，第二N型電晶體mn2開啟(turn on)、第一N型電晶體mn1關閉(turn off)、第一P型電晶體MP1開啟(turn on)、第二P型電晶體MP2關閉(turn off)；所以，節點a1產生第二高準位、節點a2產生低準位，因此反相的輸出信號()為低準位，輸出信號(Sout)為第二高準位。很明顯地，第一開關單元322中的第一開關元件SW1為開路狀態(open state)，第二開關元件SW2為閉合狀態(close state)，使得第一開關單元322為開啟狀態(open state)；同理，第二開關單元324中的第三開關元件SW3為閉合狀態(close state)，第四開關元件SW4為開路狀態(open state)，使得第二開關單元324也為開啟狀態(open state)。亦即，在輸入信號(Sin)為第一高準位而輸出信號(Sout)為第二高準位的穩態時段，第一開關單元322以及第二開關單元324不會產生任何的漏電流(leakage current)。
(II)如第4B圖所示，當輸入信號(Sin)切換為低準位，反相的輸入信號()為第一高準位的瞬間，輸出信號(Sout)尚維持在第二高準位(Vio)，反相的輸出信號()尚維持在低準位。此時，第一N型電晶體mn1開啟(turn on)、第二N型電晶體mn2關閉(turn off)、第二P型電晶體MP2開啟(turn on)、第一P型電晶體MP1關閉(turn off)。並且，由於第二開關單元324中第三開關元件SW3以及第四開關單元SW4已經為閉合狀態(close state)，使得第二開關單元324為閉合狀態(close state)並將節點a2快速提昇(pull up)至第二高準位(Vio)。同時，由於第一開關單元322中第一開關元件SW1以及第二開關單元SW2已經為開路狀態(open state)，使得第一開關單元322為開路狀態(open state)，節點a1因第一N型電晶體mn1開啟而快速下拉(pull down)至低準位。
(III)如第4C圖所示，當節點a2產生第二高準位、節點a1產生低準位時，反相的輸出信號()變切換為第二高準位，輸出信號(Sout)切換為低準位。很明顯地，第一開關單元322中的第一開關元件SW1為閉合狀態(close state)，第二開關元件SW2為開路狀態(open state)，使得第一開關單元322為開啟狀態(open state)；同理，第二開關單元324中的第三開關元件SW3為開路狀態(open state)，第四開關元件SW4為閉合狀態(close state)，使得第二開關單元324也為開啟狀態(open state)。亦即，在輸入信號(Sin)為低準位而輸出信號(Sout)為低準位的穩態時段，第一開關單元322以及第二開關單元324不會產生任何的漏電流。
(IV)如第4D圖所示，當輸入信號(Sin)切換為第一高準位，反相的輸入信號()為低準位的瞬間，輸出信號(Sout)尚維持在低準位(Vio)，反相的輸出信號()尚維持在第二高準位。此時，第二N型電晶體mn2開啟(turn on)、第一N型電晶體mn1關閉(turn off)、第一P型電晶體MP1開啟(turn on)、第二P型電晶體MP2關閉(turn off)。並且，由於第一開關單元322中第一開關元件SW1以及第二開關單元SW2已經為閉合狀態(close state)，使得第一開關單元322為閉合狀態(close state)並將節點a1快速提昇(pull up)至第二高準位(Vio)。同時，由於第二開關單元324中第三開關元件SW3以及第四開關單元SW4已經為開路狀態(open state)，使得第二開關單元324為開路狀態(open state)，節點a2因第二N型電晶體mn2開啟而快速下拉(pull down)至低準位。
於第4D圖的暫態時段後，即回到第4A圖的穩態時段，並且持續循環動作，因此不再贅述。
由上述的說明可知，雖然第一P型電晶體以及第二P型電晶體於輸出入電壓(Vio)改變時，會造成開啟與關閉的強度改變。但是本發明提供開關單元來解決上述的問題，使得拴鎖單元320的拴鎖速度不會隨著輸出入電壓(Vio)改變而改變，並且達成輸出信號(Sout)的責任週期接近輸入信號(Sin)的責任週期。
在實際的運用上，本發明的準位切換器在核心電壓(Vcore)為1.2V，輸入信號(Sin)為責任週期(duty cycle)50%的時脈信號，其速度為400Mbps的條件下。輸出入信號為1.8V時，其輸出信號(Sout)的責任週期為49.85%；而輸出入信號為3.3V時，其輸出信號(Sout)的責任週期為50.67%。因此，本發明的準位切換器具備寬範圍高輸出電壓的準位切換器所應有的特性。
再者，本發明在核心電壓(Vcore)為0.9V，輸出入電壓(Vio)在1.5V~1.8V之間時，其運作速度可到達2133Mbps。亦即，本發明的準位切換器具備高速準位切換器的特性。
另一方面，第3圖準位切換器中的第一開關單元322以及第二開關單元324也可以利用不同的開關元件來達成，以下詳細介紹之。
如第5A圖所示，第一開關單元322中包括第一開關元件SW1、第二開關元件SW2串接於輸出入電壓(Vio)與節點a1之間，第一開關元件SW1的控制端接收反相的輸出信號()，第二開關元件SW2的控制端接收輸入信號(Sin)。第二開關單元324中包括第三開關元件SW3、第四開關元件SW4串接於輸出入電壓(Vio)與節點a2之間，第三開關元件SW3的控制端接收輸出信號(Sout)，第四開關元件SW4的控制端接收反相輸入信號()。其中，第一開關元件SW1、第二開關元件SW2、第三開關元件SW3與第四開關元件SW4係為N型電晶體。
如第5B圖所示，第一開關單元322中包括第一開關元件SW1、第二開關元件SW2串接於輸出入電壓(Vio)與節點a1之間，第一開關元件SW1的控制端接收輸出信號(Sout)，第二開關元件SW2的控制端接收反相輸入信號()。第二開關單元324中包括第三開關元件SW3、第四開關元件SW4串接於輸出入電壓(Vio)與節點a2之間，第三開關元件SW3的控制端接收反相的輸出信號()，第四開關元件SW4的控制端接收輸入信號(Sin)。其中，第一開關元件SW1、第二開關元件SW2、第三開關元件SW3與第四開關元件SW4係為P型電晶體。
如第5C圖所示，第一開關單元322中包括第一開關元件SW1、第二開關元件SW2串接於輸出入電壓(Vio)與節點a1之間，第一開關元件SW1的控制端接收反相的輸出信號()，第二開關元件SW2的控制端接收反相輸入信號()。第二開關單元324中包括第三開關元件SW3、第四開關元件SW4串接於輸出入電壓(Vio)與節點a2之間，第三開關元件SW3的控制端接收輸出信號(Sout)，第四開關元件SW4的控制端接收輸入信號(Sin)。其中，第一開關元件SW1、第三開關元件SW3係為N型電晶體，第二開關元件SW2與第四開關元件SW4係為P型電晶體。
由以上的說明可知，輸入信號(Sin)以及反相的輸入信號()係組成互補的輸入信號對(complemental input signal pair)，而輸出信號(Sout)以及反相的輸出信號()係組成互補的輸出信號對(complemental output signal pair)。而第一開關元件SW1的控制端接收該互補的輸出信號對中的一個信號，第三開關元件SW3的控制端接收該互補的輸出信號對中的另一個信號；第二開關元件SW2的控制端接收該互補的輸入信號對中的一個信號，該第四開關元件SW4的控制端接收該互補的輸入信號對中的另一個信號。
再者，本發明的準位切換器中的負載單元326串接的電晶體係用來降低電晶體的電壓應力，因此並未限定串鳩電晶體的數目。當然，在此領域的技術人員也可以利用第1圖的負載單元126中的二個厚氧化層元件的N型電晶體來運用於本發明中。
為了讓輸出信號(Sout)具有更準確的責任週期，本發明可於第一實施例的準位切換器中加入責任週期校準電路(duty-cycle correction circuit)皆由厚氧化層元件的N型電晶體與的P型電晶體所組成。以下詳細說明之。
請參照第6圖，其所繪示為本發明準位切換器的第二實施例。準位切換器300包括：一輸入側邏輯單元310、拴鎖單元320、責任週期校準電路329、以及輸出側緩衝單元330。由於一輸入側邏輯單元310、拴鎖單元320、以及輸出側緩衝單元330與第一實施例完全相同，因此不再贅述。
責任週期校準電路329包括第三P型電晶體MP3、第四P型電晶體MP4、第七N型電晶體MN7、第八N型電晶體MN8。第三P型電晶體MP3與第七N型電晶體MN7的閘極連接至節點a1以接收一第一信號Q，第三P型電晶體MP3源極連接至輸出入電壓(Vio)，第三P型電晶體MP3汲極連接至第七N型電晶體MN7汲極，第七N型電晶體MN7源極連接至接地電壓。再者，第四P型電晶體MP4與第八N型電晶體MN8的閘極連接至節點a2以接收一反相的第一信號，第八N型電晶體MN8汲極連接至輸出入電壓(Vio)，第八N型電晶體MN8源極連接至第四P型電晶體MP4源極，第四P型電晶體MP4汲極連接至接地電壓。再者，第三開關元件SW3的控制端接收反相的第一信號；第一開關元件SW1的控制端接收第一信號Q。
很明顯地，當輸入信號(Sin)改變狀態時，不論是第一信號Q或者反相的第一信號先動作，責任週期校準電路329皆可快速的進行反應，並且產生反相的輸出信號()，使得輸出側緩衝單元330能夠根據反相的輸出信號()即時的改變輸出信號(Sout)。亦即，當第一信號的準位切換快於反相的第一信號時，責任週期校準電路329根據該第一信號輸出一反相的輸出信號()，以及，當反相的第一信號的準位切換快於第一信號時，責任週期校準電路329根據反相的第一信號輸出反相的輸出信號()。
綜上所述，本發明的優點係提出一種準位切換器，利用二開關單元的運作，使得準位切換器具有低輸入電壓轉寬範圍高輸出電壓的特徵，並且可以高速的運作。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、300．．．準位切換器
110、310．．．輸入側邏輯單元
120、320．．．拴鎖單元
126、326．．．負載單元
130、330．．．輸出側緩衝單元
322．．．第一開關單元
324．．．第二開關單元
329．．．責任週期校準電路
第1圖所繪示為準位切換器的示意圖。
第2圖所繪示為習知準位切換器的電路圖。
第3圖所繪示為本發明準位切換器的第一實施例。
第4A與4D圖所繪示為本發明準位切換器的動作示意圖。
第5A與5C圖所繪示為第一開關單元與第二開關單元的各種實施例。
第6圖所繪示為本發明準位切換器的第二實施例。
300．．．準位切換器
310．．．輸入側邏輯單元
320．．．拴鎖單元
322．．．第一開關單元
324．．．第二開關單元
326．．．負載單元
330．．．輸出側緩衝單元

Claims (24)

  1. 一種準位切換器，包括：一輸入側邏輯單元，接收一輸入信號並產生一互補的輸入信號對，其輸入信號與該互補的輸入信號對係操作在一核心電壓與一接地電壓之間；一拴鎖單元，包括：一第一P型電晶體，源極接收一輸出入電壓，汲極連接至一第一節點，閘極連接至一第二節點；一第二P型電晶體，源極接收該輸出入電壓，汲極連接至該第二節點，閘極連接至該第一節點；以及一負載單元，連接至該第一節點與該第二節點，並根據該互補的輸入信號對使得該第一節點與該第二節點產生一互補的輸出信號對；以及一輸出側緩衝單元，連接至該第二節點，並據以產生該互補的輸出信號對，使得該互補的輸出信號對係操作在該輸出入電壓與該接地電壓之間；其中，該拴鎖單元更包括一第一開關單元與一第二開關單元，該第一開關單元包括一第一開關元件與一第二開關元件串接於該輸出入電壓與該第一節點之間，該第一開關元件的一控制端接收該互補的輸出信號對中的一個信號，該第二開關元件的一控制端接收該互補的輸入信號對中的一個信號；以及，該第二開關單元包括一第三開關元件與一第四開關元件串接於該輸出入電壓與該第二節點之間，該第三開關元件的一控制端接收該互補的輸出信號對中的另一個信號，該第四開關元件的一控制端接收該互補的輸入信號對中的另一個信號。
  2. 如申請專利範圍第1項所述之準位切換器，其中，該輸入側邏輯單元包括一第一反相器，輸入端接收該輸入信號，輸出端產生反相的該輸入信號，且該輸入信號與反相的該輸入信號係作為該互補的輸入信號對。
  3. 如申請專利範圍第2項所述之準位切換器，其中該負載單元包括：一第一N型電晶體，源極連接至一接地端，閘極接收該反相的輸入信號；一第二N型電晶體，源極連接至該接地端，閘極接收該輸入信號；一第三N型電晶體，源極連接至該第一N型電晶體汲極，閘極接收一第一偏壓；一第四N型電晶體，源極連接至該第二N型電晶體汲極，閘極接收該第一偏壓；一第五N型電晶體，源極連接至該第三N型電晶體汲極，閘極接收一第二偏壓，汲極連接至該第一節點；以及一第六N型電晶體，源極連接至該第四N型電晶體汲極，閘極接收該第二偏壓，汲極連接至該第二節點。
  4. 如申請專利範圍第3項所述之準位切換器，其中該第一N型電晶體、該第二N型電晶體、該第三N型電晶體、與該第四N型電晶體係為一薄氧化層元件；以及，該第五N型電晶體與該第六N型電晶體係為一厚氧化層元件。
  5. 如申請專利範圍第3項所述之準位切換器，其中該第一偏壓係為該核心電壓，該第二偏壓係為該輸出入電壓。
  6. 如申請專利範圍第2項所述之準位切換器，其中該負載單元包括：一第一N型電晶體，源極連接至一接地端，閘極接收該反相的輸入信號，汲極連接至該第一節點；以及一第二N型電晶體，源極連接至該接地端，閘極接收該輸入信號，汲極連接至該第二節點。
  7. 如申請專利範圍第6項所述之準位切換器，其中該第一N型電晶體、該第二N型電晶體係為一厚氧化層元件。
  8. 如申請專利範圍第2項所述之準位切換器，其中該輸出側緩衝單元包括一第二反相器，輸入端連接該第二節點以接收反相的該輸出信號，輸出端產生該輸出信號，且該輸出信號與反相的該輸出信號係作為該互補的輸出信號對。
  9. 如申請專利範圍第8項所述之準位切換器，其中，該第一開關元件與該第三開關元件係為P型電晶體，該第二開關元件與該第四開關元件係為N型電晶體，該第一開關元件的該控制端接收該輸出信號，該第二開關元件的該控制端接收該輸入信號，該第三開關元件的該控制端接收該反相的輸出信號，該第四開關元件的該控制端接收該反相的輸入信號。
  10. 如申請專利範圍第8項所述之準位切換器，其中，該第一開關元件、該第二開關單元、該第三開關元件、與該第四開關單元係為N型電晶體，該第一開關元件的該控制端接收該反相的輸出信號，該第二開關元件的該控制端接收該輸入信號，該第三開關元件的該控制端接收該輸出信號，該第四開關元件的該控制端接收該反相的輸入信號。
  11. 如申請專利範圍第8項所述之準位切換器，其中，該第一開關元件、該第二開關單元、該第三開關元件、與該第四開關單元係為P型電晶體，該第一開關元件的該控制端接收該輸出信號，該第二開關元件的該控制端接收該反相的輸入信號，該第三開關元件的該控制端接收該反相的輸出信號，該第四開關元件的該控制端接收該輸入信號。
  12. 如申請專利範圍第8項所述之準位切換器，其中，該第一開關元件與該第三開關元件係為N型電晶體，該第二開關元件與該第四開關元件係為P型電晶體，該第一開關元件的該控制端接收該反相的輸出信號，該第二開關元件的該控制端接收該反相的輸入信號，該第三開關元件的該控制端接收該輸出信號，該第四開關元件的該控制端接收該輸入信號。
  13. 一種準位切換器，包括：一輸入側邏輯單元，接收一輸入信號並產生一互補的輸入信號對，其輸入信號與該互補的輸入信號對係操作在一核心電壓與一接地電壓之間；一拴鎖單元，包括：一第一P型電晶體，源極接收一輸出入電壓，汲極連接至一第一節點，閘極連接至一第二節點；一第二P型電晶體，源極接收該輸出入電壓，汲極連接至該第二節點，閘極連接至該第一節點；以及一負載單元，連接至該第一節點與該第二節點，並根據該互補的輸入信號對使得該第一節點與該第二節點產生一第一信號以及一反相的第一信號對；一責任週期校準電路，連接至該第一節點以及該第二節點，當該第一信號的準位切換快於該反相的第一信號時，根據該第一信號輸出一反相的輸出信號，以及，當該反相的第一信號的準位切換快於該第一信號時，根據該反相的第一信號輸出該反相的輸出信號；以及一輸出側緩衝單元，接收該反相的輸出信號，並據以產生該互補的輸出信號對，使得該互補的輸出信號對係操作在該輸出入電壓與該接地電壓之間；其中，該拴鎖單元更包括一第一開關單元與一第二開關單元，該第一開關單元包括一第一開關元件與一第二開關元件串接於該輸出入電壓與該第一節點之間，該第一開關元件的一控制端接收該第一信號，該第二開關元件的一控制端接收該互補的輸入信號對中的一個信號；以及，該第二開關單元包括一第三開關元件與一第四開關元件串接於該輸出入電壓與該第二節點之間，該第三開關元件的一控制端接收該反相的第一信號，該第四開關元件的一控制端接收該互補的輸入信號對中的另一個信號。
  14. 如申請專利範圍第13項所述之準位切換器，其中，該輸入側邏輯單元包括一第一反相器，輸入端接收該輸入信號，輸出端產生反相的該輸入信號，且該輸入信號與反相的該輸入信號係作為該互補的輸入信號對。
  15. 如申請專利範圍第14項所述之準位切換器，其中該負載單元包括：一第一N型電晶體，源極連接至一接地端，閘極接收該反相的輸入信號；一第二N型電晶體，源極連接至該接地端，閘極接收該輸入信號；一第三N型電晶體，源極連接至該第一N型電晶體汲極，閘極接收一第一偏壓；一第四N型電晶體，源極連接至該第二N型電晶體汲極，閘極接收該第一偏壓；一第五N型電晶體，源極連接至該第三N型電晶體汲極，閘極接收一第二偏壓，汲極連接至該第一節點；以及一第六N型電晶體，源極連接至該第四N型電晶體汲極，閘極接收該第二偏壓，汲極連接至該第二節點。
  16. 如申請專利範圍第15項所述之準位切換器，其中該第一N型電晶體、該第二N型電晶體、該第三N型電晶體、與該第四N型電晶體係為一薄氧化層元件；以及，該第五N型電晶體與該第六N型電晶體係為一厚氧化層元件。
  17. 如申請專利範圍第15項所述之準位切換器，其中該第一偏壓係為該核心電壓，該第二偏壓係為該輸出入電壓。
  18. 如申請專利範圍第14項所述之準位切換器，其中該負載單元包括：一第一N型電晶體，源極連接至一接地端，閘極接收該反相的輸入信號，汲極連接至該第一節點；以及一第二N型電晶體，源極連接至該接地端，閘極接收該輸入信號，汲極連接至該第二節點。
  19. 如申請專利範圍第18項所述之準位切換器，其中該第一N型電晶體、該第二N型電晶體係為一厚氧化層元件。
  20. 如申請專利範圍第14項所述之準位切換器，其中，該第一開關元件與該第三開關元件係為P型電晶體，該第二開關元件與該第四開關元件係為N型電晶體，該第一開關元件的該控制端接收該第一信號，該第二開關元件的該控制端接收該輸入信號，該第三開關元件的該控制端接收該反相的第一信號，該第四開關元件的該控制端接收該反相的輸入信號。
  21. 如申請專利範圍第14項所述之準位切換器，其中，該第一開關元件、該第二開關單元、該第三開關元件、與該第四開關單元係為N型電晶體，該第一開關元件的該控制端接收該反相的第一信號，該第二開關元件的該控制端接收該輸入信號，該第三開關元件的該控制端接收該第一信號，該第四開關元件的該控制端接收該反相的輸入信號。
  22. 如申請專利範圍第14項所述之準位切換器，其中，該第一開關元件、該第二開關單元、該第三開關元件、與該第四開關單元係為P型電晶體，該第一開關元件的該控制端接收該第一信號，該第二開關元件的該控制端接收該反相的輸入信號，該第三開關元件的該控制端接收該反相的第一信號，該第四開關元件的該控制端接收該輸入信號。
  23. 如申請專利範圍第14項所述之準位切換器，其中，該第一開關元件與該第三開關元件係為N型電晶體，該第二開關元件與該第四開關元件係為P型電晶體，該第一開關元件的該控制端接收該反相的第一信號，該第二開關元件的該控制端接收該反相的輸入信號，該第三開關元件的該控制端接收該第一信號，該第四開關元件的該控制端接收該輸入信號。
  24. 如申請專利範圍第13項所述之準位切換器，其中，該責任週期校準電路包括：一第三P型電晶體，閘極連接至該第一節點，源極連接至該輸出入電壓；一第七N型電晶體，閘極連接至該第一節點，源極連接至該接地電壓，汲極連接至該第三P型電晶體汲極；一第四P型電晶體，閘極連接至該第二節點，汲極連接至該接地電壓；以及一第八N型電晶體，閘極連接至該第二節點，汲極連接至該輸出入電壓，源極連接至該第四P型電晶體源極。
TW101105697A 2012-02-21 2012-02-21 具有低輸入電壓轉寬範圍高輸出電壓的高速準位切換器 TWI451698B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101105697A TWI451698B (zh) 2012-02-21 2012-02-21 具有低輸入電壓轉寬範圍高輸出電壓的高速準位切換器
CN201210073299.4A CN103259521B (zh) 2012-02-21 2012-03-19 具有低输入电压转宽范围高输出电压的高速电平切换器
US13/772,447 US8669803B2 (en) 2012-02-21 2013-02-21 High speed level shifter for converting low input voltage into wide-range high output voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101105697A TWI451698B (zh) 2012-02-21 2012-02-21 具有低輸入電壓轉寬範圍高輸出電壓的高速準位切換器

Publications (2)

Publication Number Publication Date
TW201336232A TW201336232A (zh) 2013-09-01
TWI451698B true TWI451698B (zh) 2014-09-01

Family

ID=48963259

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101105697A TWI451698B (zh) 2012-02-21 2012-02-21 具有低輸入電壓轉寬範圍高輸出電壓的高速準位切換器

Country Status (3)

Country Link
US (1) US8669803B2 (zh)
CN (1) CN103259521B (zh)
TW (1) TWI451698B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9054694B2 (en) * 2012-05-31 2015-06-09 Agency for Science, Technology Research Circuit arrangements and methods of operating the same
US9197214B2 (en) * 2013-07-30 2015-11-24 Broadcom Corporation High speed level shifter with amplitude servo loop
JP6088936B2 (ja) * 2013-08-07 2017-03-01 ルネサスエレクトロニクス株式会社 レベルシフタ
US8981831B1 (en) * 2013-09-11 2015-03-17 International Business Machines Corporation Level shifter with built-in logic function for reduced delay
US9780790B2 (en) 2015-02-18 2017-10-03 Microsemi SoC Corporation High speed level shifter circuit
CN106301349B (zh) * 2015-05-14 2019-09-20 中芯国际集成电路制造(上海)有限公司 高电压电平转换电路
CN105811961B (zh) * 2016-03-04 2019-01-22 广州时艺音响科技有限公司 一种无源极电阻的大功率场效应管互补输出电路
US9859894B1 (en) * 2017-01-26 2018-01-02 Elite Semiconductor Memory Technology Inc. Level shifting circuit and integrated circuit
US9997208B1 (en) * 2017-03-29 2018-06-12 Qualcomm Incorporated High-speed level shifter
CN108667450B (zh) * 2017-03-29 2022-08-09 台湾积体电路制造股份有限公司 位准移位器与位准移位方法
KR102423675B1 (ko) * 2017-09-22 2022-07-22 주식회사 디비하이텍 레벨 쉬프터, 및 이를 포함하는 소스 드라이버, 게이트 드라이버, 및 디스플레이 장치
CN108649931B (zh) * 2018-02-12 2019-03-05 南京胜跃新材料科技有限公司 一种占空比可调的高速电平移位器电路
JP7097749B2 (ja) * 2018-06-05 2022-07-08 エイブリック株式会社 レベルシフト回路
US10804902B1 (en) 2019-12-31 2020-10-13 Silicon Storage Technology, Inc. Level shifter for integrated circuit
CN112491408B (zh) * 2019-09-11 2022-07-29 成都锐成芯微科技股份有限公司 一种电平转换电路
US10804884B1 (en) * 2020-01-22 2020-10-13 M31 Technology Corporation Voltage tolerant level shifter
US11632110B2 (en) * 2020-08-10 2023-04-18 Mediatek Inc. High speed circuit with driver circuit
US11855450B2 (en) 2021-10-29 2023-12-26 Nxp B.V. ESD protection circuit with GIDL current detection

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6853234B2 (en) * 2003-06-09 2005-02-08 International Business Machines Corporation Level shift circuitry having delay boost
US6888394B2 (en) * 2002-06-25 2005-05-03 Micron Technology, Inc. Voltage level shifting circuit with improved switching speed
US7501856B2 (en) * 2005-09-20 2009-03-10 Via Technologies, Inc. Voltage level shifter
US20120001672A1 (en) * 2010-07-01 2012-01-05 Integrated Device Technology, Inc. Apparatuses and methods for a voltage level shifting

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4450371A (en) * 1982-03-18 1984-05-22 Rca Corporation Speed up circuit
US4532436A (en) * 1983-09-30 1985-07-30 Rca Corporation Fast switching circuit
JP3173247B2 (ja) * 1993-09-29 2001-06-04 ソニー株式会社 レベルシフタ
US6650168B1 (en) 2002-09-30 2003-11-18 Taiwan Semiconductor Manufacturing Company High-speed level shifter using zero-threshold MOSFETS
CN1764069B (zh) * 2005-09-30 2010-12-08 威盛电子股份有限公司 电压电平转换器
US7554360B1 (en) * 2005-10-06 2009-06-30 Marvell International Ltd. High speed level shifter circuit in advanced CMOS technology
US8102199B2 (en) * 2008-11-18 2012-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Ultra-low voltage level shifting circuit
CN101969305B (zh) * 2010-11-09 2012-09-05 威盛电子股份有限公司 电位转换电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888394B2 (en) * 2002-06-25 2005-05-03 Micron Technology, Inc. Voltage level shifting circuit with improved switching speed
US6853234B2 (en) * 2003-06-09 2005-02-08 International Business Machines Corporation Level shift circuitry having delay boost
US7501856B2 (en) * 2005-09-20 2009-03-10 Via Technologies, Inc. Voltage level shifter
US20120001672A1 (en) * 2010-07-01 2012-01-05 Integrated Device Technology, Inc. Apparatuses and methods for a voltage level shifting

Also Published As

Publication number Publication date
TW201336232A (zh) 2013-09-01
CN103259521B (zh) 2015-09-30
US8669803B2 (en) 2014-03-11
CN103259521A (zh) 2013-08-21
US20130214838A1 (en) 2013-08-22

Similar Documents

Publication Publication Date Title
TWI451698B (zh) 具有低輸入電壓轉寬範圍高輸出電壓的高速準位切換器
TWI621123B (zh) 非揮發性記憶體的驅動電路
TWI538404B (zh) 準位切換器
TWI671983B (zh) 電壓調節器及動態洩流電路
JP5285773B2 (ja) 入出力回路
TWI542153B (zh) 弛張振盪器
TWI737299B (zh) 緩衝電路與緩衝方法
US20090021292A1 (en) Reliable level shifter of ultra-high voltage device used in low power application
JP6643157B2 (ja) 半導体装置
KR20180028005A (ko) 레벨 시프트 회로 및 반도체 장치
TW201421907A (zh) 脈衝式正反器
JP5421075B2 (ja) 入力回路
EP2011236A2 (en) Electronic circuit
TWI618359B (zh) 正反器電路
Scotti et al. A novel 0.6 V MCML D-latch topology exploiting dynamic body bias threshold lowering
Parimala et al. Subthreshold voltage to supply voltage level shifter using modified revised wilson current mirror
US11979155B2 (en) Semiconductor integrated circuit device and level shifter circuit
TWI448076B (zh) 可承載高電壓之輸出緩衝器
US8502559B2 (en) Level translator
TWI545584B (zh) 位準下降移位器
TW202127800A (zh) 具有擊穿電流保護的堆疊開關電路設備及運算系統
JP2017103736A (ja) 半導体集積回路
TWM484864U (zh) 位準偏移電路的輸出級電路
KR100514413B1 (ko) 리세트 신호 발생 회로
KR101342293B1 (ko) 출력신호의 안정성을 가지는 비교기

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees