TWI621123B - 非揮發性記憶體的驅動電路 - Google Patents

非揮發性記憶體的驅動電路 Download PDF

Info

Publication number
TWI621123B
TWI621123B TW106100743A TW106100743A TWI621123B TW I621123 B TWI621123 B TW I621123B TW 106100743 A TW106100743 A TW 106100743A TW 106100743 A TW106100743 A TW 106100743A TW I621123 B TWI621123 B TW I621123B
Authority
TW
Taiwan
Prior art keywords
type transistor
supply voltage
node
drain
gate
Prior art date
Application number
TW106100743A
Other languages
English (en)
Other versions
TW201801084A (zh
Inventor
柏正豪
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Publication of TW201801084A publication Critical patent/TW201801084A/zh
Application granted granted Critical
Publication of TWI621123B publication Critical patent/TWI621123B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G11C16/0458—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates comprising two or more independent floating gates which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一種驅動電路包括一驅動級，內有一第一準位切換器一第二準位切換器。第一準位切換器，具有一第一輸入端接收一第一控制信號，一第一反相輸入端接收一反相的第一控制信號，一第一輸出端端與一第二輸出端。第二準位切換器，具有一第二輸入端接收一第二控制信號，一第二反相輸入端接收一反相的第二控制信號，一第三輸出端與一第四輸出端。其中該第一輸出端直接連接至該第三輸出端，用以產生一輸出信號，且該第二輸出端直接連接至該第四輸出端，用以產生一反相的輸出信號。其中，該第一準位切換器與該第二準位切換器的其中之一係根據一致能信號組，運作於一第一運作模式。

Description

非揮發性記憶體的驅動電路
本發明是有關於一種驅動電路，且特別是有關於一種運用於非揮發性記憶體的驅動電路。
眾所周知，非揮發性記憶體可在電源消失之後，仍可保存資料，因此非揮發性記憶體已經廣泛的運用於電子產品中。再者，非揮發性記憶體中包括多個非揮發性記憶胞(non-volatile cell)排列而成非揮發性記憶胞陣列(non-volatile cell array)，而每個非揮發性記憶胞中皆包含一浮動閘電晶體(floating gate transistor)。
另外，非揮發性記憶體中更包括一電壓供應電路(voltage supplying circuit)與一驅動電路(driving circuit)。為了讓非揮發性記憶體具備極低功耗(ultra low power consumption)的性能，因此電壓供應電路需要在非揮發性記憶體的各運作模式(operation mode)下提供適當的系統電壓至驅動電路，使得驅動電路提供適當的邏輯準位至非揮發性記憶胞陣列。
舉例來說，根據非揮發性記憶胞陣列的運作模式， 驅動電路提供適當的邏輯準位來操控非揮發性記憶胞陣列進行讀取運作(read operation)或者編程運作(program operation)。
本發明之主要目的係提出一種運用於非揮發性記憶體中的驅動電路，根據非揮發性記憶體的工作模式，提供對應的操作電壓至非揮發性記憶體的記憶胞陣列。
本發明係有關於一種驅動電路，連接至一非揮發性記憶胞陣列，該驅動電路包括一驅動級，該驅動級包括：一第一準位切換器，具有一第一輸入端接收一第一控制信號，一第一反相輸入端接收一反相的第一控制信號，一第一輸出端與一第二輸出端；以及一第二準位切換器，具有一第二輸入端接收一第二控制信號，一第二反相輸入端接收一反相的第二控制信號，一第三輸出端與一第四輸出端，其中該第一輸出端直接連接至該第三輸出端，用以產生一輸出信號，且該第二輸出端直接連接至該第四輸出端，用以產生一反相的輸出信號；其中，該第一準位切換器與該第二準位切換器根據一致能信號組，於一第一運作模式時，致能該第一準位切換器，且於一第二運作模式時，致能該第二準位切換器。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
100‧‧‧驅動電路
102、104‧‧‧控制電路
106‧‧‧致能電路
110‧‧‧控制級
120‧‧‧驅動級
122、124‧‧‧準位切換器
125、26‧‧‧下拉電路
130‧‧‧非揮發性記憶胞陣列
第1圖所繪示為本發明運用於非揮發性記憶體的驅動電路方塊圖的一個實施例。
第2A圖與第2B圖所繪示為本發明實施例中驅動電路內驅動級的第一個範例，及驅動電路於各種運作模式下的供應電壓及其相關信號的信號範圍示意圖。
第3A圖與第3B圖所繪示為本發明實施例中驅動電路內驅動級的第二個範例，及驅動電路於各種運作模式下的供應電壓及其相關信號的信號範圍示意圖。
第4A圖與第4B圖所繪示為本發明實施例中驅動電路內驅動級的第三個範例，及驅動電路於各種運作模式下的供應電壓及其相關信號的信號範圍示意圖。
第5A圖所繪示為本發明實施例中驅動電路內驅動級的第四個範例。
第5B圖與第5C圖為第一下拉電路與第二下拉電路示意圖。
請參照第1圖，其所繪示為本發明運用於非揮發性記憶體的驅動電路方塊圖的一個實施例。如第1圖所示，非揮發性記憶胞陣列130連接至驅動電路100用以接收輸出信號OUT與反相的輸出信號ZOUT。
驅動電路100包括：控制級(control stage)110與驅動級(driving stage)120。控制級110包括一第一控制電路(control circuit)102、第二控制電路104與一致能電路(enabling circuit)106。再者，驅動級120包括：一第一準位切換器(level shifter)122與一第二準位切換器124。
另外，非揮發性記憶體中更包括一電壓供應電路(voltage supplying circuit，未繪示)可提供多個供應電壓至驅動電路100。舉例來說，電壓供應電路提供第一供應電壓Vdd、第二供應電壓Vpp、第三供應電壓Vnn、第四供應電壓Vm至驅動電路100。
第一控制電路102連接至第一供應電壓Vdd，且第一控制電路102接收第一輸入信號IN1與反相的第一輸入信號ZIN1，並轉換為第一控制信號Ctl1A與反相的第一控制信號Ctl1B。第二控制電路104連接至第一供應電壓Vdd，且第二控制電路104接收第二輸入信號IN2與反相的第二輸入信號ZIN2，並轉換為第二控制信號Ctl2A與反相的第二控制信號Ctl2B。其中，第一控制信號Ctl1A、反相的第一控制信號Ctl1B、第二控制信號Ctl2A與反相的第二控制信號Ctl2B的信號範圍介於第一供應電壓Vdd與一接地電壓Gnd(0V)之間。
致能電路106接收第一輸入信號IN1、反相的第一輸入信號ZIN1、第二輸入信號IN2與反相的第二輸入信號ZIN2並產生一致能信號組。其中，致能信號組包括一第一致能信號EN1、一第二致能信號EN2、一第三致能信號EN3、一反相的第三致能信號EN3I與一第四致能信號EN4。致能電路106連接至 電壓供應電路以接收第一供應電壓Vdd、第二供應電壓Vpp、第三供應電壓Vnn、第四供應電壓Vm。
再者，驅動級120中的第一準位切換器122具有第一輸出端與第二輸出端，而第二準位切換器124具有第一輸出端與第二輸出端。第一準位切換器122的第一輸出端直接連接(directly connected)至第二準位切換器124的第一輸出端，並可產生輸出信號OUT。第一準位切換器122的第二輸出端直接連接至第二準位切換器124的第二輸出端，並可產生反相的輸出信號ZOUT。另外，驅動級120接收致能信號組、第一控制信號Ctl1A、反相的第一控制信號Ctl1B、第二控制信號Ctl2A與反相的第二控制信號Ctl2B。
在正常運作時，致能信號組可以致能第一準位切換器122與第二準位切換器124其中之一。舉例來說，當第一準位切換器122被致能時，第一準位切換器122根據第一控制信號Ctl1A與反相的第一控制信號Ctl1B產生輸出信號OUT與反相的輸出信號ZOUT。當第二準位切換器124被致能時，第二準位切換器124根據第二控制信號Ctl2A與反相的第二控制信號Ctl2B產生輸出信號OUT與反相的輸出信號ZOUT。
當驅動電路100操作於第一運作模式時，第一控制電路102動作而第二控制電路104不動作。此時，第一控制電路102將第一輸入信號IN1與反相的第一輸入信號ZIN1轉換為第一控制信號Ctl1A與反相的第一控信號Ctl1B；而第二控制電路104 不會將第二輸入信號IN2與反相的第二輸入信號ZIN2轉換為第二控制信號Ctl2A與反相的第二控信號Ctl2B。另外，致能電路106根據第一輸入信號IN1與反相的第一輸入信號ZIN1而產生致能信號組至驅動級120，使得第一準位切換器122被致能(enable)而產生輸出信號OUT與反相的輸出信號ZOUT，而第二準位切換器124則被禁能(disable)。
當驅動電路100操作於第二運作模式時，第二控制電路104動作而第一控制電路102不動作。此時，第二控制電路104將第二輸入信號IN2與反相的第二輸入信號ZIN2轉換為第二控制信號Ctl2A與反相的第二控信號Ctl2B；而第一控制電路102不會將第一輸入信號IN1與反相的第一輸入信號ZIN1轉換為第一控制信號Ctl1A與反相的第一控信號Ctl1B。另外，致能電路106根據第二輸入信號IN2與反相的第二輸入信號ZIN2而產生致能信號組至驅動級120，使得第二準位切換器124被致能(enable)而產生輸出信號OUT與反相的輸出信號ZOUT，而第一準位切換器122則被禁能(disable)。
請參照第2A圖，其所繪示為本發明實施例中驅動電路內驅動級的第一個範例。
第一準位切換器122包括多個p型電晶體Mpz1、Mpz2、Mpz3、Mpz4、Mpz5、Mpz6，以及多個n型電晶體Mnz1、Mnz2、Mnz3、Mnz4。其中，電晶體Mpz1源極連接至第二供應電壓Vpp、閘極連接至節點z1；電晶體Mpz3源極連接至電晶體 Mpz1汲極、閘極接收第一致能信號EN1、汲極連接至節點z2；電晶體Mpz5源極接收反相的第三致能信號EN3I、閘極與汲極連接至節點z2；電晶體Mnz3汲極連接至節點z2、閘極接收第三致能信號EN3；電晶體Mnz1汲極連接至電晶體Mnz3源極、閘極接收第一控制信號Ctl1A、源極連接至第三供應電壓Vnn。
再者，電晶體Mpz2源極連接至第二供應電壓Vpp、閘極連接至節點z2；電晶體Mpz4源極連接至電晶體Mpz2汲極、閘極接收第一致能信號EN1、汲極連接至節點z1；電晶體Mpz6源極接收反相的第三致能信號EN3I、閘極與汲極連接至節點z1；電晶體Mnz4汲極連接至節點z1、閘極接收第三致能信號EN3；電晶體Mnz2汲極連接至電晶體Mnz4源極、閘極接收反相的第一控制信號Ctl1B、源極連接至第三供應電壓Vnn。
第二準位切換器124包括多個p型電晶體Mpy1、Mpy2、Mpy3、Mpy4、Mpy5、Mpy6、Mpy7、Mpy8，以及多個n型電晶體Mny1、Mny2、Mny3、Mny4。其中，電晶體Mpy1源極連接至第二供應電壓Vpp、閘極連接至節點y1；電晶體Mpy3源極連接至電晶體Mpy1汲極、閘極接收第二致能信號EN2、汲極連接至節點y2；電晶體Mpy7源極接收反相的第三致能信號EN3I、閘極與汲極連接至節點y2；電晶體Mpy5源極連接至節點y2、閘極接收反相的第四致能信號EN4；電晶體Mny3汲極連接至電晶體Mpy5汲極、閘極接收第三致能信號EN3；電晶體Mny1汲極連接至電晶體Mny3源極、閘極接收第二控制信號Ctl2A、 源極連接至第三供應電壓Vnn。
再者，電晶體Mpy2源極連接至第二供應電壓Vpp、閘極連接至節點y2；電晶體Mpy4源極連接至電晶體Mpy2汲極、閘極接收第二致能信號EN2、汲極連接至節點y1；電晶體Mpy8源極接收反相的第三致能信號EN3I、閘極與汲極連接至節點y1；電晶體Mpy6源極連接至節點y1、閘極接收第四致能信號EN4；電晶體Mny4汲極連接至電晶體Mpy6汲極、閘極接收第三致能信號EN3；電晶體Mny2汲極連接至電晶體Mny4源極、閘極接收反相的第二控制信號Ctl2B、源極連接至第三供應電壓Vnn。
再者，節點z1與節點y1直接連接，並成為驅動級120的輸出端，以產生輸出信號OUT；節點z2與節點y2直接連接，並成為驅動級120的反相輸出端，以產生反相的輸出信號ZOUT。
由於本發明的驅動電路100可控制具備極低功耗的非揮發性記憶體陣列130。因此，需要進一步地設計二個準位切換器中p型電晶體與n型電晶體之間的尺寸比例(size ratio)。舉例來說，於第一運作模式時，第一準位切換器122產生的輸出信號OUT與反相的輸出信號ZOUT操作在較低的信號範圍。於第二運作模式時，第二準位切換器124產生的輸出信號OUT與反相的輸出信號ZOUT操作在較高的信號範圍。因此，假設第一準位切換器122中p型電晶體與n型電晶體之間的尺寸比例為第一尺寸比例；第二準位切換器124中p型電晶體與n型電晶體之間的 尺寸比例為第二尺寸比例。則第一尺寸比例大於第二尺寸比例。
另外，當驅動電路100操作在不同的運作模式時，電壓供應電路會提供不同大小(magnitude)的第一供應電壓Vdd、第二供應電壓Vpp與第三供應電壓Vnn與第四供應電壓Vm。
請參照第2B圖，其所繪示為第2A圖驅動電路於各種運作模式下的供應電壓及其相關信號的信號範圍示意圖。
於第一運作模式時，電壓供應電路提供的第一供應電壓Vdd小於(Vthn+｜Vthp｜)，例如0.8V的第一供應電壓Vdd。其中，Vthn為n型電晶體的臨限電壓(threshold voltage)，Vthp為p型電晶體的臨限電壓。再者，第二供應電壓Vpp等於第一供應電壓Vdd(Vpp=Vdd)。第三供應電壓Vnn等於接地電壓(Vnn=0V)。
再者，第一致能信號EN1、反相的第三致能信號EN3I、第四致能信號EN4為低準位(0V)；第二致能信號EN2與第三致能信號EN3為高準位(Vdd)。因此，第一準位切換器122被致能，第二準位切換器124被禁能。
於正常運作時，當第一控制信號Ctl1A為高準位(Vdd)且反相的第一控制信號Ctl1B為低準位(0V)時，電晶體Mnz1、Mnz3、Mnz4、Mpz2、Mpz3、Mpz4開啟(turn on)，電晶體Mpz1、Mpz5、Mpz6、Mnz2關閉(turn off)。使得節點z1為第二供應電壓Vpp(Vpp=Vdd)，輸出信號OUT為Vdd，節點z2為第三供應電壓Vnn(Vnn=0)，反相的輸出信號ZOUT為0V。
當第一控制信號Ctl1A為低準位(0V)且反相的第一 控制信號Ctl1B為高準位(Vdd)時，電晶體Mnz2、Mnz3、Mnz4、Mpz1、Mpz3、Mpz4開啟(turn on)，電晶體Mpz2、Mpz5、Mpz6、Mnz1關閉(turn off)。使得節點z1為第三供應電壓Vnn(Vnn=0V)，輸出信號OUT為0V，節點z2為第二供應電壓Vpp(Vpp=Vdd)，反相的輸出信號ZOUT為Vdd。明顯地，由於第一供應電壓Vdd的大小為0.8V，因此輸出信號OUT與反相的輸出信號ZOUT的信號範圍在0V~0.8V之間。
驅動電路100於第二運作模式時包括三個相位(phase)。於第二運作模式的第一相位(I)時，電壓供應電路提供的第一供應電壓Vdd大於或等於(Vthn+｜Vthp｜)，例如1.0V的第一供應電壓Vdd(Vdd=1V)。第二供應電壓Vpp的大小等於第一供應電壓Vdd(Vpp=Vdd)。第三供應電壓Vnn等於0V。再者，第一致能信號EN1、第二致能信號EN2、第三致能信號EN3、第四致能信號EN4為低準位(0V)；反相的第三致能信號EN3I為高準位(Vdd)。因此，第一準位切換器122與第二準位切換器124皆被禁能。
於第二運作模式的第一相位(I)時，二級體式(diode connected)連接的電晶體Mpx7、Mpx8、Mpy7、Mpy8幾乎可以將輸出信號OUT與反相的輸出信號ZOUT預充電(precharge)至高準位(Vdd)。因此，第二運作模式的第一相位(I)可稱為預充電相位(precharge phase)。
於第二運作模式的第二相位(II)時，電壓供應電路提 供的第一供應電壓Vdd大於或等於(Vthn+｜Vthp｜)，例如1.0V的第一供應電壓Vdd(Vdd=1V)。第二供應電壓Vpp的大小等於第一供應電壓Vdd(Vpp=Vdd)。第三供應電壓Vnn等於0V。再者，第一致能信號EN1、第二致能信號EN2、反相的第三致能信號EN3I、第四致能信號EN4為低準位(0V)；第三致能信號EN3為高準位(Vdd)。因此，第一準位切換器122與第二準位切換器124皆被致能。
於第二運作模式的第二相位(II)時，第一準位切換器122與第二準位切換器124會初始化(initialize)內部節點的偏壓(bias voltage)。因此，第二運作模式的第二相位(II)可稱為初始化相位(initialization phase)。
於第二運作模式的第三相位(III)時，電壓供應電路提供的第一供應電壓Vdd大於或等於(Vthn+｜Vthp｜)，例如1.0V的第一供應電壓Vdd(Vdd=1V)。第二供應電壓Vpp的大小會提高至V1，其為供應電壓Vdd的N倍(Vpp=V1=N×Vdd)。第三供應電壓Vnn等於0V。第四供應電壓Vm的大小會提高至V2，其為供應電壓Vdd的M倍(Vm=V2=M×Vdd)。在本發明的實施例中，且N大於M。舉例來說，N為3且M為2時，第二供應電壓Vpp即為3V(Vpp=V1=3×1V=3V)，第四供應電壓Vm即為2V(Vm=V2=2×1V=2V)。
再者，第一致能信號EN1、第三致能信號EN3為高準位(V1)；第二致能信號EN2、反相的第三致能信號EN3I、第四 致能信號EN4為低準位(V2)。因此，第一準位切換器122被禁能，第二準位切換器124被致能。
於第二運作模式的第三相位(III)為正常運作相位。當第二控制信號Ctl2A為高準位(Vdd)且反相的第二控制信號Ctl2B為低準位(0V)時，電晶體Mny1、Mny3、Mny4、Mpy2、Mpy3、Mpy4、Mpy5、Mpy6、Mpy7開啟(turn on)，電晶體Mpy1、Mpy8、Mny2關閉(turn off)。使得節點y1為第二供應電壓Vpp(Vpp=V1)，輸出信號OUT為V1；節點y2為第四供應電壓Vm(Vm=V2)，反相的輸出信號ZOUT為V2。
當第二控制信號Ctl2A為低準位(0V)且反相的第二控制信號Ctl2B為高準位(Vdd)時，電晶體Mny2、Mny3、Mny4、Mpy1、Mpy3、Mpy4、Mpy5、Mpy6、Mpy8開啟(turn on)，電晶體Mpy2、Mpy7、Mny1關閉(turn off)。使得節點y1為第四供應電壓Vm(Vm=V2)，輸出信號OUT為V2；節點y2為第二供應電壓Vpp(Vpp=V1)，反相的輸出信號ZOUT為V1。由於第二供應電壓Vpp為3V且第四供應電壓Vm為2V，所以輸出信號OUT與反相的輸出信號ZOUT的信號範圍在2V~3V之間。
請參照第3A圖，其所繪示為本發明實施例中驅動電路內驅動級的第二個範例。其中，第二準位切換器124與第2A圖相同，不再贅述。
第一準位切換器122包括多個p型電晶體Mpw1、Mpw2、Mpw3、Mpw4，以及多個n型電晶體Mnw1、Mnw2、Mnw3、 Mnw4。其中，電晶體Mpw1源極連接至第二供應電壓Vpp、閘極連接至節點w1、汲極連接至節點w2；電晶體Mpw3源極接收反相的第三致能信號EN3I、閘極與汲極連接至節點w2；電晶體Mnw3汲極連接至節點w2、閘極接收第三致能信號EN3；電晶體Mnw1汲極連接至電晶體Mnw3源極、閘極接收第一控制信號Ctl1A、源極連接至第三供應電壓Vnn。
再者，電晶體Mpw2源極連接至第二供應電壓Vpp、閘極連接至節點w2、汲極連接至節點w1；電晶體Mpw4源極接收反相的第三致能信號EN3I、閘極與汲極連接至節點w1；電晶體Mnw4汲極連接至節點w1、閘極接收第三致能信號EN3；電晶體Mnw2汲極連接至電晶體Mnw4源極、閘極接收反相的第一控制信號Ctl1B、源極連接至第三供應電壓Vnn。
再者，節點w1與節點y1直接連接，並成為驅動級120的輸出端，以產生輸出信號OUT；節點w2與節點y2直接連接，並成為驅動級120的反相輸出端，以產生反相的輸出信號ZOUT。
同理，由於本發明的驅動電路100可控制具備極低功耗的非揮發性記憶體陣列130。因此，需要進一步地設計二個準位切換器中p型電晶體與n型電晶體之間的尺寸比例。亦即，第一準位切換器122中p型電晶體與n型電晶體之間的尺寸比例為第一尺寸比例；第二準位切換器124中p型電晶體與n型電晶體之間的尺寸比例為第二尺寸比例。則第一尺寸比例大於第二尺 寸比例。
另外，當驅動電路100操作在不同的運作模式時，電壓供應電路會提供不同大小(magnitude)的第一供應電壓Vdd、第二供應電壓Vpp與第三供應電壓Vnn與第四供應電壓Vm。
請參照第3B圖，其所繪示為第3A圖驅動電路於各種運作模式下的供應電壓及其相關信號的信號範圍示意圖。
於第一運作模式時，電壓供應電路提供的第一供應電壓Vdd小於(Vthn+｜Vthp｜)，例如0.8V的第一供應電壓Vdd。其中，Vthn為n型電晶體的臨限電壓(threshold voltage)，Vthp為p型電晶體的臨限電壓。再者，第二供應電壓Vpp等於第一供應電壓Vdd(Vpp=Vdd)。第三供應電壓Vm等於接地電壓(Vm=0V)。
再者，第一致能信號EN1無作用(don’t care)。反相的第三致能信號EN3I與第四致能信號EN4為低準位(0V)，且第二致能信號EN2與第三致能信號EN3為高準位(Vdd)。因此，第二準位切換器124被禁能。
再者，當第一控制信號Ctl1A為高準位(Vdd)且反相的第一控制信號Ctl1B為低準位(0V)時，電晶體Mnw1、Mnw3、Mnw4、Mpw2開啟(turn on)，電晶體Mpw1、Mpw3、Mpw4、Mnw2關閉(turn off)。使得節點w1為第二供應電壓Vpp(Vpp=Vdd)，輸出信號OUT為Vpp，節點w2為第三供應電壓Vnn(Vnn=0)，反相的輸出信號ZOUT為0V。
當第一控制信號Ctl1A為低準位(0V)且反相的第一 控制信號Ctl1B為高準位(Vdd)時，電晶體Mnw2、Mnw3、Mnw4、Mpw1開啟(turn on)，電晶體Mpw2、Mpw3、Mpw4、Mnw1關閉(turn off)。使得節點w1為第三供應電壓Vnn(Vnn=0)，輸出信號OUT為0V，節點w2為第二供應電壓Vpp(Vpp=Vdd)，反相的輸出信號ZOUT為Vdd。明顯地，由於第一供應電壓Vdd的大小為0.8V，因此輸出信號OUT與反相的輸出信號ZOUT的信號範圍在0V~0.8V之間。
驅動電路100於第二運作模式時包括三個相位(phase)。於第二運作模式的第一相位(I)時，電壓供應電路提供的第一供應電壓Vdd大於或等於(Vthn+｜Vthp｜)，例如1.0V的第一供應電壓Vdd(Vdd=1V)。第二供應電壓Vpp的大小等於第一供應電壓Vdd(Vpp=Vdd)。第三供應電壓Vnn等於0V。再者，第二致能信號EN2、第三致能信號EN3、第四致能信號EN4為低準位(0V)；反相的第三致能信號EN3I為高準位(Vdd)。因此，第二準位切換器124被禁能。再者，第一控制信號Ctl1A與反相的第一控制信號Ctl1B會維持在低準位(0V)。
於第二運作模式的第一相位(I)時，二級體式(diode connected)連接的電晶體Mpw3、Mpw4、Mpy7、Mpy8幾乎可以將輸出信號OUT與反相的輸出信號ZOUT預充電(precharge)至高準位(Vdd)。因此，第二運作模式的第一相位(I)可稱為預充電相位(precharge phase)。
於第二運作模式的第二相位(II)時，電壓供應電路提 供的第一供應電壓Vdd大於或等於(Vthn+｜Vthp｜)，例如1.0V的第一供應電壓Vdd(Vdd=1V)。第二供應電壓Vpp的大小等於第一供應電壓Vdd(Vpp=Vdd)。第三供應電壓Vnn等於0V。再者，第一致能信號EN1無作用(don’t care)；第二致能信號EN2、反相的第三致能信號EN3I、第四致能信號EN4為低準位(0V)；第三致能信號EN3為高準位(Vdd)。因此，第二準位切換器124被致能。再者，第一控制信號Ctl1A與反相的第一控制信號Ctl1B會維持在低準位(0V)。
於第二運作模式的第二相位(II)時，第一準位切換器122與第二準位切換器124會初始化(initialize)內部節點的偏壓(bias voltage)。因此，第二運作模式的第二相位(II)可稱為初始化相位(initialization phase)。
於第二運作模式的第三相位(III)時，電壓供應電路提供的第一供應電壓Vdd大於或等於(Vthn+｜Vthp｜)，例如1.0V的第一供應電壓Vdd(Vdd=1V)。第二供應電壓Vpp的大小會提高至V1，其為供應電壓Vdd的N倍(Vpp=V1=N×Vdd)。第三供應電壓Vnn等於0V。第四供應電壓Vm的大小會提高至V2，其為供應電壓Vdd的M倍(Vm=V2=M×Vdd)。在本發明的實施例中，且N大於M。舉例來說，N為3且M為2時，第二供應電壓Vpp即為3V(Vpp=V1=3×1V=3V)，第四供應電壓Vm即為2V(Vm=V2=2×1V=2V)。
再者，第一致能信號EN1無作用(don’t care)；第三 致能信號EN3為高準位(V1)；第二致能信號EN2、反相的第三致能信號EN3I、第四致能信號EN4為低準位(V2)。因此，第二準位切換器124被致能。再者，第一控制信號Ctl1A與反相的第一控制信號Ctl1B會維持在低準位(0V)。
於第二運作模式的第三相位(III)為正常運作相位。當第二控制信號Ctl2A為高準位(Vdd)且反相的第二控制信號Ctl2B為低準位(0V)時，電晶體Mny1、Mny3、Mny4、Mpy2、Mpy3、Mpy4、Mpy5、Mpy6、Mpy7開啟(turn on)，電晶體Mpy1、Mpy8、Mny2關閉(turn off)。使得節點y1為第二供應電壓Vpp(Vpp=V1)，輸出信號OUT為V1；節點y2為第四供應電壓Vm(Vm=V2)，反相的輸出信號ZOUT為V2。
當第二控制信號Ctl2A為低準位(0V)且反相的第二控制信號Ctl2B為高準位(Vdd)時，電晶體Mny2、Mny3、Mny4、Mpy1、Mpy3、Mpy4、Mpy5、Mpy6、Mpy8開啟(turn on)，電晶體Mpy2、Mpy7、Mny1關閉(turn off)。使得節點y1為第四供應電壓Vm(Vm=V2)，輸出信號OUT為V2；節點y2為第二供應電壓Vpp(Vpp=V1)，反相的輸出信號ZOUT為V1。由於第二供應電壓Vpp為3V且第四供應電壓Vm為2V，所以輸出信號OUT與反相的輸出信號ZOUT的信號範圍在2V~3V之間。
請參照第4A圖，其所繪示為本發明實施例中驅動電路內驅動級的第三個範例。其中，第二準位切換器124與第2A圖相同，不再贅述。
第一準位切換器122包括多個p型電晶體Mpx1、Mpx2、Mpx3、Mpx4、Mpx5、Mpx6、Mpx7、Mpx8，以及多個n型電晶體Mnx1、Mnx2、Mnx3、Mnx4。其中，電晶體Mpx1源極連接至第二供應電壓Vpp、閘極連接至節點x1；電晶體Mpx3源極連接至電晶體Mpx1汲極、閘極接收第一致能信號EN1、汲極連接至節點x2；電晶體Mpx7源極接收反相的第三致能信號EN3I、閘極與汲極連接至節點x2；電晶體Mpx5源極連接至節點x2、閘極接收第四致能信號EN4；電晶體Mnx3汲極連接至電晶體Mpx5汲極、閘極接收第三致能信號EN3；電晶體Mnx1汲極連接至電晶體Mnx3源極、閘極接收第一控制信號Ctl1A、源極連接至第三供應電壓Vnn。
再者，電晶體Mpx2源極連接至第二供應電壓Vpp、閘極連接至節點x2；電晶體Mpx4源極連接至電晶體Mpx2汲極、閘極接收第一致能信號EN1、汲極連接至節點x1；電晶體Mpx8源極接收反相的第三致能信號EN3I、閘極與汲極連接至節點x1；電晶體Mpx6源極連接至節點x1、閘極接收第四致能信號EN4；電晶體Mnx4汲極連接至電晶體Mpx6汲極、閘極接收第三致能信號EN3；電晶體Mnx2汲極連接至電晶體Mnx4源極、閘極接收反相的第一控制信號Ctl1B、源極連接至第三供應電壓Vnn。
再者，節點x1與節點y1直接連接，並成為驅動級120的輸出端，以產生輸出信號OUT；節點x2與節點y2直接連接，並成為驅動級120的反相輸出端，以產生反相的輸出信號 ZOUT。
由於本發明的驅動電路100可控制具備極低功耗的非揮發性記憶體陣列130。因此，需要進一步地設計二個準位切換器中p型電晶體與n型電晶體之間的尺寸比例。亦即，第一準位切換器122中p型電晶體與n型電晶體之間的尺寸比例為第一尺寸比例；第二準位切換器124中p型電晶體與n型電晶體之間的尺寸比例為第二尺寸比例。則第一尺寸比例大於第二尺寸比例。
另外，當驅動電路100操作在不同的運作模式時，電壓供應電路會提供不同大小(magnitude)的第一供應電壓Vdd、第二供應電壓Vpp與第三供應電壓Vnn與第四供應電壓Vm。
請參照第4B圖，其所繪示為第4A圖驅動電路於各種運作模式下的供應電壓及其相關信號的信號範圍示意圖。
於第一運作模式時，電壓供應電路提供的第一供應電壓Vdd小於(Vthn+｜Vthp｜)，例如0.8V的第一供應電壓Vdd。其中，Vthn為n型電晶體的臨限電壓(threshold voltage)，Vthp為p型電晶體的臨限電壓。再者，第二供應電壓Vpp等於第一供應電壓Vdd(Vpp=Vdd)。第三供應電壓Vnn等於接地電壓(Vnn=0V)。
再者，第一致能信號EN1、反相的第三致能信號EN3I、第四致能信號EN4為低準位(0V)；第二致能信號EN2與第三致能信號EN3為高準位(Vdd)。因此，第一準位切換器122被致能，第二準位切換器124被禁能。
於正常運作時，當第一控制信號Ctl1A為高準位(Vdd)且反相的第一控制信號Ctl1B為低準位(0V)時，電晶體Mnx1、Mnx3、Mnx4、Mpx2、Mpx3、Mpx4、Mpx6開啟(turn on)，電晶體Mpx1、Mpx7、Mpx8、Mnx2關閉(turn off)。使得節點x1為第二供應電壓Vpp(Vpp=Vdd)，輸出信號OUT為Vdd，節點x2為第三供應電壓Vnn(Vnn=0)，反相的輸出信號ZOUT為0V。
當第一控制信號Ctl1A為低準位(0V)且反相的第一控制信號Ctl1B為高準位(Vdd)時，電晶體Mnx2、Mnx3、Mnx4、Mpx1、Mpx3、Mpx4、Mpx5、Mpx6開啟(turn on)，電晶體Mpx2、Mpx7、Mpx8、Mnx1關閉(turn off)。使得節點x1為第三供應電壓Vnn(Vnn=0V)，輸出信號OUT為0V，節點x2為第二供應電壓Vpp(Vpp=Vdd)，反相的輸出信號ZOUT為Vdd。明顯地，由於第一供應電壓Vdd的大小為0.8V，因此輸出信號OUT與反相的輸出信號ZOUT的信號範圍在0V~0.8V之間。
相同地，驅動電路100於第二運作模式時包括三個相位(phase)。驅動級120中第二準位切換器124之運作與前述第一個範例之驅動級相同，因此不再贅述。
由以上的說明可知，本發明的驅動電路100根據不同的運作模式，提供不同的邏輯準位來操控非揮發性記憶胞陣列130。舉例來說，本發明的第一運作模式係利用信號範圍較窄的邏輯準位來進行讀取運作(read operation)；而第二運作模式利用係信號範圍較寬的邏輯準位來進行讀取運作編程運作(program operation)。
再者，驅動電路100的驅動級120中，係利用第一準位切換器122與第二準位切換器124來運作。眾所周知，第一準位切換器122與第二準位切換器124係屬於一種交叉栓鎖器(cross couple latch)。換句話說，在此領域的技術人員也可以利用第一交叉栓鎖器(cross couple latch)與一第二交叉栓鎖器來取代準位切換器並實現本發明的驅動級。
再者，由於驅動級120中的第一準位切換器122是運在第一運作模式，用以產生信號範圍較窄的邏輯準位。因此，可在第一準位切換器122中增加下拉電路(pull down circuit)，使得輸出信號OUT與反相的輸出信號ZOUT提供準確的接地電壓(0V)。
請參照第5A圖，其所繪示為本發明實施例中驅動電路內驅動級的第四個範例。相較於第4A圖的第三範例，僅有在第一準位切換器122中增加第一下拉電路125與第二下拉電路126。
第一下拉電路125連接於節點x2與第三供應電壓Vnn之間。第二下拉電路126連接於節點x1與第三供應電壓Vnn之間。在第一運作模式時，當輸出信號OUT為Vpp且反相的輸出信號ZOUT為0V時，第一下拉電路125會動作而第二下拉電路126不會動作。如此，可以使得節點x2被下拉至0V而使得電晶體Mpx2完全開啟，並提供Vpp至節點x1。
再者，當輸出信號OUT為0V且反相的輸出信號ZOUT為Vpp時，第二下拉電路126會動作而第一下拉電路125不會動作。如此，可以使得節點x1被下拉至0V而使得電晶體Mpx1完全開啟，並提供Vpp至節點x2。
請參照第5B圖與第5C圖，其為第一下拉電路與第二下拉電路示意圖。第一下拉電路125包括n型電晶體Mnx5、Mnx6。電晶體Mnx5汲極連接至節點x2、閘極接收第三致能信號EN3；電晶體Mnx6汲極連接至電晶體Mnx5源極、閘極接收第一控制信號Ctl1A、源極接收第三供應電壓Vnn。
第二下拉電路126包括n型電晶體Mnx7、Mnx8。電晶體Mnx7汲極連接至節點x1、閘極接收第三致能信號EN3；電晶體Mnx8汲極連接至電晶體Mnx7源極、閘極接收反相的第一控制信號Ctl1B、源極接收第三供應電壓Vnn。
相同地，第5A圖中的第一下拉電路125與第二下拉電路126也可以運用於第2A圖或者第2A圖中的第一準位切換器122。此處不再贅述。
由以上說明可知，本發明之優點係提出一種運用於非揮發性記憶體的驅動電路。本發明的驅動電路100根據不同的運作模式，提供不同的邏輯準位來操控非揮發性記憶胞陣列130。因此，可以讓非揮發性記憶體具備極低功耗(ultra low power consumption)的性能。
綜上所述，雖然本發明已以較佳實施例揭露如上， 然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (20)

  1. 一種驅動電路，連接至一非揮發性記憶胞陣列，該驅動電路包括一驅動級，該驅動級包括：一第一準位切換器，具有一第一輸入端接收一第一控制信號，一第一反相輸入端接收一反相的第一控制信號，一第一輸出端與一第二輸出端；以及一第二準位切換器，具有一第二輸入端接收一第二控制信號，一第二反相輸入端接收一反相的第二控制信號，一第三輸出端與一第四輸出端，其中該第一輸出端直接連接至該第三輸出端，用以產生一輸出信號，且該第二輸出端直接連接至該第四輸出端，用以產生一反相的輸出信號；其中，該第一準位切換器與該第二準位切換器根據一致能信號組，於一第一運作模式時，僅致能該第一準位切換器，且於一第二運作模式時，僅致能該第二準位切換器。
  2. 如申請專利範圍第1項所述之驅動電路，其中該第一準位切換器為一第一交叉栓鎖器，且該第二準位切換器為一第二交叉栓鎖器。
  3. 如申請專利範圍第1項所述之驅動電路，更具有一控制級，該控制級包括：一第一控制電路，接收一第一輸入信號與一反相的第一輸入信號並轉換為該第一控制信號與該反相的第一控制信號；一第二控制電路，接收一第二輸入信號與一反相的第二輸入信號並轉換為該第二控制信號與該反相的第二控制信號；以及一致能電路，接收該第一輸入信號、該反相的第一輸入信號、該第二輸入信號與該反相的第二輸入信號並產生該致能信號組，用以禁能該第一準位轉換器或者該第二準位轉換器。
  4. 如申請專利範圍第3項所述之驅動電路，其中該第一控制電路與該第二控制電路接收一第一供應電壓，使得該第一控制信號、該反相的第一控制信號、該第二控制信號與該反相的第二控制信號的一信號範圍在該第一供應電壓與一接地電壓之間。
  5. 如申請專利範圍第1項所述之驅動電路，其中該致能信號組包括一第一致能信號、一第二致能信號、一第三致能信號、一反相的第三致能信號與一第四致能信號，該第一控制信號、該反相的第一控制信號、該第二控制信號與該反相的第二控制信號的一信號範圍在一第一供應電壓與一接地電壓之間，且該第二準位切換器包括：一第一p型電晶體，具有一源極連接至一第二供應電壓、一閘極連接至一節點y1；一第二p型電晶體，具有一源極連接至該第二供應電壓、一閘極連接至一節點y2；一第三p型電晶體，具有一源極連接至該第一p型電晶體的一汲極、一閘極接收該第二致能信號、一汲極連接至該節點y2；一第四p型電晶體，具有一源極連接至該第二p型電晶體的一汲極、一閘極接收該第二致能信號、一汲極連接至該節點y1；一第五p型電晶體，具有一源極連接至該節點y2、一閘極接收該第四致能信號；一第六p型電晶體，具有一源極連接至該節點y1、一閘極接收該第四致能信號；一第七p型電晶體，具有一源極連接至該第二供應電壓、一閘極與一汲極連接至該節點y2；一第八p型電晶體，具有一源極連接至該第二供應電壓、一閘極與一汲極連接至該節點y1；一第一n型電晶體，具有一源極連接至一第三供應電壓、一閘極接收該第二控制信號；一第二n型電晶體，具有一源極連接至該第三供應電壓、一閘極接收該反相的第二控制信號；一第三n型電晶體，具有一源極連接至該第一n型電晶體的一汲極、一閘極接收該第三致能信號、一汲極連接至該第五p型電晶體的一汲極；以及一第四n型電晶體，具有一源極連接至該第二n型電晶體的一汲極、一閘極接收該第三致能信號、一汲極連接至該第六p型電晶體的一汲極。
  6. 如申請專利範圍第5項所述之驅動電路，其中該第一準位切換器包括：一第九p型電晶體，具有一源極連接至該第二供應電壓、一閘極連接至一節點x1；一第十p型電晶體，具有一源極連接至該第二供應電壓、一閘極連接至一節點x2；一第十一p型電晶體，具有一源極連接至該第九p型電晶體的一汲極、一閘極接收該第一致能信號、一汲極連接至該節點x2；一第十二p型電晶體，具有一源極連接至該第十p型電晶體的一汲極、一閘極接收該第一致能信號、一汲極連接至該節點x1；一第十三p型電晶體，具有一源極連接至該節點x2、一閘極接收該第四致能信號；一第十四p型電晶體，具有一源極連接至該節點x1、一閘極接收該第四致能信號；一第十五p型電晶體，具有一源極連接至該第二供應電壓、一閘極與一汲極連接至該節點x2；一第十六p型電晶體，具有一源極連接至該第二供應電壓、一閘極與一汲極連接至該節點x1；一第五n型電晶體，具有一源極連接至該第三供應電壓、一閘極接收該第一控制信號；一第六n型電晶體，具有一源極連接至該第三供應電壓、一閘極接收該反相的第一控制信號；一第七n型電晶體，具有一源極連接至該第五n型電晶體的一汲極、一閘極接收該第三致能信號、一汲極連接至該第十三p型電晶體的一汲極；以及一第八n型電晶體，具有一源極連接至該第六n型電晶體的一汲極、一閘極接收該第三致能信號、一汲極連接至該第十四p型電晶體的一汲極；其中，該節點x1直接連接至該節點y1，以產生該輸出信號；該節點x2直接連接至該節點y2，以產生該反相的輸出信號。
  7. 如申請專利範圍第6項所述之驅動電路，其中該第一準位切換器中的p型電晶體與n型電晶體具有一第一尺寸比例，該第二準位切換器中的p型電晶體與n型電晶體具有一第二尺寸比例，且該第一尺寸比例大於該第二尺寸比例。
  8. 如申請專利範圍第6項所述之驅動電路，其中於該第一運作模式時，該第一供應電壓具有一第一電壓值、該第二供應電壓等於該第一電壓值，該第三供應電壓等於該接地電壓；且於該第二運作模式時，該第一供應電壓具有一第二電壓值、該第二供應電壓等於N倍的該第二電壓值，該第三供應電壓等於該接地電壓，一第四供應電壓等於M倍的該第二電壓值，且N大於M。
  9. 如申請專利範圍第6項所述之驅動電路，其中該第一準位切換器包括：一第一下拉電路，連接於該節點x2與該電三供應電壓之間；以及一第二下拉電路，連接於該節點x1與該電三供應電壓之間；其中，當該輸出信號為該第二供應電壓且該反相的輸出信號為該第三供應電壓時，該第一下拉電路動作且該第二下拉電路不動作；以及，當該輸出信號為該第三供應電壓且該反相的輸出信號為該第二供應電壓時，該第一下拉電路不動作且該第二下拉電路動作。
  10. 如申請專利範圍第9項所述之驅動電路，其中該第一下拉電路包括：一第九n型電晶體具有一汲極連接至該節點x2、一閘極接收該第三致能信號；一第十n型電晶體，具有一汲極連接至該第九n型電晶體的一源極、一閘極接收該第一控制信號、一源極連接至該第三供應電壓；以及，該第二下拉電路包括：一第十一n型電晶體具有一汲極連接至該節點x1、一閘極接收該第三致能信號；一第十二n型電晶體，具有一汲極連接至該第十一n型電晶體的一源極、一閘極接收該反相的第一控制信號、一源極連接至該第三供應電壓。
  11. 如申請專利範圍第5項所述之驅動電路，其中該第一準位切換器包括：一第九p型電晶體，具有一源極連接至該第二供應電壓、一閘極連接至一節點z1；一第十p型電晶體，具有一源極連接至該第二供應電壓、一閘極連接至一節點z2；一第十一p型電晶體，具有一源極連接至該第九p型電晶體的一汲極、一閘極接收該第一致能信號、一汲極連接至該節點z2；一第十二p型電晶體，具有一源極連接至該第十p型電晶體的一汲極、一閘極接收該第一致能信號、一汲極連接至該節點z1；一第十三p型電晶體，具有一源極連接至該反相的第三致能信號、一閘極與一汲極連接至該節點z2；一第十四p型電晶體，具有一源極連接至該反相的第三致能信號、一閘極與一汲極連接至該節點z1；一第五n型電晶體，具有一源極連接至該第三供應電壓、一閘極接收該第一控制信號；一第六n型電晶體，具有一源極連接至該第三供應電壓、一閘極接收該反相的第一控制信號；一第七n型電晶體，具有一源極連接至該第五n型電晶體的一汲極、一閘極接收該第三致能信號、一汲極連接至該節點z2；以及一第八n型電晶體，具有一源極連接至該第六n型電晶體的一汲極、一閘極接收該第三致能信號、一汲極連接至該節點z1；其中，該節點z1直接連接至該節點y1，以產生該輸出信號；該節點z2直接連接至該節點y2，以產生該反相的輸出信號。
  12. 如申請專利範圍第11項所述之驅動電路，其中該第一準位切換器中的p型電晶體與n型電晶體具有一第一尺寸比例，該第二準位切換器中的p型電晶體與n型電晶體具有一第二尺寸比例，且該第一尺寸比例大於該第二尺寸比例。
  13. 如申請專利範圍第11項所述之驅動電路，其中於該第一運作模式時，該第一供應電壓具有一第一電壓值、該第二供應電壓等於該第一電壓值，該第三供應電壓等於該接地電壓；且於該第二運作模式時，該第一供應電壓具有一第二電壓值、該第二供應電壓等於N倍的該第二電壓值，該第三供應電壓等於該接地電壓，一第四供應電壓等於M倍的該第二電壓值，且N大於M。
  14. 如申請專利範圍第11項所述之驅動電路，其中該第一準位切換器包括：一第一下拉電路，連接於該節點z2與該電三供應電壓之間；以及一第二下拉電路，連接於該節點z1與該電三供應電壓之間；其中，當該輸出信號為該第二供應電壓且該反相的輸出信號為該第三供應電壓時，該第一下拉電路動作且該第二下拉電路不動作；以及，當該輸出信號為該第三供應電壓且該反相的輸出信號為該第二供應電壓時，該第一下拉電路不動作且該第二下拉電路動作。
  15. 如申請專利範圍第14項所述之驅動電路，其中該第一下拉電路包括：一第九n型電晶體具有一汲極連接至該節點z2、一閘極接收該第三致能信號；一第十n型電晶體，具有一汲極連接至該第九n型電晶體的一源極、一閘極接收該第一控制信號、一源極連接至該第三供應電壓；以及，該第二下拉電路包括：一第十一n型電晶體具有一汲極連接至該節點z1、一閘極接收該第三致能信號；一第十二n型電晶體，具有一汲極連接至該第十一n型電晶體的一源極、一閘極接收該反相的第一控制信號、一源極連接至該第三供應電壓。
  16. 如申請專利範圍第5項所述之驅動電路，其中該第一準位切換器包括：一第九p型電晶體，具有一源極連接至該第二供應電壓、一閘極連接至一節點w1、一汲極連接至一節點w2；一第十p型電晶體，具有一源極連接至該第二供應電壓、一閘極連接至該節點w2、一汲極連接至該節點w1；一第十一p型電晶體，具有一源極連接至該反相的第三致能信號、一閘極與一汲極連接至該節點w2；一第十二p型電晶體，具有一源極連接至該反相的第三致能信號、一閘極與一汲極連接至該節點w1；一第五n型電晶體，具有一源極連接至該第三供應電壓、一閘極接收該第一控制信號；一第六n型電晶體，具有一源極連接至該第三供應電壓、一閘極接收該反相的第一控制信號；一第七n型電晶體，具有一源極連接至該第五n型電晶體的一汲極、一閘極接收該第三致能信號、一汲極連接至該節點w2；以及一第八n型電晶體，具有一源極連接至該第六n型電晶體的一汲極、一閘極接收該第三致能信號、一汲極連接至該節點w1；其中，該節點w1直接連接至該節點y1，以產生該輸出信號；該節點w2直接連接至該節點y2，以產生該反相的輸出信號。
  17. 如申請專利範圍第16項所述之驅動電路，其中該第一準位切換器中的p型電晶體與n型電晶體具有一第一尺寸比例，該第二準位切換器中的p型電晶體與n型電晶體具有一第二尺寸比例，且該第一尺寸比例大於該第二尺寸比例。
  18. 如申請專利範圍第16項所述之驅動電路，其中於該第一運作模式時，該第一供應電壓具有一第一電壓值、該第二供應電壓等於該第一電壓值，該第三供應電壓等於該接地電壓；且於該第二運作模式時，該第一供應電壓具有一第二電壓值、該第二供應電壓等於N倍的該第二電壓值，該第三供應電壓等於該接地電壓，一第四供應電壓等於M倍的該第二電壓值，且N大於M。
  19. 如申請專利範圍第16項所述之驅動電路，其中該第一準位切換器包括：一第一下拉電路，連接於該節點w2與該電三供應電壓之間；以及一第二下拉電路，連接於該節點w1與該電三供應電壓之間；其中，當該輸出信號為該第二供應電壓且該反相的輸出信號為該第三供應電壓時，該第一下拉電路動作且該第二下拉電路不動作；以及，當該輸出信號為該第三供應電壓且該反相的輸出信號為該第二供應電壓時，該第一下拉電路不動作且該第二下拉電路動作。
  20. 如申請專利範圍第19項所述之驅動電路，其中該第一下拉電路包括：一第九n型電晶體具有一汲極連接至該節點w2、一閘極接收該第三致能信號；一第十n型電晶體，具有一汲極連接至該第九n型電晶體的一源極、一閘極接收該第一控制信號、一源極連接至該第三供應電壓；以及，該第二下拉電路包括：一第十一n型電晶體具有一汲極連接至該節點w1、一閘極接收該第三致能信號；一第十二n型電晶體，具有一汲極連接至該第十一n型電晶體的一源極、一閘極接收該反相的第一控制信號、一源極連接至該第三供應電壓。
TW106100743A 2016-01-19 2017-01-10 非揮發性記憶體的驅動電路 TWI621123B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662280683P 2016-01-19 2016-01-19
US62/280,683 2016-01-19

Publications (2)

Publication Number Publication Date
TW201801084A TW201801084A (zh) 2018-01-01
TWI621123B true TWI621123B (zh) 2018-04-11

Family

ID=56137184

Family Applications (11)

Application Number Title Priority Date Filing Date
TW105121411A TWI578322B (zh) 2016-01-19 2016-07-06 電壓切換電路
TW105123524A TWI613672B (zh) 2016-01-19 2016-07-26 記憶體陣列
TW105133388A TWI587455B (zh) 2016-01-19 2016-10-17 非揮發性記憶體結構
TW106100743A TWI621123B (zh) 2016-01-19 2017-01-10 非揮發性記憶體的驅動電路
TW106100807A TWI614763B (zh) 2016-01-19 2017-01-11 記憶體裝置、其週邊電路及其單一位元組資料寫入方法
TW106101257A TWI618072B (zh) 2016-01-19 2017-01-13 電源切換電路
TW106101517A TWI630615B (zh) 2016-01-19 2017-01-17 記憶體陣列
TW106104042A TWI646665B (zh) 2016-01-19 2017-02-08 具有抹除元件的單層多晶矽非揮發性記憶胞結構
TW106108098A TWI613659B (zh) 2016-01-19 2017-03-13 記憶單元
TW106113346A TWI613654B (zh) 2016-01-19 2017-04-21 記憶體單元及記憶體陣列
TW106114486A TWI641115B (zh) 2016-01-19 2017-05-02 記憶體單元及記憶體陣列

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW105121411A TWI578322B (zh) 2016-01-19 2016-07-06 電壓切換電路
TW105123524A TWI613672B (zh) 2016-01-19 2016-07-26 記憶體陣列
TW105133388A TWI587455B (zh) 2016-01-19 2016-10-17 非揮發性記憶體結構

Family Applications After (7)

Application Number Title Priority Date Filing Date
TW106100807A TWI614763B (zh) 2016-01-19 2017-01-11 記憶體裝置、其週邊電路及其單一位元組資料寫入方法
TW106101257A TWI618072B (zh) 2016-01-19 2017-01-13 電源切換電路
TW106101517A TWI630615B (zh) 2016-01-19 2017-01-17 記憶體陣列
TW106104042A TWI646665B (zh) 2016-01-19 2017-02-08 具有抹除元件的單層多晶矽非揮發性記憶胞結構
TW106108098A TWI613659B (zh) 2016-01-19 2017-03-13 記憶單元
TW106113346A TWI613654B (zh) 2016-01-19 2017-04-21 記憶體單元及記憶體陣列
TW106114486A TWI641115B (zh) 2016-01-19 2017-05-02 記憶體單元及記憶體陣列

Country Status (5)

Country Link
US (13) US9847133B2 (zh)
EP (6) EP3196883B1 (zh)
JP (4) JP6122531B1 (zh)
CN (10) CN106981311B (zh)
TW (11) TWI578322B (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9965267B2 (en) 2015-11-19 2018-05-08 Raytheon Company Dynamic interface for firmware updates
US9847133B2 (en) * 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
US9633734B1 (en) * 2016-07-14 2017-04-25 Ememory Technology Inc. Driving circuit for non-volatile memory
CN107768373B (zh) * 2016-08-15 2022-05-10 华邦电子股份有限公司 存储元件及其制造方法
US9882566B1 (en) * 2017-01-10 2018-01-30 Ememory Technology Inc. Driving circuit for non-volatile memory
TWI652683B (zh) * 2017-10-13 2019-03-01 力旺電子股份有限公司 用於記憶體的電壓驅動器
US10332597B2 (en) * 2017-11-08 2019-06-25 Globalfoundries Singapore Pte. Ltd. Floating gate OTP/MTP structure and method for producing the same
WO2019124350A1 (ja) 2017-12-20 2019-06-27 パナソニック・タワージャズセミコンダクター株式会社 半導体装置
KR102422839B1 (ko) * 2018-02-23 2022-07-19 에스케이하이닉스 시스템아이씨 주식회사 수평 커플링 구조 및 단일층 게이트를 갖는 불휘발성 메모리 소자
KR102385951B1 (ko) * 2018-02-23 2022-04-14 에스케이하이닉스 시스템아이씨 주식회사 프로그램 효율이 증대되는 원 타임 프로그래머블 메모리 및 그 제조방법
US10522202B2 (en) * 2018-04-23 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and compensation method therein
US10964708B2 (en) * 2018-06-26 2021-03-30 Micron Technology, Inc. Fuse-array element
CN108986866B (zh) * 2018-07-20 2020-12-11 上海华虹宏力半导体制造有限公司 一种读高压传输电路
TWI659502B (zh) * 2018-08-02 2019-05-11 旺宏電子股份有限公司 非揮發性記憶體結構
CN110828464A (zh) * 2018-08-08 2020-02-21 旺宏电子股份有限公司 非易失性存储器结构
US11176969B2 (en) 2018-08-20 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit including a first program device
DE102019120605B4 (de) 2018-08-20 2022-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Speicherschaltung und verfahren zu deren herstellung
CN109147851B (zh) * 2018-08-31 2020-12-25 上海华力微电子有限公司 一种锁存电路
KR20200031894A (ko) * 2018-09-17 2020-03-25 에스케이하이닉스 주식회사 메모리 모듈 및 이를 포함하는 메모리 시스템
US10797064B2 (en) * 2018-09-19 2020-10-06 Ememory Technology Inc. Single-poly non-volatile memory cell and operating method thereof
CN109524042B (zh) * 2018-09-21 2020-03-17 浙江大学 一种基于反型模式阻变场效应晶体管的与非型存储阵列
TWI708253B (zh) 2018-11-16 2020-10-21 力旺電子股份有限公司 非揮發性記憶體良率提升的設計暨測試方法
CN111342541B (zh) * 2018-12-19 2021-04-16 智原微电子(苏州)有限公司 电源切换电路
KR20200104669A (ko) * 2019-02-27 2020-09-04 삼성전자주식회사 집적회로 소자
US10924112B2 (en) * 2019-04-11 2021-02-16 Ememory Technology Inc. Bandgap reference circuit
US11508719B2 (en) 2019-05-13 2022-11-22 Ememory Technology Inc. Electrostatic discharge circuit
CN112086115B (zh) * 2019-06-14 2023-03-28 力旺电子股份有限公司 存储器系统
CN112131037B (zh) * 2019-06-24 2023-11-14 华邦电子股份有限公司 存储器装置
JP2021048230A (ja) * 2019-09-18 2021-03-25 キオクシア株式会社 半導体記憶装置
US11521980B2 (en) * 2019-11-14 2022-12-06 Ememory Technology Inc. Read-only memory cell and associated memory cell array
US11139006B1 (en) * 2020-03-12 2021-10-05 Ememory Technology Inc. Self-biased sense amplification circuit
JP6887044B1 (ja) * 2020-05-22 2021-06-16 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置および読出し方法
TWI739695B (zh) * 2020-06-14 2021-09-11 力旺電子股份有限公司 轉壓器
US11373715B1 (en) * 2021-01-14 2022-06-28 Elite Semiconductor Microelectronics Technology Inc. Post over-erase correction method with auto-adjusting verification and leakage degree detection
TWI819457B (zh) * 2021-02-18 2023-10-21 力旺電子股份有限公司 多次編程非揮發性記憶體的記憶胞陣列
US11854647B2 (en) * 2021-07-29 2023-12-26 Micron Technology, Inc. Voltage level shifter transition time reduction
US11972800B2 (en) * 2021-12-16 2024-04-30 Ememory Technology Inc. Non-volatile memory cell and non-volatile memory cell array
US12014783B2 (en) 2022-01-10 2024-06-18 Ememory Technology Inc. Driving circuit for non-volatile memory

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010021128A1 (en) * 2000-03-10 2001-09-13 Samsung Electronics Co., Ltd. Word line driver having a divided bias line in a non-volatile memory device and method for driving word lines
US20050134355A1 (en) * 2003-12-18 2005-06-23 Masato Maede Level shift circuit
US7580311B2 (en) * 2004-03-30 2009-08-25 Virage Logic Corporation Reduced area high voltage switch for NVM
US20090243692A1 (en) * 2008-03-27 2009-10-01 Taiwan Semiconductor Manufacturing Co., Ltd. Two Voltage Input Level Shifter with Switches for Core Power Off Application
US20100301818A1 (en) * 2009-05-28 2010-12-02 Hynix Semiconductor Inc. Voltage level shifter and semiconductor device having the same therein
US8610490B2 (en) * 2010-05-06 2013-12-17 Micron Technology, Inc. Voltage switching in a memory device
US8963609B2 (en) * 2013-03-01 2015-02-24 Arm Limited Combinatorial circuit and method of operation of such a combinatorial circuit
US20150194961A1 (en) * 2014-01-08 2015-07-09 Micron Technology, Inc. Level Shifters, Memory Systems, and Level Shifting Methods

Family Cites Families (162)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617652A (en) 1979-01-24 1986-10-14 Xicor, Inc. Integrated high voltage distribution and control systems
JP2685966B2 (ja) 1990-06-22 1997-12-08 株式会社東芝 不揮発性半導体記憶装置
US5331590A (en) 1991-10-15 1994-07-19 Lattice Semiconductor Corporation Single poly EE cell with separate read/write paths and reduced product term coupling
JP3180608B2 (ja) 1994-03-28 2001-06-25 松下電器産業株式会社 電源選択回路
JP3068752B2 (ja) 1994-08-29 2000-07-24 松下電器産業株式会社 半導体装置
US5648669A (en) * 1995-05-26 1997-07-15 Cypress Semiconductor High speed flash memory cell structure and method
US5742542A (en) * 1995-07-03 1998-04-21 Advanced Micro Devices, Inc. Non-volatile memory cells using only positive charge to store data
US5640344A (en) * 1995-07-25 1997-06-17 Btr, Inc. Programmable non-volatile bidirectional switch for programmable logic
US6005806A (en) * 1996-03-14 1999-12-21 Altera Corporation Nonvolatile configuration cells and cell arrays
JP4659662B2 (ja) 1997-04-28 2011-03-30 ペグレ・セミコンダクターズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
FR2767219B1 (fr) * 1997-08-08 1999-09-17 Commissariat Energie Atomique Dispositif memoire non volatile programmable et effacable electriquement compatible avec un procede de fabrication cmos/soi
JP3037236B2 (ja) * 1997-11-13 2000-04-24 日本電気アイシーマイコンシステム株式会社 レベルシフタ回路
US5959889A (en) * 1997-12-29 1999-09-28 Cypress Semiconductor Corp. Counter-bias scheme to reduce charge gain in an electrically erasable cell
DE19808525A1 (de) 1998-02-27 1999-09-02 Siemens Ag Integrierte Schaltung
JP2000021183A (ja) 1998-06-30 2000-01-21 Matsushita Electric Ind Co Ltd 半導体不揮発性メモリ
US5999451A (en) 1998-07-13 1999-12-07 Macronix International Co., Ltd. Byte-wide write scheme for a page flash device
JP3344331B2 (ja) 1998-09-30 2002-11-11 日本電気株式会社 不揮発性半導体記憶装置
JP2000276889A (ja) 1999-03-23 2000-10-06 Toshiba Corp 不揮発性半導体メモリ
WO2001017030A1 (en) * 1999-08-27 2001-03-08 Macronix America, Inc. Non-volatile memory structure for twin-bit storage and methods of making same
JP2001068650A (ja) * 1999-08-30 2001-03-16 Hitachi Ltd 半導体集積回路装置
US6370071B1 (en) * 2000-09-13 2002-04-09 Lattice Semiconductor Corporation High voltage CMOS switch
US7006381B2 (en) * 2001-11-27 2006-02-28 Koninklijke Philips Electronics N.V. Semiconductor device having a byte-erasable EEPROM memory
TW536818B (en) 2002-05-03 2003-06-11 Ememory Technology Inc Single-poly EEPROM
US6621745B1 (en) * 2002-06-18 2003-09-16 Atmel Corporation Row decoder circuit for use in programming a memory device
US6774704B2 (en) 2002-10-28 2004-08-10 Tower Semiconductor Ltd. Control circuit for selecting the greater of two voltage signals
US7038947B2 (en) * 2002-12-19 2006-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Two-transistor flash cell for large endurance application
CN1224106C (zh) * 2003-03-05 2005-10-19 力旺电子股份有限公司 只读存储器及其制作方法
JP2004326864A (ja) 2003-04-22 2004-11-18 Toshiba Corp 不揮発性半導体メモリ
FR2856185A1 (fr) 2003-06-12 2004-12-17 St Microelectronics Sa Memoire flash programmable par mot
US6963503B1 (en) 2003-07-11 2005-11-08 Altera Corporation. EEPROM with improved circuit performance and reduced cell size
JP2005051227A (ja) * 2003-07-17 2005-02-24 Nec Electronics Corp 半導体記憶装置
US7169667B2 (en) * 2003-07-30 2007-01-30 Promos Technologies Inc. Nonvolatile memory cell with multiple floating gates formed after the select gate
US7081774B2 (en) * 2003-07-30 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Circuit having source follower and semiconductor device having the circuit
US7145370B2 (en) 2003-09-05 2006-12-05 Impinj, Inc. High-voltage switches in single-well CMOS processes
US20050205969A1 (en) * 2004-03-19 2005-09-22 Sharp Laboratories Of America, Inc. Charge trap non-volatile memory structure for 2 bits per transistor
US7629640B2 (en) * 2004-05-03 2009-12-08 The Regents Of The University Of California Two bit/four bit SONOS flash memory cell
DE602004010795T2 (de) * 2004-06-24 2008-12-11 Stmicroelectronics S.R.L., Agrate Brianza Verbesserter Seitenspeicher für eine programmierbare Speichervorrichtung
US6992927B1 (en) 2004-07-08 2006-01-31 National Semiconductor Corporation Nonvolatile memory cell
US7209392B2 (en) * 2004-07-20 2007-04-24 Ememory Technology Inc. Single poly non-volatile memory
KR100633332B1 (ko) * 2004-11-09 2006-10-11 주식회사 하이닉스반도체 음의 전압 공급회로
KR100642631B1 (ko) * 2004-12-06 2006-11-10 삼성전자주식회사 전압 발생회로 및 이를 구비한 반도체 메모리 장치
US7369438B2 (en) 2004-12-28 2008-05-06 Aplus Flash Technology, Inc. Combo memory design and technology for multiple-function java card, sim-card, bio-passport and bio-id card applications
US7193265B2 (en) 2005-03-16 2007-03-20 United Microelectronics Corp. Single-poly EEPROM
US7263001B2 (en) 2005-03-17 2007-08-28 Impinj, Inc. Compact non-volatile memory cell and array system
US7288964B2 (en) 2005-08-12 2007-10-30 Ememory Technology Inc. Voltage selective circuit of power source
JP4800109B2 (ja) 2005-09-13 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置
JP2007149997A (ja) 2005-11-29 2007-06-14 Nec Electronics Corp 不揮発性メモリセル及びｅｅｐｒｏｍ
US7382658B2 (en) 2006-01-26 2008-06-03 Mosys, Inc. Non-volatile memory embedded in a conventional logic process and methods for operating same
US7391647B2 (en) * 2006-04-11 2008-06-24 Mosys, Inc. Non-volatile memory in CMOS logic process and method of operation thereof
US20070247915A1 (en) * 2006-04-21 2007-10-25 Intersil Americas Inc. Multiple time programmable (MTP) PMOS floating gate-based non-volatile memory device for a general-purpose CMOS technology with thick gate oxide
US7773416B2 (en) * 2006-05-26 2010-08-10 Macronix International Co., Ltd. Single poly, multi-bit non-volatile memory device and methods for operating the same
JP4901325B2 (ja) 2006-06-22 2012-03-21 ルネサスエレクトロニクス株式会社 半導体装置
US20070296034A1 (en) 2006-06-26 2007-12-27 Hsin-Ming Chen Silicon-on-insulator (soi) memory device
US7768059B2 (en) 2006-06-26 2010-08-03 Ememory Technology Inc. Nonvolatile single-poly memory device
TWI373127B (en) * 2006-06-26 2012-09-21 Ememory Technology Inc Nonvolatile single-poly memory device
JP5005970B2 (ja) 2006-06-27 2012-08-22 株式会社リコー 電圧制御回路及び電圧制御回路を有する半導体集積回路
CN100508169C (zh) * 2006-08-02 2009-07-01 联华电子股份有限公司 单层多晶硅可电除可程序只读存储单元的制造方法
US7586792B1 (en) * 2006-08-24 2009-09-08 National Semiconductor Corporation System and method for providing drain avalanche hot carrier programming for non-volatile memory applications
KR100805839B1 (ko) * 2006-08-29 2008-02-21 삼성전자주식회사 고전압 발생기를 공유하는 플래시 메모리 장치
US7483310B1 (en) * 2006-11-02 2009-01-27 National Semiconductor Corporation System and method for providing high endurance low cost CMOS compatible EEPROM devices
KR100781041B1 (ko) * 2006-11-06 2007-11-30 주식회사 하이닉스반도체 플래시 메모리 장치 및 그 소거 동작 제어 방법
JP4863844B2 (ja) * 2006-11-08 2012-01-25 セイコーインスツル株式会社 電圧切替回路
US8378407B2 (en) 2006-12-07 2013-02-19 Tower Semiconductor, Ltd. Floating gate inverter type memory cell and array
US7755941B2 (en) * 2007-02-23 2010-07-13 Panasonic Corporation Nonvolatile semiconductor memory device
US7436710B2 (en) 2007-03-12 2008-10-14 Maxim Integrated Products, Inc. EEPROM memory device with cell having NMOS in a P pocket as a control gate, PMOS program/erase transistor, and PMOS access transistor in a common well
JP4855514B2 (ja) * 2007-03-16 2012-01-18 富士通セミコンダクター株式会社 電源スイッチ回路及び半導体集積回路装置
US7663916B2 (en) 2007-04-16 2010-02-16 Taiwan Semicondcutor Manufacturing Company, Ltd. Logic compatible arrays and operations
US7903465B2 (en) * 2007-04-24 2011-03-08 Intersil Americas Inc. Memory array of floating gate-based non-volatile memory cells
JP4455621B2 (ja) * 2007-07-17 2010-04-21 株式会社東芝 エージングデバイス
US8369155B2 (en) * 2007-08-08 2013-02-05 Hynix Semiconductor Inc. Operating method in a non-volatile memory device
JP2009049182A (ja) 2007-08-20 2009-03-05 Toyota Motor Corp 不揮発性半導体記憶素子
US7700993B2 (en) * 2007-11-05 2010-04-20 International Business Machines Corporation CMOS EPROM and EEPROM devices and programmable CMOS inverters
KR101286241B1 (ko) 2007-11-26 2013-07-15 삼성전자주식회사 최대 전압 선택회로
US7968926B2 (en) 2007-12-19 2011-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Logic non-volatile memory cell with improved data retention ability
WO2009090892A1 (ja) * 2008-01-18 2009-07-23 Sharp Kabushiki Kaisha 不揮発性ランダムアクセスメモリ
US7639536B2 (en) 2008-03-07 2009-12-29 United Microelectronics Corp. Storage unit of single-conductor non-volatile memory cell and method of erasing the same
JP5266443B2 (ja) * 2008-04-18 2013-08-21 インターチップ株式会社 不揮発性メモリセル及び不揮発性メモリセル内蔵データラッチ
US8344443B2 (en) 2008-04-25 2013-01-01 Freescale Semiconductor, Inc. Single poly NVM devices and arrays
US8218377B2 (en) * 2008-05-19 2012-07-10 Stmicroelectronics Pvt. Ltd. Fail-safe high speed level shifter for wide supply voltage range
US7894261B1 (en) 2008-05-22 2011-02-22 Synopsys, Inc. PFET nonvolatile memory
US8295087B2 (en) * 2008-06-16 2012-10-23 Aplus Flash Technology, Inc. Row-decoder and select gate decoder structures suitable for flashed-based EEPROM operating below +/− 10v BVDS
KR101462487B1 (ko) * 2008-07-07 2014-11-18 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
US7983081B2 (en) 2008-12-14 2011-07-19 Chip.Memory Technology, Inc. Non-volatile memory apparatus and method with deep N-well
US8189390B2 (en) * 2009-03-05 2012-05-29 Mosaid Technologies Incorporated NAND flash architecture with multi-level row decoding
US8319528B2 (en) * 2009-03-26 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having interconnected transistors and electronic device including semiconductor device
CN101650972B (zh) * 2009-06-12 2013-05-29 东信和平科技股份有限公司 智能卡的非易失性存储器数据更新方法
JP2011009454A (ja) * 2009-06-25 2011-01-13 Renesas Electronics Corp 半導体装置
FR2952227B1 (fr) 2009-10-29 2013-09-06 St Microelectronics Rousset Dispositif de memoire du type electriquement programmable et effacable, a deux cellules par bit
EP2323135A1 (en) * 2009-11-12 2011-05-18 SiTel Semiconductor B.V. Method and apparatus for emulating byte wise programmable functionality into sector wise erasable memory
KR101071190B1 (ko) * 2009-11-27 2011-10-10 주식회사 하이닉스반도체 레벨 쉬프팅 회로 및 이를 이용한 비휘발성 반도체 메모리 장치
IT1397229B1 (it) * 2009-12-30 2013-01-04 St Microelectronics Srl Dispositivo di memoria ftp programmabile e cancellabile a livello di cella
IN2012DN06399A (zh) * 2010-02-07 2015-10-02 Zeno Semiconductor Inc
US8284600B1 (en) * 2010-02-08 2012-10-09 National Semiconductor Corporation 5-transistor non-volatile memory cell
KR101676816B1 (ko) * 2010-02-11 2016-11-18 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
US9082652B2 (en) 2010-03-23 2015-07-14 Sharp Kabushiki Kaisha Semiconductor device, active matrix substrate, and display device
KR101653262B1 (ko) * 2010-04-12 2016-09-02 삼성전자주식회사 멀티-비트 메모리의 프로그램 방법 및 그것을 이용한 데이터 저장 시스템
US8258853B2 (en) * 2010-06-14 2012-09-04 Ememory Technology Inc. Power switch circuit for tracing a higher supply voltage without a voltage drop
US9042174B2 (en) 2010-06-17 2015-05-26 Ememory Technology Inc. Non-volatile memory cell
US8355282B2 (en) 2010-06-17 2013-01-15 Ememory Technology Inc. Logic-based multiple time programming memory cell
US8958245B2 (en) 2010-06-17 2015-02-17 Ememory Technology Inc. Logic-based multiple time programming memory cell compatible with generic CMOS processes
US8279681B2 (en) 2010-06-24 2012-10-02 Semiconductor Components Industries, Llc Method of using a nonvolatile memory cell
US20120014183A1 (en) * 2010-07-16 2012-01-19 Pavel Poplevine 3 transistor (n/p/n) non-volatile memory cell without program disturb
US8044699B1 (en) * 2010-07-19 2011-10-25 Polar Semiconductor, Inc. Differential high voltage level shifter
KR101868332B1 (ko) * 2010-11-25 2018-06-20 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 데이터 저장 장치
US8461899B2 (en) * 2011-01-14 2013-06-11 Stmicroelectronics International N.V. Negative voltage level shifter circuit
JP5685115B2 (ja) * 2011-03-09 2015-03-18 セイコーインスツル株式会社 電源切換回路
CN103534759B (zh) * 2011-06-24 2016-05-25 国际商业机器公司 用于执行最优写入的线性记录设备及其执行方法
US9455021B2 (en) 2011-07-22 2016-09-27 Texas Instruments Incorporated Array power supply-based screening of static random access memory cells for bias temperature instability
KR20130022743A (ko) * 2011-08-26 2013-03-07 에스케이하이닉스 주식회사 고전압 생성회로 및 이를 구비한 반도체 장치
US8999785B2 (en) * 2011-09-27 2015-04-07 Tower Semiconductor Ltd. Flash-to-ROM conversion
CN103078618B (zh) * 2011-10-26 2015-08-12 力旺电子股份有限公司 电压开关电路
JP2013102119A (ja) * 2011-11-07 2013-05-23 Ememory Technology Inc 不揮発性メモリーセル
US8508971B2 (en) 2011-11-08 2013-08-13 Wafertech, Llc Semiconductor device with one-time programmable memory cell including anti-fuse with metal/polycide gate
US9165661B2 (en) * 2012-02-16 2015-10-20 Cypress Semiconductor Corporation Systems and methods for switching between voltages
US9048137B2 (en) 2012-02-17 2015-06-02 Flashsilicon Incorporation Scalable gate logic non-volatile memory cells and arrays
US8941167B2 (en) 2012-03-08 2015-01-27 Ememory Technology Inc. Erasable programmable single-ploy nonvolatile memory
TWI467744B (zh) * 2012-03-12 2015-01-01 Vanguard Int Semiconduct Corp 單層多晶矽可電抹除可程式唯讀記憶裝置
US8787092B2 (en) 2012-03-13 2014-07-22 Ememory Technology Inc. Programming inhibit method of nonvolatile memory apparatus for reducing leakage current
US9390799B2 (en) * 2012-04-30 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory cell devices and methods, having a storage cell with two sidewall bit cells
TWI469328B (zh) 2012-05-25 2015-01-11 Ememory Technology Inc 具可程式可抹除的單一多晶矽層非揮發性記憶體
TWI498901B (zh) * 2012-06-04 2015-09-01 Ememory Technology Inc 利用程式化禁止方法減少漏電流的非揮發性記憶體裝置
US9729145B2 (en) * 2012-06-12 2017-08-08 Infineon Technologies Ag Circuit and a method for selecting a power supply
KR101334843B1 (ko) * 2012-08-07 2013-12-02 주식회사 동부하이텍 전압 출력 회로 및 이를 이용한 네거티브 전압 선택 출력 장치
KR102038041B1 (ko) 2012-08-31 2019-11-26 에스케이하이닉스 주식회사 전원 선택 회로
WO2014038115A1 (ja) 2012-09-06 2014-03-13 パナソニック株式会社 半導体集積回路
US9130553B2 (en) 2012-10-04 2015-09-08 Nxp B.V. Low/high voltage selector
JP5556873B2 (ja) * 2012-10-19 2014-07-23 株式会社フローディア 不揮発性半導体記憶装置
JP6053474B2 (ja) * 2012-11-27 2016-12-27 株式会社フローディア 不揮発性半導体記憶装置
JP2014116547A (ja) 2012-12-12 2014-06-26 Renesas Electronics Corp 半導体装置
JP6078327B2 (ja) * 2012-12-19 2017-02-08 ルネサスエレクトロニクス株式会社 半導体装置
US9275748B2 (en) * 2013-03-14 2016-03-01 Silicon Storage Technology, Inc. Low leakage, low threshold voltage, split-gate flash cell operation
KR102095856B1 (ko) * 2013-04-15 2020-04-01 삼성전자주식회사 반도체 메모리 장치 및 그것의 바디 바이어스 방법
US9197200B2 (en) 2013-05-16 2015-11-24 Dialog Semiconductor Gmbh Dynamic level shifter circuit
US9362374B2 (en) * 2013-06-27 2016-06-07 Globalfoundries Singapore Pte. Ltd. Simple and cost-free MTP structure
US9520404B2 (en) 2013-07-30 2016-12-13 Synopsys, Inc. Asymmetric dense floating gate nonvolatile memory with decoupled capacitor
CN103456359A (zh) * 2013-09-03 2013-12-18 苏州宽温电子科技有限公司 基于串联晶体管型的改进的差分架构Nor flash存储单元
US9236453B2 (en) * 2013-09-27 2016-01-12 Ememory Technology Inc. Nonvolatile memory structure and fabrication method thereof
US9019780B1 (en) * 2013-10-08 2015-04-28 Ememory Technology Inc. Non-volatile memory apparatus and data verification method thereof
KR20150042041A (ko) * 2013-10-10 2015-04-20 에스케이하이닉스 주식회사 전압발생기, 집적회로 및 전압 발생 방법
FR3012673B1 (fr) * 2013-10-31 2017-04-14 St Microelectronics Rousset Memoire programmable par injection de porteurs chauds et procede de programmation d'une telle memoire
KR102072767B1 (ko) * 2013-11-21 2020-02-03 삼성전자주식회사 고전압 스위치 및 그것을 포함하는 불휘발성 메모리 장치
US9159425B2 (en) * 2013-11-25 2015-10-13 Stmicroelectronics International N.V. Non-volatile memory with reduced sub-threshold leakage during program and erase operations
KR102157875B1 (ko) * 2013-12-19 2020-09-22 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함한 메모리 시스템
JP6235901B2 (ja) * 2013-12-27 2017-11-22 ルネサスエレクトロニクス株式会社 半導体装置
KR20160132405A (ko) * 2014-03-12 2016-11-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103943570A (zh) * 2014-03-20 2014-07-23 上海华力微电子有限公司 一种一次性编程存储器中金属硅化物掩膜的制备方法
US9508396B2 (en) * 2014-04-02 2016-11-29 Ememory Technology Inc. Array structure of single-ploy nonvolatile memory
JP5745136B1 (ja) * 2014-05-09 2015-07-08 力晶科技股▲ふん▼有限公司 不揮発性半導体記憶装置とその書き込み方法
FR3021806B1 (fr) * 2014-05-28 2017-09-01 St Microelectronics Sa Procede de programmation d'une cellule memoire non volatile comprenant une grille de transistor de selection partagee
FR3021804B1 (fr) * 2014-05-28 2017-09-01 Stmicroelectronics Rousset Cellule memoire non volatile duale comprenant un transistor d'effacement
JP6286292B2 (ja) 2014-06-20 2018-02-28 株式会社フローディア 不揮発性半導体記憶装置
US20160006348A1 (en) * 2014-07-07 2016-01-07 Ememory Technology Inc. Charge pump apparatus
US9431111B2 (en) * 2014-07-08 2016-08-30 Ememory Technology Inc. One time programming memory cell, array structure and operating method thereof
CN104112472B (zh) * 2014-07-22 2017-05-03 中国人民解放军国防科学技术大学 兼容标准cmos工艺的超低功耗差分结构非易失性存储器
CN104361906B (zh) * 2014-10-24 2017-09-19 中国人民解放军国防科学技术大学 基于标准cmos工艺的超低功耗非易失性存储器
US9514820B2 (en) * 2014-11-19 2016-12-06 Stmicroelectronics (Rousset) Sas EEPROM architecture wherein each bit is formed by two serially connected cells
JP6340310B2 (ja) 2014-12-17 2018-06-06 ルネサスエレクトロニクス株式会社 半導体集積回路装置およびウェラブル装置
TWI546903B (zh) * 2015-01-15 2016-08-21 聯笙電子股份有限公司 非揮發性記憶體單元
JP6457829B2 (ja) 2015-02-05 2019-01-23 ルネサスエレクトロニクス株式会社 半導体装置
CN104900266B (zh) * 2015-06-10 2018-10-26 上海华虹宏力半导体制造有限公司 Eeprom存储单元门极控制信号产生电路
US9799395B2 (en) 2015-11-30 2017-10-24 Texas Instruments Incorporated Sense amplifier in low power and high performance SRAM
US9847133B2 (en) 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010021128A1 (en) * 2000-03-10 2001-09-13 Samsung Electronics Co., Ltd. Word line driver having a divided bias line in a non-volatile memory device and method for driving word lines
US20050134355A1 (en) * 2003-12-18 2005-06-23 Masato Maede Level shift circuit
US7580311B2 (en) * 2004-03-30 2009-08-25 Virage Logic Corporation Reduced area high voltage switch for NVM
US20090243692A1 (en) * 2008-03-27 2009-10-01 Taiwan Semiconductor Manufacturing Co., Ltd. Two Voltage Input Level Shifter with Switches for Core Power Off Application
US20100301818A1 (en) * 2009-05-28 2010-12-02 Hynix Semiconductor Inc. Voltage level shifter and semiconductor device having the same therein
US8610490B2 (en) * 2010-05-06 2013-12-17 Micron Technology, Inc. Voltage switching in a memory device
US8963609B2 (en) * 2013-03-01 2015-02-24 Arm Limited Combinatorial circuit and method of operation of such a combinatorial circuit
US20150194961A1 (en) * 2014-01-08 2015-07-09 Micron Technology, Inc. Level Shifters, Memory Systems, and Level Shifting Methods

Also Published As

Publication number Publication date
US20170206976A1 (en) 2017-07-20
TWI614763B (zh) 2018-02-11
TW201822212A (zh) 2018-06-16
US20180261294A1 (en) 2018-09-13
TW201828302A (zh) 2018-08-01
US10262746B2 (en) 2019-04-16
US20170206941A1 (en) 2017-07-20
JP2017130646A (ja) 2017-07-27
JP2017139045A (ja) 2017-08-10
EP3197051A1 (en) 2017-07-26
CN106981307B (zh) 2020-04-07
EP3196885B1 (en) 2019-03-27
CN106981304A (zh) 2017-07-25
EP3197051B1 (en) 2020-01-15
US9792993B2 (en) 2017-10-17
TW201801084A (zh) 2018-01-01
US10096368B2 (en) 2018-10-09
TW201727649A (zh) 2017-08-01
CN106981304B (zh) 2020-02-07
EP3196884A1 (en) 2017-07-26
CN106981309B (zh) 2020-02-14
TW201740374A (zh) 2017-11-16
EP3196886B1 (en) 2021-03-31
CN108320772A (zh) 2018-07-24
TW201727838A (zh) 2017-08-01
JP6122531B1 (ja) 2017-04-26
TW201824520A (zh) 2018-07-01
JP6392379B2 (ja) 2018-09-19
CN106981299B (zh) 2019-10-18
US9786340B2 (en) 2017-10-10
TWI613672B (zh) 2018-02-01
CN106981309A (zh) 2017-07-25
TWI613654B (zh) 2018-02-01
TWI587455B (zh) 2017-06-11
TWI646665B (zh) 2019-01-01
EP3196884B1 (en) 2021-08-04
US9805776B2 (en) 2017-10-31
CN106981311A (zh) 2017-07-25
EP3196883A1 (en) 2017-07-26
JP2018101767A (ja) 2018-06-28
TW201737256A (zh) 2017-10-16
US10121550B2 (en) 2018-11-06
US9520196B1 (en) 2016-12-13
TWI578322B (zh) 2017-04-11
TWI618072B (zh) 2018-03-11
US9812212B2 (en) 2017-11-07
CN107017023A (zh) 2017-08-04
CN106981492B (zh) 2020-10-20
CN108320772B (zh) 2020-07-10
EP3410440A1 (en) 2018-12-05
CN106981307A (zh) 2017-07-25
CN106981492A (zh) 2017-07-25
TW201727651A (zh) 2017-08-01
CN108154898A (zh) 2018-06-12
CN107017023B (zh) 2020-05-05
TWI641115B (zh) 2018-11-11
EP3410440B1 (en) 2020-05-13
CN108206186A (zh) 2018-06-26
EP3196886A1 (en) 2017-07-26
US20170206970A1 (en) 2017-07-20
JP6285001B2 (ja) 2018-02-28
EP3196883B1 (en) 2019-09-04
TWI613659B (zh) 2018-02-01
CN106981311B (zh) 2019-08-30
US9847133B2 (en) 2017-12-19
TW201830665A (zh) 2018-08-16
CN108206186B (zh) 2020-10-13
CN108154898B (zh) 2021-02-02
US20170207228A1 (en) 2017-07-20
US20170206969A1 (en) 2017-07-20
TWI630615B (zh) 2018-07-21
US20170207230A1 (en) 2017-07-20
US10038003B2 (en) 2018-07-31
US20170206975A1 (en) 2017-07-20
TW201727632A (zh) 2017-08-01
US20170206945A1 (en) 2017-07-20
CN106981299A (zh) 2017-07-25
EP3196885A1 (en) 2017-07-26
US9653173B1 (en) 2017-05-16
US9941011B2 (en) 2018-04-10
US10255980B2 (en) 2019-04-09
US20170206968A1 (en) 2017-07-20
JP2017130247A (ja) 2017-07-27
JP6566975B2 (ja) 2019-08-28
US20180190357A1 (en) 2018-07-05

Similar Documents

Publication Publication Date Title
TWI621123B (zh) 非揮發性記憶體的驅動電路
US9224490B1 (en) Voltage switch circuit
US9633734B1 (en) Driving circuit for non-volatile memory
US9882566B1 (en) Driving circuit for non-volatile memory
JP3884439B2 (ja) 半導体装置
TW201812780A (zh) 電源供應電壓切換電路
US8922273B2 (en) Internal voltage generator
JP2017175288A (ja) 半導体装置
TWI472155B (zh) 電壓開關電路
TWI528718B (zh) 輸出緩衝器
KR100801031B1 (ko) 레벨 쉬프팅 회로 및 레벨 쉬프팅 방법
US20130222036A1 (en) Voltage level converting circuit
TWI661294B (zh) 電源開關、記憶體裝置和提供電源開關電壓輸出的方法
TWI584596B (zh) 轉壓器
CN107086045B (zh) 产生施加给非易失性存储单元的电压的电压供应器件
US8779842B2 (en) Voltage output circuit and apparatus for selectively outputting negative voltage using the same
TWI535198B (zh) 差分信號驅動器
US10097170B2 (en) Circuit and method for low power chip enable circuitry
JP7395390B2 (ja) 半導体装置
US7085177B2 (en) Maximum swing thin oxide levelshifter
TWM565921U (zh) 電壓位準移位器
CN107104665B (zh) 电平转换电路
TWM531694U (zh) 電壓位準轉換器
CN107437434B (zh) 高压电平位移电路和非易失性存储器
TWM598007U (zh) 高性能電壓位準轉換器