JP2009049182A - 不揮発性半導体記憶素子 - Google Patents
不揮発性半導体記憶素子 Download PDFInfo
- Publication number
- JP2009049182A JP2009049182A JP2007213726A JP2007213726A JP2009049182A JP 2009049182 A JP2009049182 A JP 2009049182A JP 2007213726 A JP2007213726 A JP 2007213726A JP 2007213726 A JP2007213726 A JP 2007213726A JP 2009049182 A JP2009049182 A JP 2009049182A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate
- oxide film
- floating gate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】単層薄膜のゲート用半導体層を有し、データ保持性を改善した不揮発性半導体記憶素子を提供することを課題とする。
【解決手段】
メモリセル部aは、ソースN+層4、ドレインN+層5、及びゲート酸化膜6a上に形成されるフローティングゲート7aを備える。コントロールゲート部bは、メモリセル部aと共通のP型の半導体層内に形成されるNウェル層23内に形成され、ゲート酸化膜6bを介してNウェル層23に容量結合されるフローティングゲート7bを備える。メモリセル部aとコントロールゲート部bは、素子分離層30によって絶縁分離される。フローティングゲート7aに電子が保持されている場合は、非読み出し時に、メモリセル部aのバックゲート、Nウェル層23、及びソースN+層4に負電圧を印加する。これにより、ゲート酸化膜6のエネルギーバンドの傾きを抑え、トンネル電流を抑制してデータの保持性を向上させる。
【選択図】図1
【解決手段】
メモリセル部aは、ソースN+層4、ドレインN+層5、及びゲート酸化膜6a上に形成されるフローティングゲート7aを備える。コントロールゲート部bは、メモリセル部aと共通のP型の半導体層内に形成されるNウェル層23内に形成され、ゲート酸化膜6bを介してNウェル層23に容量結合されるフローティングゲート7bを備える。メモリセル部aとコントロールゲート部bは、素子分離層30によって絶縁分離される。フローティングゲート7aに電子が保持されている場合は、非読み出し時に、メモリセル部aのバックゲート、Nウェル層23、及びソースN+層4に負電圧を印加する。これにより、ゲート酸化膜6のエネルギーバンドの傾きを抑え、トンネル電流を抑制してデータの保持性を向上させる。
【選択図】図1
Description
本発明は、単層のゲート用半導体層を有する断面構造の不揮発性半導体記憶素子に関する。
従来より、単層のゲート用半導体層を有する断面構造のEEPROM(Electrically Erasable and Programmable Read Only Memory)セルが開発されている。このようなEEPROMは、ゲート用半導体層が単層で済むため、複雑な製造プロセスが不要で、一般的なCMOS(Complementary Metal Oxide Silicon)プロセスで簡単に製造でき、また、データ消去等の動作が一般的なスタック型のEEPROMやフラッシュメモリと同一であることから、アナログ回路におけるトリミングやRF(Radio Frequency)タグにおける記憶装置として広く利用されている(例えば、特許文献1参照)。
特許第2596695号公報
ところで、このような単層のゲート用半導体層を用いる記憶素子では、記憶素子のゲート酸化膜をメモリ駆動用のCMOSのゲート酸化膜と共通化すると製造プロセスのコストを抑えることができる。このため、ディープサブミクロン以降のCMOSでは、ゲート酸化膜の膜厚は10nm以下になっている。ゲート酸化膜の膜厚とリーク電流には大きな相関関係があり、膜厚が8nm以下になるとリーク電流が顕著になるという課題がある。
そこで、本発明は、単層で膜厚の薄いゲート用半導体層を有し、製造プロセスの簡略化を図るとともに、データの保持性を改善した不揮発性半導体記憶素子を提供することを目的とする。
本発明の一局面の不揮発性半導体記憶素子は、半導体層の第1領域上に第1絶縁層を介して形成されるフローティングゲートを有するMOSトランジスタで構成される第1素子と、前記半導体層の第2領域上に第2絶縁層を介して容量結合されるとともに、前記フローティングゲートと一体的に形成される結合層を有する第2素子と、前記半導体層を前記第1領域及び前記第2領域に絶縁分離する素子分離層と、前記フローティングゲートに電荷が保持されている場合における非読み出し時に、前記第1素子の前記第1絶縁層に生じる電位差が所定値以下となるように、前記第1素子及び前記第2素子を制御する制御手段とを備える。
また、前記半導体層は、SOI基板の酸化層の上に形成される半導体層であり、前記素子分離層は、前記酸化層の上に形成されることにより、前記半導体層を前記第1領域及び前記第2領域に絶縁分離してもよい。
また、前記制御手段は、前記第1素子のバックゲート、前記第1素子のソース、及び、前記第2素子の前記第2領域の半導体層の各々に所定の電圧を印加してもよい。
本発明によれば、単層で膜厚の薄いゲート用半導体層を用いつつ、製造プロセスの簡略化を図るとともに、データの保持性を改善した不揮発性半導体記憶素子を提供できるという特有の効果が得られる。
以下、本発明の不揮発性半導体記憶素子を適用した実施の形態について説明する。
[実施の形態1]
図1は、実施の形態1の不揮発性半導体素子の構成を示す平面図である。図2は、図1に示す不揮発性半導体素子の断面構造を示す図である。
図1は、実施の形態1の不揮発性半導体素子の構成を示す平面図である。図2は、図1に示す不揮発性半導体素子の断面構造を示す図である。
図1に示すように、本実施の形態の不揮発性半導体記憶素子は、メモリセル部a、及びコントロールゲート部bの2つの素子を含む。これら2つの素子(a、b)の断面構造は、それぞれ、図2(a)及び(b)に示す通りである。
図2(a)及び(b)に示すように、各素子は、P型の半導体基板1の上に形成される。この半導体基板1は、不純物(典型的には、ボロン(B))の注入によって導電型がP型にされたシリコン層であればよい。
埋め込み酸化層2は、半導体基板1の上に形成される。この埋め込み酸化層2は、絶縁層(BOX層)として用いられる酸化層であり、この埋め込み酸化層2の上には、P型の半導体層が形成されている。半導体基板1、埋め込み酸化層2、及びP型の半導体層の積層体としては、例えば、SOI(Silicon On Insulator)構造の半導体基板を用いることができる。
「メモリセル部」
図1及び図2(a)に示すように、メモリセル部aは、P型の半導体層内に形成されるPウェル層3内に形成され、ソースN+層4、ドレインN+層5、ゲート酸化膜6a、フローティングゲート7a、サイドウォール8a、LDD(Lightly Doped Drain)・N層9、ウェルコンタクト用P+層10、及びフィールド酸化膜11aを備える。
図1及び図2(a)に示すように、メモリセル部aは、P型の半導体層内に形成されるPウェル層3内に形成され、ソースN+層4、ドレインN+層5、ゲート酸化膜6a、フローティングゲート7a、サイドウォール8a、LDD(Lightly Doped Drain)・N層9、ウェルコンタクト用P+層10、及びフィールド酸化膜11aを備える。
ソースN+層4及びドレインN+層5は、Pウェル層3の表面に互いに離間して形成される。これらの層は、Pウェル層3の表面から不純物(典型的にはホスフィン(P))を注入することにより、N+型にされる。
ゲート酸化膜6aは、Pウェル層3の表面のソースN+層4とドレインN+層5との間に、一対のLDD・N層9を介して形成されるシリコン酸化膜で構成される。このゲート酸化膜6aは、例えば、熱酸化法によって形成することができる。
フローティングゲート7aは、ゲート酸化膜6aの上に形成され、例えば、ポリシリコン層によって構成される。このポリシリコン層は、例えば、CVD法によって形成することができる。
フローティングゲート7aの両側部からLDD・N層9の上面にわたる領域には、一対のサイドウォール8aが形成される。このサイドウォール8aは、シリコン酸化膜で構成され、このシリコン酸化膜は、ゲート絶縁膜6aと同一材料であってもよい。また、このサイドウォール8aは、例えば、フローティングゲート7aを形成した後に、このフローティングゲート7aの上面及び両側面とLDD・N層9の表面とにわたる領域にシリコン酸化膜を成膜し、その後、成膜したシリコン酸化膜をフローティングゲート7aの上面が表出するまでエッチングすることによってフローティングゲート7aの両側面に形成される。
ウェルコンタクト用P+層10は、Pウェル層3の表面から不純物(典型的にはボロン(B))を注入してP+型にすることによって形成される。
フィールド酸化膜11aは、絶縁分離用に形成される酸化膜であり、例えば、局所酸化法(LOCOS)によって形成される。このフィールド酸化膜11aは、一点鎖線で示すPウェル層3によって規定される領域内では、ソースN+層4、ドレインN+層5、ゲート酸化膜6a、フローティングゲート7a、サイドウォール8a、LDD・N層9、及びウェルコンタクト用P+層10が後に形成される領域を除くすべての領域に形成されればよい。
以上のように、このメモリセル部aは、一般的なN型のMOSトランジスタと同一の構成である。
「コントロールゲート部」
図1及び図2(b)に示すように、コントロールゲート部bは、メモリセル部aと共通のP型の半導体層内に形成されるNウェル層23内に形成され、コントロールゲートP+層24、ウェルコンタクト用N+層25、ゲート酸化膜6b、フローティングゲート7b、サイドウォール8b、及びフィールド酸化膜11bを備える。
図1及び図2(b)に示すように、コントロールゲート部bは、メモリセル部aと共通のP型の半導体層内に形成されるNウェル層23内に形成され、コントロールゲートP+層24、ウェルコンタクト用N+層25、ゲート酸化膜6b、フローティングゲート7b、サイドウォール8b、及びフィールド酸化膜11bを備える。
Nウェル層23は、P型の半導体層に不純物(典型的にはホスフィン(P))を注入することにより、N+型にされる。
ゲート酸化膜6b、フローティングゲート7b、サイドウォール8b、フィールド酸化膜11bは、メモリセル部aのゲート酸化膜6a、フローティングゲート7a、サイドウォール8a、フィールド酸化膜11aとそれぞれ同一の膜で構成される。このうち、フローティングゲート7bは、図1に示すように、メモリセル部aのフローティングゲート7aと一体的に形成される。
また、フィールド酸化膜11bは、符号23で示す一点鎖線で示す領域内では、コントロールゲートP+層24、ウェルコンタクト用N+層25、ゲート酸化膜6b、フローティングゲート7b、及びサイドウォール8bが形成される領域を除くすべての領域に形成される。
なお、フィールド酸化膜11bは、メモリセル部aのフィールド酸化膜11aと一体的に形成されるとともに、図1に一点鎖線で示すPウェル層3及びNウェル層23が形成される領域以外の領域にも一体的に形成されてもよい。
コントロールゲートP+層24は、ゲート酸化膜6bの両側におけるNウェル層23の表面に形成され、例えば、Nウェル層23の表面から不純物(典型的にはボロン(B))を注入することによって形成される。
ウェルコンタクト用N+層25は、片方のコントロールゲートP+層24と、フィールド酸化膜11bとの間におけるNウェル層23の表面に不純物(典型的にはホスフィン(P))を注入することによって形成される。
以上のように、コントロールゲート部bは、一般的なP型のMOSキャパシタと同一の構成である。
「素子分離層30」
メモリセル部aとコントロールゲート部bとは、酸化層によって構成される素子分離層30により互いに絶縁分離される。
メモリセル部aとコントロールゲート部bとは、酸化層によって構成される素子分離層30により互いに絶縁分離される。
この素子分離層30は、Pウェル層3及びNウェル層23がそれぞれ形成される領域(図1に一点鎖線で示す領域)を所定の幅で囲み、埋め込み酸化層2まで到達する深さ(膜厚)を有する酸化層によって構成される。すなわち、素子分離層30は、埋め込み酸化層2の上に形成される。この素子分離層30は、フィールド酸化膜11a及び11bと同一材料で構成してもよい。また、その製造工程は、フィールド酸化膜11a及び11bと同一であってもよいし、別であってもよい。
なお、説明の便宜上、図1には、メモリセル部aとコントロールゲート部bとを一組しか示さないが、実際には、メモリセル部a及びコントロールゲート部bを含む不揮発性半導体記憶素子はマトリクス状に多数配列される。
「等価回路」
図3は、本実施の形態の不揮発性半導体記憶素子の等価回路を示す図である。この等価回路図に示すように、不揮発性半導体記憶素子は、メモリセル部a及びコントロールゲート部bのフローティングゲート7a及び7bを中心に、メモリセル部aを構成するNMOSトランジスタとコントロールゲート部bを構成するPMOSキャパシタとを接続した構成である。
図3は、本実施の形態の不揮発性半導体記憶素子の等価回路を示す図である。この等価回路図に示すように、不揮発性半導体記憶素子は、メモリセル部a及びコントロールゲート部bのフローティングゲート7a及び7bを中心に、メモリセル部aを構成するNMOSトランジスタとコントロールゲート部bを構成するPMOSキャパシタとを接続した構成である。
なお、フローティングゲート7a及び7bの電位は、コントロールゲート部bのフローティングゲート7bの電位を制御することによって制御される。なお、フローティングゲート7a及び7bを一体として表す場合には、フローティングゲート7と記す。
メモリセル部aのバックゲートは、接地電位に保持される端子Aと、所定の負電圧に保持される端子Bとに切り替え接続可能なスイッチ40に接続されている。
また、コントロールゲート部bのNウェル層23は、所定の正電圧(例えば、5V)を印加するための端子Cと、所定の負電圧を印加するための端子Bとに切り替え可能なスイッチ50に接続されている。
スイッチ40及び50は、制御回路60によって切り替えられるように構成される。
ここで、フローティングゲート7a及び7bの各々の電位は、Pウェル層3とフローティングゲート7aとの間の静電容量(以下、第1静電容量)及びNウェル層23とフローティングゲート7bとの間の静電容量(以下、第2静電容量)の比によって決まる。
ここで、第2静電容量の値を第1静電容量の合成容量に対して十分に大きく(例えば、9:1)することにより、フローティングゲート7の電位はフローティングゲート7bの電位と略等しくなり、フローティングゲート7a及び7bの電位を制御しやすくなる。
「動作」
データを書き込む際は、(スイッチ50が端子Cに接続され)コントロールゲート部bのNウェル層23と、メモリセル部aのドレインN+層5とに5(V)を印加するとともに、(スイッチ40が端子Aに接続され)メモリセル部aのソースN+層4を0(V)に設定する。
データを書き込む際は、(スイッチ50が端子Cに接続され)コントロールゲート部bのNウェル層23と、メモリセル部aのドレインN+層5とに5(V)を印加するとともに、(スイッチ40が端子Aに接続され)メモリセル部aのソースN+層4を0(V)に設定する。
このように、Nウェル層23に5(V)を印加することにより、メモリセル部aのフローティングゲート7aには所定の正の電位が生じる。これにより、メモリセル部aのソースN+層4とドレインN+層5との間のPウェル層3内(いわゆるチャネル領域内)に十分な電子電流が通流し、ドレインN+層5付近のチャネル領域内でインパクトイオン化現象が発生し、ホットエレクトロンとホットホールの対が発生する。このホットエレクトロンは、所定の正電位に保持されたフローティングゲート7aに注入され、注入される電子が所定量以上になり、メモリセル部aの読み出し時におけるゲート電圧より高くなると、フローティングゲート7aにデータが保持される。
このようにチャネルホットエレクトロン注入方式によってデータを書き込むことができるが、書き込み方法はこれに限定されず、トンネル現象によってフローティングゲートに電子を注入するFN(Folower Nordheim)書込方式を用いてもよい。
また、データを消去する際は、コントロールゲート部bのNウェル層23を0(V)に設定し、ドレインP+層24を0(V)に設定する。このとき、フローティングゲート7bの電位も0(V)となり、フローティングゲート7bよりNウェル層23の電位が高くなる。
これにより、Nウェル層23内(いわゆるチャネル領域内)に十分なホール電流が通流し、ドレインP+層24付近のチャネル領域内でインパクトイオン化現象が発生し、ホットエレクトロンとホットホールの対が発生する。このホットホールはフローティングゲート7bに注入され(チャネルホットホール注入方法)、これによりフローティングゲート7a(ひいては7b及び7b)に蓄積されていた電子が中和されることにより、データが消去される。
このように、チャネルホットホール注入方法により、フローティングゲート7に書き込まれたデータを消去することにより、従来のアバランシェホットホール注入方法のように局所的にホール電流密度が上昇することを抑制でき、ホールトラップやゲート酸化膜の欠陥形成を低減できる。
また、データを読み出すときは、コントロールゲート部bのNウェル層23に正電圧(例えば5V)を印加し、ソースN+層4を接地し、かつ、ドレインN+層に所定の正電圧(例えば2V)を印加する。これにより、フローティングゲート7aに保持されるデータを読み出す。
また、非読み出し時において、フローティングゲート7aに電子が保持されている(データ"0")場合は、スイッチ40及び50をともに端子Bに接続することによりメモリセル部aのバックゲート及びコントロールゲート部bのNウェル層23に負電圧を印加するとともに、メモリセル部aのソースN+層4に負電圧を印加する。これらは、すべて制御回路60によって実行される。
ここで、メモリセル部aのバックゲート及びNウェル層23に印加する負電圧は、ゲート酸化膜6(6a及び6b)のエネルギーバンドの傾きを極力小さくする電圧値に設定する。なお、このような電圧値は、メモリセル部a及びコントロールゲート部bの素子設計によって導出される値である。
一般に、フローティングゲート7に電子が注入されると、電子が有する負の電荷によりゲート酸化膜のエネルギーバンドに傾きが生じる。このようなエネルギーバンドの傾きは、ゲート酸化膜におけるトンネル電流の原因となり、電荷のリークが生じるおそれがある。
本実施の形態の不揮発性半導体記憶素子は、非読み出し時でフローティングゲート7aに電子が保持されている状態において、メモリセル部aのバックゲートとコントロールゲート部bのNウェル層23に所定の値の負電圧を印加するとともに、メモリセル部aのソースN+層4に負電圧を印加するので、図4に示すように、ゲート酸化膜6(6a及び6b)のエネルギーバンドの傾きを抑えることができ、これにより、トンネル電流を抑制してデータの保持性を向上させることができる。
一般に、ゲート酸化膜におけるトンネル電流は、ゲート酸化膜のエネルギーバンドの傾き(すなわち、ゲート酸化膜に生じる電位差)に大きく依存するため、本実施の形態の不揮発性半導体記憶素子のように、エネルギーバンドの傾きを抑えることにより、トンネル電流を抑制することができることとなる。
このようなトンネル電流の抑制は、ディープサブミクロン世代以降の製造プロセスでは、ゲート酸化膜が10nm以下とされるため、データ保持性の向上が顕著となる。
また、本実施の形態の不揮発性半導体記憶素子では、素子分離層30によってメモリセル部aとコントロールゲート部bとが絶縁分離されるため、メモリセル部aのバックゲートとNウェル層23とに負電圧を印加しても、Nウェル層23と基板1との間の寄生的なダイオードがオンになることがなく、電子のリークを抑制してデータ保持性を向上させることができる。
なお、非読み出し時にフローティングゲート7aに電子が保持されていない場合は、電子のリークを考慮する必要がないため、上述のようにゲート酸化膜6のエネルギーバンドの制御を行う必要はない。
以上、本実施の形態の不揮発性半導体記憶素子によれば、製造工程の簡略化を図れる単層のポリシリコン層を有する断面構造の不揮発性半導体記憶素子において、非読み出し時にフローティングゲート7aに電子が保持されている場合は、メモリセル部aのバックゲートとコントロールゲート部bのNウェル層23に所定の値の負電圧を印加するとともに、メモリセル部aのソースN+層4に負電圧を印加するので、ゲート酸化膜6のエネルギーバンドの傾きを抑えることができ、これにより、トンネル電流を抑制してデータの保持性を向上させた不揮発性半導体記憶素子を提供することができる。
なお、以上では、SOI基板に不揮発性半導体記憶素子を形成する形態について説明したが、基板はSOI基板に限られるものではなく、上述の構成が実現されれば他の構成であってもよい。
以上、本発明の例示的な実施の形態の不揮発性半導体記憶素子について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
1 半導体層
2 埋め込み酸化層(BOX層)
3 メモリセル用Pウェル層(Pウェル層)
4 ソースN+層
5 ドレインN+層
6、6a、6b ゲート酸化膜
7、7a、7b フローティングゲート
8a、8b サイドウォール
9 LDD・N層
10 ウェルコンタクト用P+層
11a、11b フィールド酸化膜
23 コントロールゲート用Nウェル層(Nウェル層)
24 コントロールゲートP+層
25 ウェルコンタクト用N+層
30 素子分離層
40、50 スイッチ
60 制御回路
2 埋め込み酸化層(BOX層)
3 メモリセル用Pウェル層(Pウェル層)
4 ソースN+層
5 ドレインN+層
6、6a、6b ゲート酸化膜
7、7a、7b フローティングゲート
8a、8b サイドウォール
9 LDD・N層
10 ウェルコンタクト用P+層
11a、11b フィールド酸化膜
23 コントロールゲート用Nウェル層(Nウェル層)
24 コントロールゲートP+層
25 ウェルコンタクト用N+層
30 素子分離層
40、50 スイッチ
60 制御回路
Claims (3)
- 半導体層の第1領域上に第1絶縁層を介して形成されるフローティングゲートを有するMOSトランジスタで構成される第1素子と、
前記半導体層の第2領域上に第2絶縁層を介して容量結合されるとともに、前記フローティングゲートと一体的に形成される結合層を有する第2素子と、
前記半導体層を前記第1領域及び前記第2領域に絶縁分離する素子分離層と、
前記フローティングゲートに電荷が保持されている場合における非読み出し時に、前記第1素子の前記第1絶縁層に生じる電位差が所定値以下となるように、前記第1素子及び前記第2素子を制御する制御手段と
を備える不揮発性半導体記憶素子。 - 前記半導体層は、SOI基板の酸化層の上に形成される半導体層であり、前記素子分離層は、前記酸化層の上に形成されることにより、前記半導体層を前記第1領域及び前記第2領域に絶縁分離する、請求項1に記載の不揮発性半導体記憶素子。
- 前記制御手段は、前記第1素子のバックゲート、前記第1素子のソース、及び、前記第2素子の前記第2領域の半導体層の各々に所定の電圧を印加する、請求項1又は2に記載の不揮発性半導体記憶素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007213726A JP2009049182A (ja) | 2007-08-20 | 2007-08-20 | 不揮発性半導体記憶素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007213726A JP2009049182A (ja) | 2007-08-20 | 2007-08-20 | 不揮発性半導体記憶素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009049182A true JP2009049182A (ja) | 2009-03-05 |
Family
ID=40501138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007213726A Pending JP2009049182A (ja) | 2007-08-20 | 2007-08-20 | 不揮発性半導体記憶素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009049182A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018101767A (ja) * | 2016-01-19 | 2018-06-28 | 力旺電子股▲ふん▼有限公司eMemory Technology Inc. | 消去デバイスを有する単一ポリ不揮発性メモリセルの構造 |
-
2007
- 2007-08-20 JP JP2007213726A patent/JP2009049182A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018101767A (ja) * | 2016-01-19 | 2018-06-28 | 力旺電子股▲ふん▼有限公司eMemory Technology Inc. | 消去デバイスを有する単一ポリ不揮発性メモリセルの構造 |
US10038003B2 (en) | 2016-01-19 | 2018-07-31 | Ememory Technology Inc. | Single-poly nonvolatile memory cell structure having an erase device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9691866B2 (en) | Memory cell having a vertical selection gate formed in an FDSOI substrate | |
JP5220983B2 (ja) | 自己整列スプリットゲート型の不揮発性半導体メモリ素子、及びその製造方法 | |
US8829588B2 (en) | NVM bitcell with a replacement control gate and additional floating gate | |
US8981453B2 (en) | Nonvolatile memory device and method for fabricating the same | |
JP4104133B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
US20080142904A1 (en) | Field effect transistor with buried gate pattern | |
US20070145467A1 (en) | EEPROMs with Trenched Active Region Structures and Methods of Fabricating and Operating Same | |
JP5289748B2 (ja) | 不揮発性半導体記憶装置、不揮発性半導体記憶装置の製造方法 | |
JP2007524233A (ja) | 短チャネル効果を減少させる埋め込みチャネルフラッシュ構造 | |
KR101347631B1 (ko) | 반도체 기억 장치 및 그 제조 방법 | |
JP4764773B2 (ja) | 半導体装置 | |
JP5289559B2 (ja) | 不揮発性プログラマブルロジックスイッチ | |
JP4497290B2 (ja) | 半導体装置とその製造方法 | |
JP2013168576A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5014591B2 (ja) | 半導体装置及びその製造方法 | |
JP2012060005A (ja) | 不揮発性プログラマブルロジックスイッチおよび半導体集積回路 | |
US11515314B2 (en) | One transistor two capacitors nonvolatile memory cell | |
JP4854375B2 (ja) | 半導体記憶装置及びその製造方法、並びに携帯電子機器 | |
JP2008270364A (ja) | 不揮発性半導体記憶素子 | |
JP2009049182A (ja) | 不揮発性半導体記憶素子 | |
CN114335186A (zh) | 具有设置在字线栅上方的擦除栅的分裂栅非易失性存储器单元及其制备方法 | |
US8390052B2 (en) | Nonvolatile semiconductor memory device | |
JP2009135214A (ja) | 半導体記憶装置およびその製造方法 | |
JP2010062359A (ja) | 半導体装置の製造方法 | |
JP2006080567A (ja) | 半導体集積回路装置およびその製造方法 |