JP2004326864A - 不揮発性半導体メモリ - Google Patents

不揮発性半導体メモリ Download PDF

Info

Publication number
JP2004326864A
JP2004326864A JP2003117290A JP2003117290A JP2004326864A JP 2004326864 A JP2004326864 A JP 2004326864A JP 2003117290 A JP2003117290 A JP 2003117290A JP 2003117290 A JP2003117290 A JP 2003117290A JP 2004326864 A JP2004326864 A JP 2004326864A
Authority
JP
Japan
Prior art keywords
memory
data
cell
memory cell
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003117290A
Other languages
English (en)
Other versions
JP2004326864A5 (ja
Inventor
Yasushi Sakui
康司 作井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003117290A priority Critical patent/JP2004326864A/ja
Priority to US10/805,460 priority patent/US7099200B2/en
Priority to KR1020040027559A priority patent/KR100624596B1/ko
Publication of JP2004326864A publication Critical patent/JP2004326864A/ja
Publication of JP2004326864A5 publication Critical patent/JP2004326864A5/ja
Priority to US11/477,649 priority patent/US7388783B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1443—Non-volatile random-access memory [NVRAM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】書き換え対象となるセルのみについて消去／書き込みを行う。
【解決手段】１個のメモリセルとこれを挟み込む２個のセレクトゲートトランジスタとからなるセルユニットを有する３Ｔｒ．ＮＡＮＤにおいて、バイト単位のデータ書き換えを行う場合に、消去時に、ビット線又はソース線の電位を、バイト単位で設定できるようにし、バイト単位の消去を可能にする。これにより、書き換え対象となるメモリセルのデータのみについて、消去／書き込み動作を実行し、メモリ動作の信頼性の向上を図る。
【選択図】 図２５

Description

【０００１】
【発明の属する技術分野】
本発明は、バイト単位でメモリセルのデータを書き換えることが可能な不揮発性半導体メモリに関する。
【０００２】
【従来の技術】
バイト単位でメモリセルのデータを書き換えることが可能な不揮発性半導体メモリとしては、ＥＥＰＲＯＭが知られている。例えば、非特許文献１に開示されるＦＬＯＴＯＸ（Ｆｌｏａｔｉｎｇ Ｇａｔｅ Ｔｕｎｎｅｌ Ｏｘｉｄｅ）セルは、バイト単位でメモリセルのデータを書き換えることが可能となっている。
【０００３】
図７１は、ＦＬＯＴＯＸセルの平面図であり、図７２は、図７１のＬＸＸＩＩ−ＬＸＸＩＩ線に沿う断面図である。このセルの特徴は、Ｎ＋ドレイン領域２０ａ上にトンネル酸化膜と呼ばれる１０ｎｍ程度の薄い酸化膜２２ａが存在する点にある。ドレイン領域２０ａとコントロールゲート電極２３ａとの間に高電界を発生させると、ドレイン領域２０ａとフローティングゲート電極２１ａとの間で、トンネル酸化膜を介した電荷のやりとりが行われる。
【０００４】
図７３は、図７１及び図７２のトンネル酸化膜２２ａの部分のバンド構造を示している。この図から明らかなように、ドレイン領域２０ａとコントロールゲート電極２３ａとの間に高電界を発生させると、トンネル酸化膜２２ａには、（１）式に従って、ＦＮ（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）トンネル電流が流れる。
【０００５】
Ｉ ＝ ＳαＥ２ｅｘｐ（−β／Ｅ） ・・・（１）
但し、Ｓは、トンネル酸化膜の面積、Ｅは、電界である。
Figure 2004326864
この式によれば、ＦＮトンネル電流が流れ始める電界は、約１０ＭＶ／ｃｍであることがわかる。この電界の強さは、厚さ約１０ｎｍのトンネル酸化膜に対して約１０Ｖの電圧を印加した場合に相当する。
【０００６】
ここで、フローティングゲート電極２１ａとその周りの電極配線との容量に対するフローティングゲート電極２１ａとコントロールゲート電極２３ａとの容量の比、即ち、カップリング比を０．５とすると、フローティングゲート電極２１ａとドレイン領域２０ａとの間に１０Ｖの電位差を得るためには、例えば、ドレイン領域２０ａを０Ｖに設定し、コントロールゲート電極２３ａを２０Ｖに設定する必要がある。この時、ドレイン領域２０ａ内の電子は、フローティングゲート電極２１ａに注入される。
【０００７】
また、カップリング比が０．５の場合、フローティングゲート電極２１ａとドレイン領域２０ａとの間に１０Ｖの電位差を得るためには、例えば、ドレイン領域２０ａを２０Ｖに設定し、コントロールゲート電極２３ａを０Ｖに設定する必要がある。この時、フローティングゲート電極２１ａ内の電子は、ドレイン領域２０ａに放出される。
【０００８】
ＦＬＯＴＯＸセルを用いるメモリセルは、ＦＬＯＴＯＸセル、１素子のみから構成することができない。消去時に非選択のメモリセルに与える逆バイアスが書き込み状態を発生させるからである。即ち、この問題を解決するために、例えば、１つのメモリセルを、図７４に示すような回路から構成しなければならない。
【０００９】
図７４に示すようなメモリセルを用いたＥＥＰＲＯＭの各モードでのバイアス条件は、表１に示す通りとなる。
【００１０】
【表１】
Figure 2004326864
【００１１】
このメモリセルは、様々なディスターブを、選択トランジスタＳＴとトランスファーゲートＴｒにより完全に排除できる斬新な回路ではあったが、メモリセル１個当りのトランジスタ数が２＋（１／８）個となり、メモリセルサイズが大きくなるという問題があった。また、トンネル酸化膜は、セルトランジスタを形成する領域とは別の領域に設ける必要があり、これがコスト増加の原因となっていた。
【００１２】
このような問題を回避するために誕生した不揮発性半導体メモリがフラッシュメモリ（ＥＥＰＲＯＭ）である。従来のＥＥＰＲＯＭは、１ビット毎に、消去及び書き込みを実行することが可能で、非常に使い易い。しかし、例えば、ハードディスクは、データを１ビット毎に書き換える必要がなく、セクター単位、即ち、複数ビットからなる１つのかたまり単位で、データのやり取りを行うことができれば足りる。
【００１３】
必要なのは、１ビット毎にデータの書き換えを行うことではなく、コストの安い不揮発性半導体メモリを提供することである。このような発想から、非特許文献２に示すようなフラッシュメモリが誕生した。
【００１４】
このメモリセルの基本構造は、図７５に示すように、紫外線消去型ＥＰＲＯＭと同じである。即ち、ＭＯＳトランジスタのコントロールゲート電極とシリコン基板（チャネル）との間には、フローティングゲート電極が配置される。書き込みは、紫外線消去型ＥＰＲＯＭと同様に、ホットエレクトロン注入により行われ、消去は、バイト型ＥＰＲＯＭと同様に、フローティングゲート電極からの電界放出により行われる。
【００１５】
フラッシュメモリの消去原理は、バイト型ＥＥＰＲＯＭと同じであるが、全体としてみると、バイト型ＥＥＰＲＯＭとは全く異なる。即ち、バイト型ＥＥＰＲＯＭは、バイト単位で消去が行われるが、フラッシュメモリは、原則として全ビットが一括して消去される。
【００１６】
また、フラッシュメモリの書き込みは、上述のように、紫外線消去型ＥＰＲＯＭと同じく、ホットエレクトロン注入により行うため、フラッシュメモリでは、１ビット毎の書き込みが可能である。つまり、書き込み／消去動作に関しては、フラッシュメモリは、全ビットを一括消去し、ホットエレクトロン注入により１ビット毎に書き込みを行う紫外線消去型ＥＰＲＯＭと同じとなる。
【００１７】
さらに、高集積化可能なフラッシュメモリとして提案されたのが、非特許文献３に示されるようなＮＡＮＤ型フラッシュメモリである。
【００１８】
ＮＡＮＤ型フラッシュメモリのメモリセルアレイは、例えば、図７６及び図７７に示すように、ＮＡＮＤセルユニットから構成される。ＮＡＮＤセルユニットは、直列接続された複数個（例えば、１６個）のメモリセルからなるセル列と、このセル列の両端に１つずづ配置される２個のセレクトゲートトランジスタとから構成される。
【００１９】
ＮＡＮＤ型フラッシュメモリでは、ビット線コンタクト部及びソース線コンタクト部は、それぞれ、１つのＮＡＮＤセルユニットに対して１つだけ設ければよいため、１ビット当たりのメモリセルサイズの縮小、さらには、チップサイズの縮小に貢献できる。例えば、ＮＡＮＤ型フラッシュメモリは、ビット線とソース線との間にメモリセル１ビット分のみを配置したＮＯＲ型フラッシュメモリ（図７８）と比べ、チップサイズを大幅に縮小できる。
【００２０】
このように、ＮＡＮＤ型フラッシュメモリは、セルサイズが小さく、かつ、ビットコストが安い、という大容量ファイルメモリとしての最大の特長を有している。また、ＮＡＮＤ型フラッシュメモリは、機能的にみても、ＮＯＲ型フラッシュメモリと比べ、データの書き換えスピードが速い、消費電力が小さいなどの特長を有している。
【００２１】
データの書き換えスピードが速く、消費電力が小さいという特長は、ＮＡＮＤ型フラッシュメモリに特有のデータ書き換え方式により実現される。この特有のデータ書き換え方式とは、ＦＮトンネル電流を用いて、シリコン基板とフローティングゲート電極との間で電荷の出し入れを行い、書き込み及び消去を行うというものである。
【００２２】
従って、メモリセルに関してのみ考えれば、原理的には、書き込むために必要な電流は、フローティングゲート電極に対するＦＮトンネル電流のみである。つまり、書き込み時の消費電流は、ホットエレクトロン注入によるＮＯＲ型フラッシュメモリと比べて、大幅に小さくなる。このため、複数ビットに対して同時に書き込みを行っても、消費電力の増加は、ほとんどない。
【００２３】
例えば、６４メガビットＮＡＮＤ型フラッシュメモリの場合、１ページ（５１２バイト）単位での書き込みを２００μｓで行うことが可能である。このように、ＮＡＮＤ型フラッシュメモリは、ＮＯＲ型フラッシュメモリに比べて、１ブロック単位での書き換え時間が非常に短く、また、書き換えに必要な消費電力も小さいという特長を有する。
【００２４】
表２は、ＮＡＮＤ型フラッシュメモリの特長とＮＯＲ型フラッシュメモリの特長を比較して示したものである。
【００２５】
【表２】
Figure 2004326864
【００２６】
表２に示すように、両メモリの長所と短所は、互いに相補の関係にある。例えば、用途に関して、ＮＡＮＤ型フラッシュメモリは、特定のブロックデータ単位で、データ書き換え／読み出しを行う分野に使用される。例えば、３０万画素を有するデジタルカメラでは、１ショットの写真に約０．５メガビットの記憶容量が必要であるため、データ記憶用として、ＮＡＮＤ型フラッシュメモリが広く用いられている。
【００２７】
一方、ＮＯＲ型フラッシュメモリは、１００ｎｓの高速なランダムアクセスが可能であるため、携帯電話などの制御プログラム用メモリとして広く用いられている。
【００２８】
このように、不揮発性半導体メモリの分野では、ＥＥＰＲＯＭ（従来型）、フラッシュメモリ、ＮＡＮＤ型フラッシュメモリへと進化し、バイト単位の書き換え機能と引き換えに、メモリセルサイズの縮小化、即ち、１ビット当たりのコスト（ビットコスト）の低減を達成してきた。
【００２９】
しかし、昨今のロジック混載不揮発性メモリでは、バイト単位のデータ書き換えの需要が高まっている。例えば、ＩＣカードにおいては、収入、支出などの金銭の管理で、一部のデータを書き換える場合、フラッシュメモリを用いると、書き換えるデータの量が大きくなり過ぎる。
【００３０】
よって、このような欠点をなくすため、バイト単位で書き換えが可能なバイト型ＥＥＰＲＯＭが必要となる。ところが、バイト型ＥＥＰＲＯＭは、上述したように、１ビット当たりの素子数、即ち、セル面積が大きい問題がある。また、現在、不揮発性半導体メモリの主流は、フラッシュメモリ（ＮＯＲ型や、ＮＡＮＤ型など）となっているため、それらのメモリと同一のプロセスにすれば、開発コスト、生産コストが安価に抑えられる。
【００３１】
このような状況の下、現在では、フラッシュメモリと同一のプロセスで形成でき、さらに、フラッシュメモリと同一のデータ書き換え方式を採用でき、バイト単位の書き換えも可能な不揮発性半導体メモリが開発されている（例えば、特許文献１〜５参照）。
【００３２】
特に、特許文献３に開示される不揮発性半導体メモリは、いわゆる３Ｔｒ．ＮＡＮＤと呼ばれ、今後、ロジック回路やＮＡＮＤ型フラッシュメモリとの混載メモリとして注目されている。３Ｔｒ．ＮＡＮＤのメモリセルは、１個のセルトラジスタと、それを挟み込む２個のセレクトゲートトランジスタとの、合計、３個のトランジスタから構成される。
【００３３】
【特許文献１】
特開平１１−１９５７１８号公報
【００３４】
【特許文献２】
特開平１１−２９７０８１号公報
【００３５】
【特許文献３】
特開２０００−１４９５８１号公報
【００３６】
【特許文献４】
特開２００２−４３４４４号公報
【００３７】
【特許文献５】
米国特許第４，６３６，９８４号明細書
【００３８】
【非特許文献１】
Ｗ．Ｊｏｈｎｓｏｎ ｅｔ ａｌ．， “Ａ １６Ｋｂ Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｎｏｎｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ，” ＩＳＳＣＣ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ， ｐｐ．１５２−１５３， Ｆｅｂ． １９８２．
【００３９】
【非特許文献２】
Ｆ．Ｍａｓｕｏｋａ ｅｔａｌ．， “Ａ ｎｅｗ Ｆｌａｓｈ ＥＥＰＲＯＭ ｃｅｌｌ ｕｓｉｎｇ ｔｒｉｐｌｅ ｐｏｌｙｓｉｌｉｃｏｎ ｔｅｃｈｎｏｌｏｇｙ，” ＩＥＤＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ， ｐｐ．４６４−４６７ Ｄｅｃ． １９８４．
【００４０】
【非特許文献３】
Ｆ．Ｍａｓｕｏｋａ ｅｔ ａｌ．， “Ｎｅｗ ｕｌｔｒａ ｈｉｇｈ ｄｅｎｓｉｔｙ ＥＰＲＯＭ ａｎｄ Ｆｌａｓｈ ＥＥＰＲＯＭ ｗｉｔｈ ＮＡＮＤ ｓｔｒｕｃｔｕｒｅｄ ｃｅｌｌ，” ＩＥＤＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ， ｐｐ．５５２−５５５ Ｄｅｃ．１９８７．
【００４１】
【発明が解決しようとする課題】
３Ｔｒ．ＮＡＮＤでは、例えば、選択されたコントロールゲート線に接続される１ページ分のメモリセルのうち任意のメモリセルに対してデータ書き換えを行う場合に、▲１▼ １ページ分のメモリセルのデータをセンスアンプに読み出し、▲２▼ページ消去を行い、▲３▼ センスアンプにおいて１ページデータのうち書き換えを行うデータに対してのみ上書きを行い、この後、▲４▼ １ページ分のメモリセルに対してデータを再書き込みする、という方法が採用される。
【００４２】
これは、チップの外側から見れば、バイト単位の書き換えとなっているが、チップの内側から見ると、書き換えを行わないデータについても、一旦、ページ消去によってセルデータが消去されている。つまり、セルデータを一時的に保管しておくセンスアンプにおいて、動作不良や誤動作が発生すると、書き換えを行わないデータが誤ったデータに変わってしまう恐れがある。
【００４３】
勿論、信頼性向上のために、チップ内には、ＥＣＣ（エラー訂正回路）が設けられているため、このような事態に対しては、このＥＣＣにより、一応、対応できるわけであるが、このような不安については、ないに越したことはない。
【００４４】
本発明は、このような事情を考慮してなされたもので、その目的は、１個のメモリセルとそれを挟み込む２個のセレクトゲートトランジスタの、合計、３個のトランジスタで構成されたセルユニットを有する不揮発性半導体メモリにおいて、書き換え対象とならないデータについては、消去及び再書き込みを行うことなく、完全なバイト単位のデータ書き換えを実行することにある。
【００４５】
【課題を解決するための手段】
本発明の例に関わる不揮発性半導体メモリは、１個のメモリセルとこれを挟み込む２個のセレクトゲートトランジスタとから構成される複数の第１セルユニットと、前記複数の第１セルユニットの各メモリセルに共通に接続されるワード線と、前記複数の第１セルユニットに個別に接続される複数のビット線と、前記複数のビット線に対応して設けられる複数のセンスアンプと、前記複数の第１セルユニットを複数のブロックに分け、消去時に、ブロック単位で、前記複数のビット線の電位を設定する消去回路とを備える。
【００４６】
本発明の例に関わる不揮発性半導体メモリは、１個のメモリセルとこれを挟み込む２個のセレクトゲートトランジスタとから構成される複数の第１セルユニットと、前記複数の第１セルユニットの各メモリセルに共通に接続されるワード線と、前記複数の第１セルユニットに個別に接続される複数のビット線と、前記複数のビット線に対応して設けられる複数のセンスアンプと、前記複数の第１セルユニットを複数のブロックに分け、前記複数の第１セルユニットに接続される複数のソース線と、消去時に、ブロック単位で、前記複数のソース線の電位を設定する消去回路とを備える。
【００４７】
本発明の例に関わる不揮発性半導体メモリは、直列接続された複数個のメモリセルとこれら複数個のメモリセルを挟み込む２個のセレクトゲートトランジスタとから構成される複数の第１セルユニットと、１個のメモリセルと１個のセレクトゲートトランジスタとから構成される複数の第２セルユニットと、前記複数の第１セルユニットに個別に接続され、前記複数の第２セルユニットに個別に接続され、前記第１及び第２セルユニットに共通に接続される複数のビット線と、前記複数のビット線に対応して設けられる複数のセンスアンプとを備え、前記複数の第１及び第２セルユニット内の各メモリセルに対しては、共に、少なくともＦＮトンネル電流を用いて、書き込み／消去が実行される。
【００４８】
本発明の例に関わるデータ書き換え方法は、１個のメモリセルとこれを挟み込む２個のセレクトゲートトランジスタとから構成される複数のセルユニットと、前記複数のセルユニットの各メモリセルに共通に接続されるワード線と、前記複数のセルユニットに個別に接続される複数のビット線とを具備する不揮発性半導体メモリを対象とし、前記複数のセルユニットのうち、書き換え対象となるセルユニット内の各メモリセルのみに対してデータ消去を実行し、この後、前記書き換え対象となるセルユニット内の各メモリセルのみに対してデータ書き込みを実行する。
【００４９】
本発明の例に関わるデータ消去方法は、ドレイン領域がビット線に接続される第１セレクトゲートトランジスタと、ソース領域がソース線に接続される第２セレクトゲートトランジスタと、前記第１及び第２セレクトゲートトランジスタの間に接続され、コントロールゲート電極とフローティングゲート電極とを有するメモリセルとから構成されるセルユニットに対して、前記ビット線に第１電位を与え、前記第１セレクトゲートトランジスタのゲート電極に前記第１電位よりも高い第２電位を与え、前記コントロールゲート電極に前記第１電位よりも低い第３電位を与え、前記フローティングゲート電極から前記ドレイン領域へ電子を引き抜くことにより、前記メモリセルのデータを消去する。
【００５０】
本発明の例に関わるデータ消去方法は、ドレイン領域がビット線に接続される第１セレクトゲートトランジスタと、ソース領域がソース線に接続される第２セレクトゲートトランジスタと、前記第１及び第２セレクトゲートトランジスタの間に接続され、コントロールゲート電極とフローティングゲート電極とを有するメモリセルとから構成されるセルユニットに対して、前記ソース線に第１電位を与え、前記第２セレクトゲートトランジスタのゲート電極に前記第１電位よりも高い第２電位を与え、前記コントロールゲート電極に前記第１電位よりも低い第３電位を与え、前記フローティングゲート電極から前記ソース領域へ電子を引き抜くことにより、前記メモリセルのデータを消去する。
【００５１】
本発明の例に関わる混載メモリチップは、異なる種類の少なくとも２つのメモリセルアレイを有する。前記少なくとも２つのメモリセルアレイは、１個のメモリセルと１個のセレクトゲートトランジスタとから構成される第１セルユニットを有する第１メモリセルアレイ、１個のメモリセルとこれを挟み込む２個のセレクトゲートトランジスタとから構成される第２セルユニットを有する第２メモリセルアレイ、及び、複数個のメモリセルから構成される第３セルユニットを有する第３メモリセルアレイのうちの少なくとも２つを含んでいる。
【００５２】
【発明の実施の形態】
以下、図面を参照しながら、本発明の例に関わる不揮発性半導体メモリについて詳細に説明する。
【００５３】
１． 参考例
まず、本発明の例に関わる不揮発性半導体メモリの前提となる参考例、即ち、３Ｔｒ．ＮＡＮＤについて説明する。
【００５４】
（１） メモリセルアレイ
図１は、本発明の参考例に関わる３Ｔｒ．ＮＡＮＤのメモリセルを示している。図２は、図１のメモリセルの等価回路を示している。図３は、メモリセルアレイの全体の回路構成を示している。
【００５５】
メモリセルＭＣは、コントロールゲートとフローティングゲートを有し、フラッシュメモリのメモリセルと同じ構造となっている。メモリセルＭＣの両端には、それぞれ１つずつセレクトゲートトランジスタＳＴ１，ＳＴ２が接続されている。セレクトゲートトランジスタＳＴ１は、ビット線コンタクト部ＢＣを経由してビット線に接続され、セレクトゲートトランジスタＳＴ２は、ソース線ＳＬに接続される。
【００５６】
メモリセルＭＣ及びセレクトゲートトランジスタＳＴ１，ＳＴ２により１つのセルユニットが構成され、メモリセルアレイは、複数のセルユニットがアレイ状に配置されることにより実現される。
【００５７】
ロウ方向に配置される複数のセルユニットにより１つのブロックが構成される。１つのブロック内には、ロウ方向に延びる１本のコントロールゲート線ＣＧＬが配置される。１本のコントロールゲート線ＣＧＬに接続されるメモリセルをまとめて１ページと呼ぶ。
【００５８】
消去動作は、１ページごとに行うことができる。メモリセルに対する書き込み及び読み出しの各動作も、カラムごとにラッチ機能を持つセンスアンプを設けることで、１ページ同時に行うことができる。但し、データの入出力は、例えば、ビットごとにシリアルに行われる。
【００５９】
また、このような構成により、バイト単位のデータ書き換えが可能となる。
【００６０】
３Ｔｒ．ＮＡＮＤは、構造面で見ると、ＮＡＮＤ型フラッシュメモリにおいて１つのＮＡＮＤセルユニット内のメモリセルを１つにしたものと考えることができる。但し、３Ｔｒ．ＮＡＮＤは、機能面で見ると、ＮＡＮＤ型フラッシュメモリとは大きく異なっている。
【００６１】
３Ｔｒ．ＮＡＮＤの長所について説明する。
【００６２】
３Ｔｒ．ＮＡＮＤのメモリセル部は、ＮＡＮＤ型フラッシュメモリのメモリセル部と比べると、１つのユニットを構成するメモリセルの数が異なるだけである。よって、３Ｔｒ．ＮＡＮＤでは、ＮＡＮＤ型フラッシュメモリのプロセスをそのまま採用できるため、バイト単位の消去が可能であるにもかかわらず、記憶容量を増大でき、かつ、生産コストも低減できる。
【００６３】
例えば、デザインルールを０．４［μｍ］とした場合、１個のメモリセルの面積（短辺長ａ×長辺長ｂ）は、短辺長ａが１．２［μｍ］、長辺長ｂが３．２［μｍ］であるため、３．８４［μｍ２ ］となる。一方、従来のバイト型ＥＥＰＲＯＭでは、デザインルールを０．４［μｍ］とした場合、１個のメモリセルの面積は、３６［μｍ２ ］となる。
【００６４】
つまり、メモリセルアレイ部に関しては、単純に計算しても、３Ｔｒ．ＮＡＮＤは、従来のバイト型ＥＥＰＲＯＭに比べて、約１０倍の記憶容量を実現できる。
【００６５】
また、３Ｔｒ．ＮＡＮＤは、ＮＡＮＤ型フラッシュメモリと同一のプロセスで製造可能であるため、ロジック混載不揮発性メモリへの応用も容易である。さらに、３Ｔｒ．ＮＡＮＤのメモリセルは、ＮＡＮＤ型フラッシュメモリのメモリセルと同じ構造であるため、１つのメモリセルについて見れば、フラッシュメモリの書き換え方式、即ち、ＦＮトンネル現象を利用した書き換え方式をそのまま採用できる。
【００６６】
但し、メモリセルアレイ全体として見た場合には、３Ｔｒ．ＮＡＮＤは、バイト単位のデータ書き換え（バイト消去）が行える点でＮＡＮＤ型フラッシュメモリと異なる。
【００６７】
（２） 基本動作
以下、３Ｔｒ．ＮＡＮＤの消去動作、書き込み動作及び読み出し動作について順次説明する。
【００６８】
消去動作時、選択ブロックのコントロールゲート（ワード線）ＣＧＬには接地電位が印加され、非選択ブロックのコントロールゲートＣＧＬはフローティング状態に設定される。
【００６９】
この後、例えば、２１［Ｖ］、３［ｍｓ］の消去パルスがバルクに印加される。ここで、バルクとは、シリコン基板に形成されるウェルのことであり、メモリセルＭＣ及びセレクトゲートトランジスタＳＬ１，ＳＬ２は、全て、このウェル中に形成される。
【００７０】
消去パルスがバルクに印加されると、選択ブロックのメモリセルＭＣでは、バルクとコントロールゲートの間に消去電圧（２１［Ｖ］）が加わり、フローティングゲート中の電子がＦＮ（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）トンネル現象によりチャネル（ウェル）に移動する。その結果、メモリセルの閾値電圧は、−３［Ｖ］程度となる。
【００７１】
３Ｔｒ．ＮＡＮＤでは、消去動作においてメモリセルの閾値電圧の絶対値が極端に大きくなる過消去を問題としなくてもよい。よって、１個の消去パルスで、閾値電圧が−３［Ｖ］程度になるような条件で消去動作を行い、消去時間（閾値電圧が所定値未満になったかを確認するベリファイを行う場合はこれに要する時間も含む）を短くすることができる。
【００７２】
消去動作時、非選択ブロックのコントロールゲートＣＧＬはフローティング状態に設定されている。よって、非選択ブロックのメモリセルＭＣでは、バルク（ウェル）の電位が上昇しても、コントロールゲートＣＧＬとバルクの容量カップリングにより、コントロールゲートＣＧＬの電位も上昇するため、データの消去は行われない。
【００７３】
コントロールゲートＣＧＬは、ポリシリコン、ポリシリコンと金属シリサイドの積層などから構成される。また、コントロールゲートＣＧＬは、金属配線を経由してワード線ドライブ用ＭＯＳトランジスタのソースに接続される。よって、コントロールゲートには、ワード線ドライブ用トランジスタのソースの接合容量、ソースとゲートのオーバーラップ容量、コントロールゲートと金属配線の間の容量、コントロールゲートとバルク（ウェル）の間の容量などが接続される。
【００７４】
これらの容量の中でも、コントロールゲートとバルク（ウェル）の間の容量は、特に大きい。つまり、コントロールゲートとバルクの間のカップリング比は、約０．９と非常に大きくなるため、非選択ブロックのメモリセルＭＣでは、コントロールゲートＣＧＬとバルクの容量カップリングにより、ＦＮトンネル電流が流れるのを防ぐことができる。
【００７５】
消去ベリファイでは、例えば、選択ブロック内の全てのメモリセルの閾値電圧が−１［Ｖ］以下になったか否かを検証する。３Ｔｒ．ＮＡＮＤでは、上述のように、過消去が問題とならないため、過消去の検証は必要がない。また、−３［Ｖ］程度まで確実に閾値電圧を下げることができる条件で消去を行い、ベリファイを省略することもできる。
【００７６】
“０”書き込み動作時、選択ブロックのビット線側のセレクトゲートトランジスタＳＴ１をオン状態にし、ソース線側のセレクトゲートトランジスタＳＴ２をオフ状態にし、書き込み実行（“０”書き込み）のメモリセルに対しては、ビット線ＢＬｉを０［Ｖ］にし、書き込み禁止（“１”書き込み）のメモリセルに対しては、ビット線ＢＬｉを電源電位ＶＣＣ（例えば、３．３［Ｖ］）にする。
【００７７】
書き込み実行のメモリセルのチャネルには、ビット線ＢＬｉからセレクトゲートトランジスタＳＴ１を経由して電位０［Ｖ］が印加される。よって、書き込み実行のメモリセルのチャネル電位は、接地電位となる。
【００７８】
そして、選択ワード線（コントロールゲート）に書き込み電位が印加されると、選択ワード線に接続される選択メモリセルのうち、書き込み実行のメモリセルのフローティングゲートとチャネルの間には、大きな電位差が生じる。よって、書き込み実行のメモリセルでは、ＦＮトンネル現象により、電子がチャネルからフローティングゲートへ移動する。
【００７９】
一方、書き込み禁止のメモリセルにおいては、チャネルは、電源電位ＶＣＣに充電され、かつ、フローティング状態に設定されている。そして、選択ワード線（コントロールゲート）に書き込み電位が印加されると、コントロールゲート、フローティングゲート、チャネル、バルク（ウェル）の直列容量結合により、チャネル電位も自動的に昇圧される。
【００８０】
よって、選択ワード線に接続される書き込み禁止のメモリセルのフローティングゲートとチャネルの間には大きな電位差が生じることはなく、チャネルからフローティングゲートへ電子が移動することもない。
【００８１】
このように、書き込み禁止のメモリセルに対しては、コントロールゲートとチャネルの間のカップリング比を大きくし、かつ、チャネルの充電を十分に行なっておくことで、選択ワード線に書き込み電位が印加されたときのチャネル電位（書き込み禁止電位）を十分に高くできる。
【００８２】
コントロールゲートとチャネルの間のカップリング比Ｂは、以下の式により算出される。
【００８３】
Ｂ ＝ Ｃｏｘ／（Ｃｏｘ＋Ｃｊ）
ここで、Ｃｏｘは、コントロールゲートとチャネルの間のゲート容量の総和、Ｃｊは、メモリセルのソースとドレインの接合容量の総和である。
【００８４】
メモリセルのチャネル容量は、これらゲート容量の総和Ｃｏｘと接合容量の総和Ｃｊの合計となる。
【００８５】
なお、セレクトゲートトランジスタのゲートとソースのオーバーラップ容量、ビット線とソース・ドレインの間の容量などは、チャネル容量に比べると、非常に小さいため、ここでは無視している。
【００８６】
読み出し動作時、ビット線をプリチャージ電位に充電した後、図４及び図５に示すように、選択メモリセルのコントロールゲート（選択ワード線）には、０［Ｖ］を印加し、選択メモリセルの両側のセレクトゲートトランジスタのゲートには、電源電位ＶＣＣを印加し、非選択メモリセルの両側のセレクトゲートトランジスタのゲートには、０［Ｖ］を印加する。この時、選択メモリセルの両側のセレクトゲートトランジスタは、オン状態、非選択メモリセルの両側のセレクトゲートトランジスタは、オフ状態となる。
【００８７】
選択メモリセルのうち、データ“１”が書き込まれているメモリセル、即ち、消去状態のメモリセルについては、閾値電圧が負のディプレッション・モードとなっているため、オン状態となり、ビット線の電位が下がる。逆に、データ“０”が書き込まれているメモリセルについては、閾値電圧が正のエンハンスメント・モードとなっているため、オフ状態となり、ビット線の電位は、プリチャージ電位に維持される。
【００８８】
このように、データ“０”、“１”の判断は、ビット線からソース線にセル電流が流れるか否かによって行う。ビット線の電位の変化は、センスアンプにより増幅（検知）される。
【００８９】
（３） ３Ｔｒ．ＮＡＮＤの効果
３Ｔｒ．ＮＡＮＤによれば、メモリセルＭＣは、セレクトゲートトランジスタに挟まれているため、以下の効果を有する。
【００９０】
第一に、読み出し電位を０［Ｖ］とする場合、図６に示すように、消去後又は書き込み後の閾値電圧分布は、負（データ“１”）又は正（データ“０”）になっていればよい。即ち、“１”と“０”を区別するベリファイ機能を設ければ、過消去や過書き込みを検知するベリファイ機能を設けなくてもよい。よって、従来のフラッシュメモリで行われているような複雑なベリファイは必要なくなる。また、本発明では、過消去により負の閾値電圧の絶対値が大きくなったり、過書き込みにより正の閾値電圧の絶対値が大きくなる場合でも、正常な読み出し動作が可能である。よって、ゲート酸化膜（トンネル酸化膜）に加わる電界を高く設定し、消去時間及び書き込み時間を短くすることができる。
【００９１】
第二に、ＮＡＮＤ型フラッシュメモリのように、消去及び書き込みは、共に、ＦＮトンネル現象を利用したフローティングゲートとチャネルの間での電荷のやりとりにより行われる。よって、データ書き換え時の消費電流を非常に小さく抑えることができ、１回の書き換え動作で同時に書き換えるメモリセルの数を増大させることができる。
【００９２】
第三に、本発明のバイト型ＥＥＰＲＯＭは、ＮＡＮＤ型フラッシュメモリとは異なり、セレクトゲートトランジスタの間のメモリセルは、１つのみである。つまり、セレクトゲートトランジスタの間に選択メモリセルと非選択メモリセルが混在することはないため、読み出し時に、非選択メモリセルを常にオン状態にしてパストランジスタとして機能させる必要もない。よって、過書き込みを防止するための処置は不要である。
【００９３】
また、読み出し時に、非選択メモリセルを常にオン状態にしておく必要がないため、選択メモリセルのコントロールゲートを０［Ｖ］として読み出しを行う場合に、非選択メモリセルのコントロールゲートも０［Ｖ］とし、リードリテンション（Ｒｅａｄ Ｒｅｔｅｎｔｉｏｎ）を考慮しなくてもよくなる。
【００９４】
即ち、従来のＮＡＮＤ型フラッシュメモリでは、セレクトゲートトランジスタの間に複数のメモリセルが直列接続されているため、読み出し時、選択メモリセルのコントロールゲートを０［Ｖ］とし、非選択メモリセルのコントロールゲートをＶｒｅａｄ（＝４．５Ｖ）としていた。これが、リードリテンションを縮める原因になっていた。
【００９５】
３Ｔｒ．ＮＡＮＤでは、セレクトゲートトランジスタの間には１つのメモリセルのみが接続されるため、読み出し時、全てのメモリセルのコントロールゲートを０［Ｖ］とし、メモリセルの両端のセレクトゲートトランジスタのオン／オフのみにより、メモリセルの選択／非選択を決定することができる。
【００９６】
また、ビット線とメモリセルの間にセレクトゲートトランジスタを接続しているため、読み出し時に、非選択メモリセルを常にオフ状態にしておく必要もない。よって、過消去を防止するための処置も不要である。
【００９７】
また、“０”書き込み時において、非選択ワード線（コントロールゲート）に中間電位（書き込み電位の約１／２の電位）を与える必要がない。メモリセルとビット線の間にセレクトゲートトランジスタが存在すると共に、セレクトゲートトランジスタの間のメモリセルも１個のみだからである。
【００９８】
また、非選択ワード線に中間電位を与えなくても、誤書き込みを防止できるため、書き込みの信頼性が高くなる。また、ページ単位（又はビット単位）の書き換えが可能となる。読み出し時においても、パストランジスタがないため、セル電流を大きくできる。よって、高速な読み出しが可能となり、読み出し時のデータ保持特性が向上する。
【００９９】
表３は、上述の消去、書き込み、読み出しのそれぞれの動作におけるセレクトゲート線ＳＳＬ，ＧＳＬ、コントロールゲート線（ワード線）ＣＧＬ、ビット線ＢＬｉ、セルソース線ＳＬ、セルＰウェルの電位を示している。
【０１００】
【表３】
Figure 2004326864
【０１０１】
消去動作においては、選択ブロックのコントロールゲート線ＣＧＬは、０［Ｖ］に設定され、非選択ブロックのコントロールゲート線ＣＧＬ及び全てのセレクトゲート線ＳＳＬ，ＧＳＬは、フローティング状態に設定される。
【０１０２】
この状態において、セルＰウェルに消去電位Ｖｅｒａ、例えば、２１［Ｖ］が印加されると、フローティング状態の全てのセレクトゲート線ＳＳＬ，ＧＳＬの電位と非選択ブロックのコントロールゲート線ＣＧＬの電位は、セルＰウェルとの容量カップリングによって、Ｖｅｒａ×β（但し、βは、カップリング比）になる。
【０１０３】
ここで、βを０．８とすると、フローティング状態の全てのセレクトゲート線ＳＳＬ，ＧＳＬの電位と非選択ブロックのコントロールゲート線ＣＧＬの電位は、１６．８［Ｖ］に上昇することになる。
【０１０４】
消去動作時、ビット線ＢＬｉ及びセルソース線ＳＬに接続されるＮ＋ 拡散層とセルＰウェルとからなるｐｎ接合は、順方向にバイアスされる。このため、ビット線ＢＬｉ及びセルソース線ＳＬは、Ｖｅｒａ−Ｖｂに充電される。なお、Ｖｂは、ｐｎ接合のビルトイン・ポテンシャルである。
【０１０５】
書き込み動作においては、“１”データを書き込む選択メモリセルに接続されるビット線ＢＬｉ、即ち、消去状態を維持する選択メモリセルに接続されるビット線ＢＬｉは、電源電位（例えば、３．３［Ｖ］）ＶＣＣに設定され、“０”データを書き込む選択メモリセルに接続されるビット線ＢＬｉは、０［Ｖ］に設定される。
【０１０６】
選択ブロックのビット線側のセレクトゲート線ＳＳＬは、電源電位ＶＣＣに設定され、セルソース線側のセレクトゲート線ＧＳＬは、０［Ｖ］に設定され、コントロールゲート線ＣＧＬは、書き込み電位（例えば、１８［Ｖ］）Ｖｐｒｏｇに設定される。
【０１０７】
非選択ブロックのセレクトゲート線ＳＳＬ，ＧＳＬ、コントロールゲート線ＣＧＬ及びセルＰウェルは、０［Ｖ］に設定される。
【０１０８】
セルソース線は、０［Ｖ］に設定される。但し、選択ブロック内の“１”データを書き込むメモリセルのチャネル電位が、コントロールゲート線ＣＧＬとの容量カップリングにより昇圧され、パンチスルーによりセルソース線のリーク電流が問題となる場合には、セルソース線の電位は、電源電位ＶＣＣに設定するのがよい。
【０１０９】
読み出し動作においては、選択ブロックのセレクトゲート線ＳＳＬ，ＧＳＬは、電源電位ＶＣＣに設定され、コントロールゲート線ＣＧＬは、０［Ｖ］に設定される。データ読み出し前にビット線をプリチャージする方式の場合、ビット線ＢＬｉは、プリチャージ電位（例えば、１．２［Ｖ］）ＶＢＬに設定される。
【０１１０】
選択メモリセルのうち“１”データが記憶されているものは、オン状態となり、セル電流が流れるため、ビット線ＢＬｉは、０［Ｖ］に放電される。一方、選択メモリセルのうち“０”データが記憶されているものは、オフ状態となり、セル電流が流れないため、ビット線ＢＬｉは、プリチャージ電位ＶＢＬを保持することになる。
【０１１１】
読み出し動作において、選択ブロックのコントロールゲート線ＣＧＬに電源電位（例えば、３．３Ｖ）ＶＣＣを与えて読み出し動作を行いたい場合には、メモリセルの閾値分布を図７に示すように設定すればよい。
【０１１２】
表４は、図７の閾値分布を有する場合の消去、書き込み、読み出しのそれぞれの動作におけるセレクトゲート線ＳＳＬ，ＧＳＬ、コントロールゲート線（ワード線）ＣＧＬ、ビット線ＢＬｉ、セルソース線ＳＬ、セルＰウェルの電位を示している。
【０１１３】
【表４】
Figure 2004326864
【０１１４】
３Ｔｒ．ＮＡＮＤでは、上述したように、メモリセルの両端にセレクトゲートトランジスタが設けられているため、消去後（“１”データ）のメモリセルの閾値分布の裾野が正から負に跨っていてもよい。
【０１１５】
（４） バイト書き換え動作１
図８は、３Ｔｒ．ＮＡＮＤにおけるバイト単位の書き換え動作の概略的なフローチャートを示している。
【０１１６】
バイト単位のデータ書き換えモードになると、まず、選択されたコントロールゲート線（ワード線）に接続されるメモリセルの１ページ分のデータがセンスアンプ回路に読み出される（ページ逆読み出し）。そして、センスアンプ回路には、この１ページ分のデータがラッチされる（ステップＳＴ１）。
【０１１７】
次に、アドレスで指定されたカラムに対応するバイトデータがロードされる。このロードされたバイトデータは、センスアンプ回路にラッチされている１ページ分のデータのうちデータ書き換えを行うバイトデータに対して上書きされる（ステップＳＴ２）。
【０１１８】
次に、選択されたコントロールゲート線に接続されるメモリセルの１ページ分のデータが同時に消去（ページ消去）される（ステップＳＴ３）。消去後には、選択されたコントロールゲート線に接続される各メモリセルに対して、消去が完全に行われたか、消去が行われ過ぎていないかを検証する消去ベリファイが行われる（ステップＳＴ４，５）。
【０１１９】
そして、１ページ分の全てのメモリセルの閾値が所定範囲内となるまでページ消去及び消去ベリファイが繰り返し行われ、１ページ分の全てのメモリセルの閾値が所定範囲内（消去完了）となったときは、次の動作に移る（ステップＳＴ３〜５）。
【０１２０】
なお、ラッチ機能を持つセンスアンプ回路が１本のビット線に対して１つのみ存在する場合（１ページ分しかない場合）、消去ベリファイの結果によっては、センスアンプ回路のデータが破壊される可能性がある。よって、このような場合には、消去ベリファイを行わずに、消去を１回で終了させる。
【０１２１】
この後、選択されたコントロールゲート線に接続されるメモリセルに対して、センスアンプ回路にラッチされている１ページ分のデータが同時に書き込まれる（ステップＳＴ６）。書き込み後には、選択されたコントロールゲート線に接続される各メモリセルに対して、書き込みが完全に行われたか、書き込みが行われ過ぎていないかを検証する書き込みベリファイが行われる（ステップＳＴ７，８）。
【０１２２】
そして、１ページ分の全てのメモリセルの閾値が所定範囲内となるまでページ書き込み及び書き込みベリファイが繰り返し行われ、１ページ分の全てのメモリセルの閾値が所定範囲内（書き込み完了）となったときは、バイト単位のデータ書き換え動作を終了させる。
【０１２３】
なお、高い書き込み電位を用い、１回の書き込みパルスで１回の書き込みを行う場合には、書き込みベリファイを省略することもできる。
【０１２４】
図９は、図８のバイト書き換え動作を実行可能な３Ｔｒ．ＮＡＮＤの回路ブロックの一例を示している。図１０は、図９のメモリセルアレイ１１の一部を示している。
【０１２５】
３Ｔｒ．ＮＡＮＤでは、セルユニットを１つのメモリセルとこれを挟み込む２つのセレクトゲートトランジスタの３素子から構成しているため、１つのブロックＢＬＫｉ（ｉ＝０，１，…ｎ）内には、１本のコントロールゲート線ＣＧＬに繋がるメモリセル、即ち、１ページ分のメモリセルが配置される。
【０１２６】
コントロールゲート・セレクトゲートドライバ１２ｃは、１つのブロックＢＬＫｉ（ｉ＝０，１，…ｎ）、即ち、１本のコントロールゲート線ＣＧＬ（１ページ）に対応して設けられる。各ドライバ１２ｃは、昇圧回路を含んでいる。プリデコーダ１２ａ及びロウデコーダ１２ｂも、１つのブロックＢＬＫｉ、即ち、１本のコントロールゲート線ＣＧＬ（１ページ）に対応して設けられる。
【０１２７】
ロウアドレス信号は、アドレスレジスタ１９を経由してプリデコーダ１２ａに入力される。そして、プリデコーダ１２ａ及びロウデコーダ１２ｂにより１つのロウ（又は１つのブロック）が選択される。選択ブロックがＢＬＫｉのとき、例えば、ドライバ１２ｃは、選択ブロックＢＬＫｉ内のコントロールゲート線ＣＧＬ及びセレクトゲート線ＳＳＬ，ＧＳＬに、動作モードに応じた所定の電位を与える。
【０１２８】
ラッチ機能を持つセンスアンプ回路１３は、読み出しデータや書き込みデータをラッチする。読み出しデータ（出力データ）は、カラム選択回路１５及び入出力バッファ１８を経由してメモリチップの外部に出力される。書き込みデータ（入力データ）は、入出力バッファ１８及びカラム選択回路１５を経由してラッチ機能を持つセンスアンプ回路１３にラッチされる。
【０１２９】
コマンド信号は、データ入出力バッファ１８及びコマンドレジスタ２５を経由してコマンドデコーダ２６に入力される。制御回路１７には、コマンドデコーダ２６の出力信号、コマンドラッチイネーブル信号ＣＬＥ、チップイネーブル信号／ＣＥ、ライトイネーブル信号／ＷＥなどの信号が入力される。
【０１３０】
信号生成回路（昇圧回路）２７は、制御回路１７の制御の下、コントロールゲート線ＣＧＬ及びセレクトゲート線ＳＳＬ，ＧＳＬに与える電位を生成し、この電位をコントロールゲート・セレクトゲートドライバ１２ｃに供給する。
【０１３１】
図１１は、図８のバイト書き換え動作を実行可能な３Ｔｒ．ＮＡＮＤの回路ブロックの他の例を示している。図１２は、図１１のメモリセルアレイ１１の一部を示している。
【０１３２】
メモリセルアレイは、３Ｔｒ．セル部１１−０とＮＡＮＤセル部１１−１とから構成される。
【０１３３】
３Ｔｒ．セル部１１−０は、１つのメモリセルとこれを挟み込む２つのセレクトゲートトランジスタの３素子からなるセルユニットを有し、ｎ個のブロックＢＬＫ０，ＢＬＫ１，…ＢＬＫｎに分けられている。ＮＡＮＤセル部１１−１は、直列接続された複数個（４、８、１６個など）のメモリセルとこれを挟み込む２つのセレクトゲートトランジスタからなるＮＡＮＤセルユニットを有し、ｍ個のブロックＢＬＫ０，ＢＬＫ１，…ＢＬＫｍに分けられている。
【０１３４】
３Ｔｒ．セル部１１−０の各ブロックＢＬＫｉ（ｉ＝０，１，…ｎ）内には、１本のコントロールゲート線ＣＧＬに繋がるメモリセル、即ち、１ページ分のメモリセルが配置される。これに対し、ＮＡＮＤセル部１１−１の各ブロックＢＬＫｉ（ｉ＝０，１，…ｍ）内には、複数本のコントロールゲート線ＣＧＬに繋がるメモリセル、即ち、複数ページ分のメモリセルが配置される。
【０１３５】
３Ｔｒ．セル部１１−０では、コントロールゲート・セレクトゲートドライバ１２ｃは、１つのブロックＢＬＫｉ、即ち、１本のコントロールゲート線ＣＧＬ（１ページ）に対応して設けられる。各ドライバ１２ｃは、昇圧回路を含んでいる。プリデコーダ１２ａ及びロウデコーダ１２ｂも、１つのブロックＢＬＫｉ、即ち、１本のコントロールゲート線ＣＧＬ（１ページ）に対応して設けられる。
【０１３６】
ＮＡＮＤセル部１１−１では、コントロールゲート・セレクトゲートドライバ１２ｃは、複数のコントロールゲート線ＣＧＬ０，…ＣＧＬ７（複数ページ）を含む１つのブロックＢＬＫｉに対応して設けられる。各ドライバ１２ｃは、昇圧回路を含んでいる。プリデコーダ１２ａ及びロウデコーダ１２ｂも、複数のコントロールゲート線ＣＧＬ０，…ＣＧＬ７（複数ページ）を含む１つのブロックＢＬＫｉに対応して設けられる。
【０１３７】
ロウアドレス信号は、アドレスレジスタ１９を経由してプリデコーダ１２ａに入力される。そして、プリデコーダ１２ａ及びロウデコーダ１２ｂにより、３Ｔｒ．セル部１１−０又はＮＡＮＤセル部１１−１の１つのロウ（又は１つのブロック）が選択される。
【０１３８】
ラッチ機能を持つセンスアンプ回路１３は、読み出しデータや書き込みデータをラッチする。読み出しデータ（出力データ）は、カラム選択回路１５及び入出力バッファ１８を経由してメモリチップの外部に出力される。書き込みデータ（入力データ）は、入出力バッファ１８及びカラム選択回路１５を経由してラッチ機能を持つセンスアンプ回路１３にラッチされる。
【０１３９】
コマンド信号は、データ入出力バッファ１８及びコマンドレジスタ２５を経由してコマンドデコーダ２６に入力される。制御回路１７には、コマンドデコーダ２６の出力信号、コマンドラッチイネーブル信号ＣＬＥ、チップイネーブル信号／ＣＥ、ライトイネーブル信号／ＷＥなどの信号が入力される。
【０１４０】
信号生成回路（昇圧回路）２７は、制御回路１７の制御の下、コントロールゲート線ＣＧＬ及びセレクトゲート線ＳＳＬ，ＧＳＬに与える電位を生成し、この電位をコントロールゲート・セレクトゲートドライバ１２ｃに供給する。
【０１４１】
図１３は、図９乃至図１２の３Ｔｒ．ＮＡＮＤにより実行されるバイト単位のデータ書き換え動作を示している。
【０１４２】
本例のバイト書き換え動作は、以下の４つの主要な工程から構成される。
▲１▼ 選択ブロック内の１ページ分のメモリセルに対してデータの逆読み出しを行い、これをラッチ機能を持つセンスアンプ回路に保持する。
▲２▼ ラッチ機能を持つセンスアンプ回路に保持されたデータに対してバイトデータの上書きを行う。
▲３▼ 選択ブロック内の１ページ分のメモリセルのデータを消去する。
▲４▼ ラッチ機能を持つセンスアンプ回路に保持されたデータを選択ブロック内の１ページ分のメモリセルに書き込む。
【０１４３】
以上の工程により、フラッシュメモリと同一のプロセスで製造でき、かつ、同一の書き換え方法が適用されるにもかかわらず、バイト単位でデータの書き換えが行える不揮発性半導体メモリを提供できる（フラッシュメモリは、通常、上記▲１▼の工程なしに、ブロック単位でメモリセルのデータを一括消去してしまうため、バイト単位でのデータ書き換えはできない。但し、消去後、バイト単位で書き込むことは可能である。）。
【０１４４】
ここで、図１３に示すバイト単位のデータ書き換え方法が適用される３Ｔｒ．ＮＡＮＤのメモリセルのデータ書き換え回数について検討する。
【０１４５】
図１３の書き換え方法により１バイト分のデータ書き換えを行う場合、選択ブロック内の１ページ分のデータに対して１回の逆読み出し動作、消去動作及び書き込み動作が行われる。つまり、選択ブロック内では、データ書き換えを行わないメモリセルについても１回の逆読み出し動作、消去動作及び書き込み動作が行われる。
【０１４６】
従って、例えば、１ページ内の全てのデータを書き換える場合、図１３の書き換え方法により１ページ分のデータを１バイトごとに書き換えるときのページ読み出し、消去、書き込み回数は、１ページ分のデータを一度に書き換える場合のページ読み出し、消去、書き込み回数よりも、１ページ内に含まれるバイト数倍だけ実質的に多くなる。
【０１４７】
例えば、１ページが６４バイトからなる場合、１ページ分のデータを一度に書き換えるときは１回のページ読み出し、消去、書き込み動作で足りるが、１ページ分のデータを１バイトごとに書き換えるときは６４回のページ読み出し、消去、書き込み動作が必要になる。
【０１４８】
このように、図１３に示すバイト単位のデータ書き換え方法では、１バイト分のデータ書き換えを行う場合に、選択ブロック内の１ページ分のデータに対して１回の逆読み出し動作、消去動作及び書き込み動作が行われる。よって、本例の手法により１ページ分のデータを書き換える場合のページ読み出し、消去、書き込み回数は、１ページ分のデータを一度に書き換える場合のページ読み出し、消去、書き込み回数よりも、最大で、１ページ内に含まれるバイト数倍だけ多くなる。
【０１４９】
（５） バイト書き換え動作２
バイト書き換え動作１では、チップの外側から見れば、バイト単位の書き換えとなっているが、チップの内側から見ると、書き換えを行わないデータについても、一旦、ページ消去によってセルデータが消去されることになる。このため、この際に、セルデータを一時的に保管しておくセンスアンプにおいて、動作不良や誤動作が発生すると、書き換えを行わないデータが誤ったデータに変わってしまう恐れがある。
【０１５０】
バイト書き換え動作２では、３Ｔｒ．ＮＡＮＤにおいて、書き換えの対象とならないデータについては、消去及び再書き込みを行うことなく、バイト単位のデータ書き換えを実行する手法の例を提案する。
【０１５１】
図１４は、書き換えの対象となるデータについてのみ、消去／書き込みを行う完全なバイト書き換え動作が可能な３Ｔｒ．ＮＡＮＤの回路ブロックの例を示している。
【０１５２】
本例では、メモリセルアレイ１１を、ロウ方向及びカラム方向に行列状に配置される複数のブロックＢＬＫｉ−ｊ（ｉ＝０，１，…ｎ；ｊ＝０，１，２，３）から構成している。
【０１５３】
図９乃至図１２の例では、ブロックＢＬＫｉは、カラム方向にのみ配置され、１本のコントロールゲート線ＣＧＬに接続される１ページ分のメモリセルは、必ず、同一のブロックＢＬＫｉ内に存在していた。本発明では、１ページ分のメモリセルを、１バイト（８ビット）の正数倍単位で複数に分け、ロウ方向にも複数のブロックを配置するようにしている。
【０１５４】
具体的には、１ページがｋ（ｋは、正数）バイトのメモリセルから構成される場合、１つのブロックをｒ（ｒは、正数、ｒ≦ｋ）バイトのメモリセルから構成すると、ロウ方向のブロックの数は、ｋ／ｒ個となる。本例では、ロウ方向のブロック数を４個としている。この場合、例えば、１つのブロックは、１６バイトのメモリセルから構成され、１ページは、６４バイトのメモリセルから構成される。
【０１５５】
メインコントロールゲート・セレクトゲートドライバ１２ｃは、ロウ方向の４つのブロックＢＬＫｉ−ｊ、即ち、１本のコントロールゲート線ＣＧＬ（１ページ）に対応して設けられる。各ドライバ１２ｃは、昇圧回路を含んでいる。プリデコーダ１２ａ及びロウデコーダ１２ｂも、４つのブロックＢＬＫｉ−ｊ、即ち、１本のコントロールゲート線ＣＧＬ（１ページ）に対応して設けられる。
【０１５６】
サブ・コントロールゲートドライバ２８は、各ブロックＢＬＫｉ−ｊに対応して設けられる。
【０１５７】
ロウアドレス信号は、アドレスレジスタ１９を経由してプリデコーダ１２ａ及びサブデコーダ２９に入力される。そして、プリデコーダ１２ａ及びロウデコーダ１２ｂにより、１つのロウ内の４つのブロックＢＬＫｉ−ｊが選択される。また、サブデコーダ２９により、選択された４つのブロックＢＬＫｉ−ｊのうちの１つを選択する。
【０１５８】
なお、サブデコーダ２９は、選択された１つのロウ内の複数のブロック又は選択された１つのロウ内の全てのブロック（本例では、４つのブロック）を選択するような機能を有していてもよい。
【０１５９】
そして、本例では、ブロック単位で、データの読み出し、消去及び書き込みができるようになっている。つまり、バイト単位のデータ書き換え動作において、１ページ分のデータをラッチ機能を持つセンスアンプ回路に読み出す必要がない。よって、本例では、バイト単位のデータ書き換え動作において、図９乃至図１２の例よりも、ページ読み出し、消去、書き込み回数を減らすことができ、実質的なページ書き換え特性を向上させることができる。
【０１６０】
例えば、１ページがｋ（ｋは、正数）バイトのメモリセルから構成されるＥＥＰＲＯＭのページ書き換え特性（書き換え回数）が１×１０６回である場合について考える。
【０１６１】
図９乃至図１２の例では、１ページ分のデータを書き換えるのにｋ回のページ読み出し、消去、書き込み動作が必要であるため、実質的には、ページ書き換え特性が（１／ｋ）×１０６回に減少する。
【０１６２】
本例では、１ページをｋ／ｒ（ｒは、正数、ｒ≦ｋ）のブロックに分け、各ブロックをｒバイトのメモリセルから構成し、ブロック単位で、データの読み出し、消去及び書き込みができるようにしているため、１ページ分のデータを書き換えるためのページ読み出し、消去、書き込み動作は、実質的には、（１／ｒ）×１０６回で済む。
【０１６３】
具体的な数値で示せば、例えば、１ページが６４バイトから構成される場合、図９乃至図１２の例のページ書き換え特性は、１．７×１０４回となる。一方、１ページが８個のブロックから構成され、１ブロックが８バイトから構成される場合、本例のページ書き換え特性は、１．３×１０５回となり、図９乃至図１２の例よりも１桁だけ実質的な書き換え特性が向上する。
【０１６４】
なお、本例の場合、１ブロックを１バイトから構成することにより、実質的な書き換え特性を、最大で、１×１０６回にすることができる。
【０１６５】
選択ブロックがＢＬＫｉ−ｊのとき、メインコントロールゲート・セレクトゲートドライバｉは、選択ブロックＢＬＫｉ−ｊ内のコントロールゲート線ＣＧＬ及びセレクトゲート線ＳＳＬ，ＧＳＬに動作モードに応じた所定の電位を与える。
【０１６６】
ラッチ機能を持つセンスアンプ回路１３は、読出しデータや書込みデータをラッチする。読出しデータ（出力データ）は、カラム選択回路１５及び入出力バッファ１８を経由してメモリチップの外部に出力される。書込みデータ（入力データ）は、入出力バッファ１８及びカラム選択回路１５を経由してラッチ機能を持つセンスアンプ回路１３にラッチされる。
【０１６７】
コマンド信号は、データ入出力バッファ１８及びコマンドレジスタ２５を経由してコマンドデコーダ２６に入力される。制御回路１７には、コマンドデコーダ２６の出力信号、コマンドラッチイネーブル信号ＣＬＥ、チップイネーブル信号／ＣＥ、ライトイネーブル信号／ＷＥなどの信号が入力される。
【０１６８】
信号生成回路（昇圧回路）２７は、制御回路１７の制御の下、コントロールゲート線ＣＧＬ及びセレクトゲート線ＳＳＬ，ＧＳＬに与える電位を生成し、この電位をコントロールゲート・セレクトゲートドライバ１２ｃに供給する。
【０１６９】
図１５は、プリデコーダＰＤｉの構成の一例を示している。
【０１７０】
本例では、ロウ数、即ち、コントロールゲート線ＣＧＬの数（ブロック数）を１０２４（２１０）本と仮定する。この場合、１０ビットのロウアドレス信号ａ１，ａ２，…ａ１０により、１本のコントロールゲート線ＣＧＬを選択することができる。
【０１７１】
ロウアドレス信号ａ１，ａ２，ａ３は、ＮＡＮＤ回路３０−１に入力され、ロウアドレス信号ａ４，ａ５，ａ６は、ＮＡＮＤ回路３０−２に入力され、ロウアドレス信号ａ７，ａ８，ａ９，ａ１０は、ＮＡＮＤ回路３０−３に入力される。ＮＡＮＤ回路３０−１の出力信号は、インバータ３１−１を経由して信号Ｄとなり、ＮＡＮＤ回路３０−２の出力信号は、インバータ３１−２を経由して信号Ｅとなり、ＮＡＮＤ回路３０−３の出力信号は、インバータ３１−３を経由して信号Ｆとなる。
【０１７２】
各プリデコーダＰＤｉには、それぞれ異なるロウアドレス信号ａ１，ａ２，…ａ１０が入力される。そして、選択された１つのロウに属するプリデコーダＰＤｉの出力信号Ｄ，Ｅ，Ｆのみが全て“１”となる。
【０１７３】
図１６は、ロウデコーダＲＤｉ及びメインコントロールゲート・セレクトゲートドライバｉの構成の一例を示している。
【０１７４】
ロウデコーダＲＤｉは、ＮＡＮＤ回路３２及びインバータ３３から構成される。プリデコーダＰＤｉの出力信号Ｄ，Ｅ，Ｆは、ＮＡＮＤ回路に入力される。
【０１７５】
メインコントロールゲート・セレクトゲートドライバｉは、昇圧回路３４及びドライブ回路としてのＮチャネルＭＯＳトランジスタ３５−１，３５−２，３５−３から構成される。
【０１７６】
選択ロウに属するメインコントロールゲート・セレクトゲートドライバｉでは、ＮチャネルＭＯＳトランジスタ３５−１，３５−２，３５−３のゲートに電源電位ＶＣＣ又は昇圧電位が印加される。
【０１７７】
例えば、データ書き込み時、選択ロウに属するドライバｉでは、昇圧回路３４の出力電位ＶＢが昇圧電位Ｖｐｒｏｇとなり、ＮチャネルＭＯＳトランジスタ３５−１，３５−２，３５−３がオン状態になる。一方、信号生成回路２７において、ＳＳ（＝ＶＣＣ）、ＣＧ（＝Ｖｐｒｏｇ）、ＧＳ（＝０Ｖ）が生成される。これらの電位ＳＳ，ＣＧ，ＧＳは、ＮチャネルＭＯＳトランジスタ３５−１，３５−２，３５−３を経由して、選択ロウ内のメインコントロールゲート線ＣＧＬｉ及びセレクトゲート線ＳＳＬｉ，ＧＳＬｉに伝達される。
【０１７８】
また、データ消去時、選択ロウに属するドライバｉでは、昇圧回路３４の出力電位ＶＢが電源電位ＶＣＣとなり、ＮチャネルＭＯＳトランジスタ３５−１，３５−２，３５−３がオン状態になる。一方、信号生成回路２７において、ＳＳ（＝ＶＣＣ）、ＣＧ（＝０Ｖ）、ＧＳ（＝ＶＣＣ）が生成される。これらの電位ＳＳ，ＣＧ，ＧＳは、ＮチャネルＭＯＳトランジスタ３５−１，３５−２，３５−３を経由して、選択ロウ内のメインコントロールゲート線ＣＧＬｉ及びセレクトゲート線ＳＳＬｉ，ＧＳＬｉに伝達される。
【０１７９】
なお、セレクトゲート線ＳＳＬｉ，ＧＳＬｉについては、この後、フローティングとなるため、Ｐウェルに消去電位Ｖｅｒａが与えられたとき、セレクトゲート線ＳＳＬｉ，ＧＳＬｉの電位は、Ｐウェルとセレクトゲート線ＳＳＬｉ，ＧＳＬｉの容量カップリングにより、Ｖｅｒａ＋αに上昇する。
【０１８０】
また、データ読み出し時、選択ロウに属するドライバｉでは、昇圧回路３４の出力電位ＶＢが電源電位ＶＣＣ又はＶＣＣ＋α（αは、Ｎチャネルトランジスタの閾値電圧以上の値）となり、ＮチャネルＭＯＳトランジスタ３５−１，３５−２，３５−３がオン状態になる。一方、信号生成回路２７において、ＳＳ（＝ＶＣＣ）、ＣＧ（＝０Ｖ又はＶＣＣ）、ＧＳ（＝ＶＣＣ）が生成される。これらの電位ＳＳ，ＣＧ，ＧＳは、ＮチャネルＭＯＳトランジスタ３５−１，３５−２，３５−３を経由して、選択ロウ内のメインコントロールゲート線ＣＧＬｉ及びセレクトゲート線ＳＳＬｉ，ＧＳＬｉに伝達される。
【０１８１】
非選択ロウに属するメインコントロールゲート・セレクトゲートドライバｉでは、ＮチャネルＭＯＳトランジスタ３５−１，３５−２，３５−３のゲートに接地電位が印加されるため、ＮチャネルＭＯＳトランジスタ３５−１，３５−２，３５−３は、オフ状態となる。よって、非選択ロウ内のメインコントロールゲート線ＣＧＬｉ及びセレクトゲート線ＳＳＬｉ，ＧＳＬｉは、全てフローティング状態になっている。
【０１８２】
なお、非選択ロウ内のセレクトゲート線ＳＳＬｉ，ＧＳＬｉについては、データ読み出し時にＶＳＳ（０Ｖ）を印加するようにしてもよい。この場合、例えば、全てのセレクトゲート線ＳＳＬｉ，ＧＳＬｉにそれぞれ接地用ＭＯＳトランジスタを接続し、ロウ（又はブロック）選択の有無により、この接地用ＭＯＳトランジスタのオン／オフを制御する。
【０１８３】
図１７は、１ロウ内に配置される複数のブロックとサブコントロールゲートドライバの構成の一例を示している。
【０１８４】
本例では、１ロウ内に４つのブロックＢＬＫｉ−０，ＢＬＫｉ−１，ＢＬＫｉ−２，ＢＬＫｉ−３が配置される場合について説明する。
【０１８５】
各ブロックＢＬＫｉ−ｊ（ｊ＝０，１，２，３）内には、それぞれサブコントロールゲート線ＣＧＬｉ−０，ＣＧＬｉ−１，ＣＧＬｉ−２，ＣＧＬｉ−３が配置される。サブコントロールゲート線ＣＧＬｉ−ｊ（ｊ＝０，１，２，３）は、それぞれブロックＢＬＫｉ−ｊ内に配置される１バイトの正数倍（例えば、１６バイト）のメモリセルに接続される。
【０１８６】
サブコントロールゲート線ＣＧＬｉ−ｊは、それぞれサブコントロールゲートドライバ２８を構成するドライブ回路としてのＮチャネルＭＯＳトランジスタ３６−ｊを経由して、メインコントロールゲート線ＣＧＬｉに接続される。
【０１８７】
ＮチャネルＭＯＳトランジスタ３６−ｊのオン／オフは、サブデコーダ２９により制御される。サブデコーダ２９は、１つのＮチャネルＭＯＳトランジスタ３６−ｊ（１つのブロック）を選択する機能を有している。
【０１８８】
なお、サブデコーダ２９に、複数又は全てのＮチャネルＭＯＳトランジスタ３６−ｊ（複数又は全てのブロック）を選択する機能を持たせてもよい。
【０１８９】
データ書き込み時、選択ロウ内の選択ブロックＢＬＫｉ−ｊでは、ＮチャネルＭＯＳトランジスタ３６−ｊのゲートにＶｐｒｏｇが印加されるため、このＮチャネルＭＯＳトランジスタ３６−ｊは、オン状態となる。よって、書き込み用の高電位Ｖｐｒｏｇが、メインコントロールゲート線ＣＧＬｉから選択ブロックＢＬＫｉ−ｊ内のサブコントロールゲート線ＣＧＬｉ−ｊに伝達される。
【０１９０】
また、データ消去時、選択ロウ内の選択ブロックＢＬＫｉ−ｊでは、ＮチャネルＭＯＳトランジスタ３６−ｊのゲートにＶＣＣが印加されるため、このＮチャネルＭＯＳトランジスタ３６−ｊは、オン状態となる。よって、接地電位がメインコントロールゲート線ＣＧＬｉから選択ブロックＢＬＫｉ−ｊ内のサブコントロールゲート線ＣＧＬｉ−ｊに伝達される。
【０１９１】
また、データ読み出し時、選択ロウ内の選択ブロックＢＬＫｉ−ｊでは、ＮチャネルＭＯＳトランジスタ３６−ｊのゲートにＶＣＣが印加されるため、このＮチャネルＭＯＳトランジスタ３６−ｊは、オン状態となる。よって、接地電位又は電源電位ＶＣＣがメインコントロールゲート線ＣＧＬｉから選択ブロックＢＬＫｉ−ｊ内のサブコントロールゲート線ＣＧＬｉ−ｊに伝達される。
【０１９２】
一方、選択ロウ内の非選択ブロックＢＬＫｉ−ｊでは、ＮチャネルＭＯＳトランジスタ３６−ｊのゲートに接地電位が印加されるため、このＮチャネルＭＯＳトランジスタ３６−ｊは、オフ状態となる。つまり、非選択ブロックＢＬＫｉ−ｊ内のサブコントロールゲート線ＣＧＬｉ−ｊは、フローティング状態となる。
【０１９３】
ここで、選択ロウにおいては、メインコントロールゲート線ＣＧＬｉの直下に複数のサブコントロールゲート線ＣＧＬｉ−ｊが配置される。よって、書き込み、消去、読み出し時に、メインコントロールゲート線ＣＧＬｉに所定電位が印加された場合、容量カップリングにより、非選択ブロックＢＬＫｉ−ｊ内のサブコントロールゲート線ＣＧＬｉ−ｊの電位が変化する可能性がある。
【０１９４】
しかし、非選択ブロックＢＬＫｉ−ｊ内のサブコントロールゲート線ＣＧＬｉ−ｊの電位が変化は、書き込み、消去、読み出し動作に何ら不都合を与えることはない。
【０１９５】
なお、選択ロウ内のセレクトゲート線ＳＳＬｉ，ＧＳＬｉは、選択ロウ内の全てのブロックＢＬＫｉ−ｊに共通になっている。
【０１９６】
よって、データ書き込み時には、選択ロウ内の全てのブロックＢＬＫｉ−ｊのセレクトゲート線ＳＳＬｉ，ＧＳＬｉには、ＮチャネルＭＯＳトランジスタ３５−１，３５−３を経由して接地電位又は電源電位ＶＣＣが印加される。データ消去時には、選択ロウ内の全てのブロックＢＬＫｉ−ｊのセレクトゲート線ＳＳＬｉ，ＧＳＬｉには、ＮチャネルＭＯＳトランジスタ３５−１，３５−３を経由してＶＣＣが印加される。データ読み出し時には、選択ロウ内の全てのブロックＢＬＫｉ−ｊのセレクトゲート線ＳＳＬｉ，ＧＳＬｉには、ＮチャネルＭＯＳトランジスタ３５−１，３５−３を経由して電源電位ＶＣＣが印加される。
【０１９７】
図１８は、図１４乃至図１７の３Ｔｒ．ＮＡＮＤに適用されるバイト単位のデータ書き換え動作の第１例を示している。
【０１９８】
本例のバイト単位のデータ書き換え動作は、以下の４つの主要な工程から構成される。
▲１▼ 選択ブロック内のメモリセルに対してデータの逆読み出しを行い、これをラッチ機能を持つセンスアンプ回路に保持する。
▲２▼ ラッチ機能を持つセンスアンプ回路に保持されたデータに対してバイトデータの上書きを行う。
▲３▼ 選択ブロック内のメモリセルのデータを消去する。
▲４▼ ラッチ機能を持つセンスアンプ回路に保持されたデータを選択ブロック内のメモリセルに書き込む。
【０１９９】
本例のバイト単位のデータ書き換え動作の特徴は、バイト単位のデータ書き換えを行うに当たって、選択ロウ内の１ページ分のデータを逆読み出しすることなく、選択ロウ内の選択ブロックＢＬＫｉ−ｊのデータ（１バイトの正数倍のデータ）のみに対して逆読み出しを行っている。つまり、選択ロウ内の非選択ブロックのメモリセルのデータに対しては逆読み出しを行わなくてよいため、データ書き換えを行わないメモリセルに対する不要な読み出し、消去、書き込み動作をなくすことができる。
【０２００】
よって、同じデータを書き換えるとすると、本例の書き換え動作は、図１３の書き換え動作に比べて、ページ読み出し、消去、書き込みの回数を減らすことができ、実質的なページ書き換え特性（書き換え回数）を向上させることができる。
【０２０１】
このように、本例によれば、フラッシュメモリと同一のプロセスで製造でき、かつ、同一の書き換え方法が適用されるにもかかわらず、書き換え特性を悪くすることなしにバイト単位でのデータの書き換えが可能である。
【０２０２】
図１９は、図１４乃至図１７の３Ｔｒ．ＮＡＮＤに適用されるバイト単位のデータ書き換え動作の第２例を示している。
【０２０３】
本例のバイト単位のデータ書き換え動作は、以下の４つの主要な工程から構成される。
▲１▼ 選択ロウ内の１ページ分のメモリセルに対してデータの逆読み出しを行い、これをラッチ機能を持つセンスアンプ回路に保持する。
▲２▼ ラッチ機能を持つセンスアンプ回路に保持されたデータに対してバイトデータの上書きを行う。
▲３▼ 選択ブロック内のメモリセルのデータを消去する。
▲４▼ ラッチ機能を持つセンスアンプ回路に保持されたデータを選択ブロック内のメモリセルに書き込む。
【０２０４】
本例のバイト単位のデータ書き換え動作は、図１３の書き換え動作と比較すると、１ページ分のメモリセルに対して逆読み出しを行っている点に特徴を有している。即ち、本例では、１ページ分のメモリセルのデータを逆読み出しするが、消去及び書き込みは、選択ロウ内の選択ブロックに対してのみ行う。このため、選択ロウ内の非選択ブロックのメモリセルのデータに対する不要な消去、書き込み動作をなくすことができる。
【０２０５】
この場合、逆読み出し動作においては、選択ロウ内の全てのブロックＢＬＫｉ−ｊが選択されるように、サブデコーダにより、選択ロウ内の全てのブロックＢＬＫｉ−ｊを多重選択する。
【０２０６】
本例の書き換え動作は、図１３の書き換え動作に比べて、ページ消去、書き込みの回数を減らすことができ、実質的なページ書き換え特性（書き換え回数）を向上させることができる。
【０２０７】
このように、本例によれば、フラッシュメモリと同一のプロセスで製造でき、かつ、同一の書き換え方法が適用されるにもかかわらず、書き換え特性を悪くすることなしにバイト単位でのデータの書き換えが可能である。
【０２０８】
図２０は、メモリセルアレイ領域におけるウェルのレイアウトの一例を示している。
【０２０９】
フラッシュメモリでは、通常、全てのセルユニット（メモリセル及びセレクトゲートトランジスタ）が１つのウェル（例えば、ツインウェル、即ち、ｐ型基板に形成されたｎ型ウェル中のｐ型ウェル）内に形成される。しかし、本例では、セルユニットの間にサブコントロールゲートドライバを配置している。サブコントロールゲートドライバは、高電位をサブコントロールゲートに伝達する役割を有しており、これをメモリセルと同一のウェルに形成すると、バックゲートバイアス効果により閾値が上昇したり、ウェルの電位により動作が不安定になったりする。
【０２１０】
そこで、本例では、カラム方向のブロックＢＬＫｉ−ｊに共通のウェルを設け、ロウ方向のブロックＢＬＫｉ−ｊは、それぞれ異なるウェル内に配置されるようにした。この場合、サブコントロールゲートドライバは、ウェルの外部、即ち、ｐ型基板に形成されることになり、上述の問題を回避することができる。
【０２１１】
なお、書き込み時及び消去時にウェルに与える電位を工夫することにより、全てのセルユニットとサブコントロールゲートドライバを１つのウェル内に配置することもできる。
【０２１２】
２． 本発明の例に関わる不揮発性半導体メモリ
以下、本発明の例に関わる不揮発性半導体メモリについて説明する。
【０２１３】
参考例では、以下のバイト書き換え動作が可能な３Ｔｒ．ＮＡＮＤについて説明した。
▲１▼ 書き換えの対象とならないメモリセルのデータについても消去／書き込みが実行されるバイト書き換え動作
▲２▼ 書き換えの対象となるメモリセルのデータのみについて消去／書き込みが実行される完全なバイト書き換え動作
上述の▲２▼の書き換え動作は、既に説明したように、３Ｔｒ．ＮＡＮＤのワード線側の回路構成を工夫することにより実現可能とした。
これに対し、本発明の例では、３Ｔｒ．ＮＡＮＤのビット線側又はソース線側の回路構成を工夫することにより、書き換えの対象となるメモリセルのデータのみについて消去／書き込みが実行される完全な形でのバイト書き換え動作を実現する。
【０２１４】
（１） 全体構成
図２１は、本発明の例に関わる３Ｔｒ．ＮＡＮＤの回路ブロックの主要部を示している。
【０２１５】
この３Ｔｒ．ＮＡＮＤは、上述のように、１つのメモリセルを２つのセレクトゲートトランジスタで挟み込んだ３素子から成るセルユニットをマトリックス状に配置したメモリセルアレイ１１、メモリセルアレイ１１上においてロウ方向に複数本配置されたコントロールゲート線１０ａ及びメモリセルアレイ１１上においてカラム方向に複数本配置されたビット線１０ｂを有している。
【０２１６】
ロウデコーダ１２は、ロウ、即ち、コントロールゲート線１０ａの選択を行う。選択されたコントロールゲート線１０ａに接続されるメモリセルのデータは、カラムごとに設けられたデータラッチ機能を持つセンスアンプから成るセンスアンプ回路１３に入力される。カラムデコーダ１４は、カラム、即ち、ビット線ＢＬｉの選択を行う。
【０２１７】
選択されたカラムのセンスアンプのデータは、データ入出力バッファ１８を経由してメモリチップの外部に出力される。メモリチップの内部に入力されるデータは、データ入出力バッファ１８を経由して選択されたカラムのラッチ機能を持つセンスアンプにラッチされる。
【０２１８】
昇圧回路１６は、書き込み動作や消去動作に必要な高電圧を生成する。制御回路１７は、メモリチップの内部の各回路の動作を制御すると共に、メモリチップの内部と外部のインターフェイスをとる役割を果たす。制御回路１７は、メモリセルに対する消去、書き込み、読み出しの各動作を制御するシーケンス制御手段（例えば、プログラマブルロジックアレイ）を含んでいる。
【０２１９】
（２） メモリセルアレイ
図２２は、図２１の３Ｔｒ．ＮＡＮＤのメモリセルアレイの例を示している。
【０２２０】
メモリセルアレイは、マトリックス状に配置された複数のセルユニットから構成される。１つのセルユニットは、１つのメモリセルと、これを挟み込む２つのセレクトゲートトランジスタから構成される。コントロールゲート線ＣＧＬ及びセレクトゲート線ＳＳＬ，ＧＳＬは、メモリセルアレイ上においてロウ方向に延び、ビット線ＢＬｉ０，・・・ＢＬｉ７，ＢＬｊ０，・・・ＢＬｊ７は、メモリセルアレイ上においてカラム方向に延びている。
【０２２１】
１本のコントロールゲート線ＣＧＬに接続されるメモリセルに記憶されるデータの集合は、ページデータと呼ばれる。本例では、１ページ分のメモリセルを複数個のブロックに分ける。例えば、１ページデータのうちの１バイト（８ビット）分を、１つのブロックとする。
【０２２２】
本例では、例えば、１ページ分のメモリセルのうち、８本のビット線ＢＬｉ０，ＢＬｉ１，・・・ＢＬｉ７に接続される８個のメモリセル（１バイト分）により、１つのブロックＢＬＫｉが構成され、１ページ分のメモリセルのうち、８本のビット線ＢＬｊ０，ＢＬｊ１，・・・ＢＬｊ７に接続される８個のメモリセル（１バイト分）により、１つのブロックＢＬＫｊが構成される。
【０２２３】
本例では、データの書き込み及び消去は、コントロールゲート線ＣＧＬの電位とビット線（メモリセルのドレイン領域）の電位との電位差を制御することにより実行する。
【０２２４】
例えば、図２３（正バイアスのみ使用）に示すように、消去時には、選択されたメモリセルに対して、コントロールゲート線ＣＧＬの電位を、約０Ｖに設定し、ビット線ＢＬの電位を、約１５Ｖに設定する。また、メモリセルのドレイン側（ビット線側）のセレクトゲートトランジスタのセレクトゲート線ＳＳＬを、約１７Ｖに設定する。この時、メモリセルのコントロールゲートとドレイン領域との間には、ＦＮトンネル電流が流れ、データの消去が行われる。
【０２２５】
また、例えば、図２４（正負バイアスを使用）に示すように、消去時には、選択されたメモリセルに対して、コントロールゲート線ＣＧＬの電位を、約−５Ｖに設定し、ビット線ＢＬの電位を、約１０Ｖに設定する。また、メモリセルのドレイン側（ビット線側）のセレクトゲートトランジスタのセレクトゲート線ＳＳＬを、約１２Ｖに設定する。この時、メモリセルのコントロールゲートとドレイン領域との間には、ＦＮトンネル電流が流れ、データの消去が行われる。
【０２２６】
このような消去方式を採用することにより、後述するように、データ書き換えの対象となるメモリセルについてのみ書き込み及び消去を実行する本当の意味でのバイト書き換えが可能となる。
【０２２７】
（３） センスアンプ回路
図２５は、図２１の３Ｔｒ．ＮＡＮＤのセンスアンプ回路の例を示している。
【０２２８】
センスアンプ回路（センスラッチ）１３は、ビット線ＢＬｉ０，・・・ＢＬｉ７，ＢＬｊ０，・・・ＢＬｊ７の数と同じ数のセンスアンプＳ／Ａｉ，Ｓ／Ａｊと、消去電位Ｖｅｒａをビット線ＢＬｉ０，・・・ＢＬｉ７，ＢＬｊ０，・・・ＢＬｊ７に供給するための高耐圧トランジスタＭ９とから構成される。
【０２２９】
センスアンプＳ／Ａｉ，Ｓ／Ａｊは、メモリセルと同様に、複数のブロックに分けられている。図２２のブロックＢＬＫｉに対応して、センスアンプＳ／Ａｉが設けられ、図２２のブロックＢＬＫｊに対応して、センスアンプＳ／Ａｊが設けられている。
【０２３０】
センスアンプＳ／Ａｉは、カラム選択スイッチＳＷｉを経由して、入出力線Ｉ／Ｏ・０，・・・Ｉ／Ｏ・７に接続される。カラム選択スイッチＳＷｉは、カラム選択信号ＣＳＬｉにより制御される。また、センスアンプＳ／Ａｊは、カラム選択スイッチＳＷｊを経由して、入出力線Ｉ／Ｏ・０，・・・Ｉ／Ｏ・７に接続される。カラム選択スイッチＳＷｊは、カラム選択信号ＣＳＬｊにより制御される。
【０２３１】
ビット線ＢＬｉ０，・・・ＢＬｉ７に接続される高耐圧トランジスタＭ９は、カラム選択信号ＣＳＬｉにより制御される。例えば、消去時、カラム選択信号ＣＳＬｉが“Ｈ”になると、ビット線ＢＬｉ０，・・・ＢＬｉ７に接続される高耐圧トランジスタＭ９がオン状態になり、ビット線ＢＬｉ０，・・・ＢＬｉ７に消去電位Ｖｅｒａが供給される。
【０２３２】
ビット線ＢＬｊ０，・・・ＢＬｊ７に接続される高耐圧トランジスタＭ９は、カラム選択信号ＣＳＬｊにより制御される。例えば、消去時、カラム選択信号ＣＳＬｊが“Ｈ”になると、ビット線ＢＬｊ０，・・・ＢＬｊ７に接続される高耐圧トランジスタＭ９がオン状態になり、ビット線ＢＬｊ０，・・・ＢＬｊ７に消去電位Ｖｅｒａが供給される。
【０２３３】
（４） センスアンプの具体例
図２６は、図２５のセンスアンプ回路１３内のセンスアンプＳ／Ａｉの例を示している。
【０２３４】
センスアンプＳ／Ａｉは、一方の出力が他方の入力となる２つのＣＭＯＳインバータＩ１，Ｉ２から成るラッチ回路２１を主体とする。ラッチ回路２１のラッチノードＱは、カラム選択スイッチＳＷｉを経由して、データ入出力線Ｉ／Ｏに接続される。また、ラッチノードＱは、センスアンプ遮断用のＮチャネルＭＯＳトランジスタＭ４とビット線電位クランプ用のＮチャネルＭＯＳトランジスタＭ１を経由してビット線ＢＬｉに接続される。
【０２３５】
ＮチャネルＭＯＳトランジスタＭ１，Ｍ４の接続ノードがセンスノードＮｓｅｎｓｅとなる。センスノードＮｓｅｎｓｅには、プリチャージ用のＰチャネルＭＯＳトランジスタＭ２とディスチャージ用のＮチャネルＭＯＳトランジスタＭ３が接続される。プリチャージ用のＰチャネルＭＯＳトランジスタＭ２は、プリチャージ制御信号Ｌｏａｄに基づいて所定期間にセンスノードＮｓｅｎｓｅの充電を行う。ディスチャージ用のＮチャネルＭＯＳトランジスタＭ３は、ディスチャージ制御信号ＤＣＢに基づいてセンスノードＮｓｅｎｓｅの電荷を放電する。
【０２３６】
ラッチ回路２１のラッチノードＱｂには、制御信号φＬ１に基づいてラッチノードＱｂを強制的に接地電位にするためのリセット用ＮチャネルＭＯＳトランジスタＭ５が接続される。ラッチ回路２１のラッチノードＱには、制御信号φＬ２に基づいてラッチノードＱを強制的に接地電位にするためのリセット用ＮチャネルＭＯＳトランジスタＭ６が接続される。
【０２３７】
リセット用ＮチャネルＭＯＳトランジスタＭ５，Ｍ６の共通ソースは、センスノードＮｓｅｎｓｅの電位により制御されるセンス用ＮチャネルＭＯＳトランジスタＭ７を経由して接地点に接続される。センス用ＮチャネルＭＯＳトランジスタＭ７は、ＮチャネルＭＯＳトランジスタＭ５，Ｍ６と共にラッチ回路２１のリセット用としても用いられる。
【０２３８】
なお、トランジスタＭ１，Ｍ９は、消去動作時に、高電圧により破壊されないように、高耐圧トランジスタから構成される。高耐圧トランジスタは、ＮチャネルＭＯＳトランジスタであってもよいし、ＰチャネルＭＯＳトランジスタであってもよい。
【０２３９】
（５） 基本動作
以下、消去、書き込み及び読み出しの各動作時における電位関係の例について説明する。なお、メモリセルは、図１に示すような構造を有し、メモリセルアレイは、図２２に示す構造を有しているものとする。
【０２４０】
また、各説明においては、「選択××」、「非選択××」なる言葉が出てくるが、ここでは、「選択××」とは、データ書き換えの対象となるメモリセルに接続されている線であることを意味し、「非選択××」とは、データ書き換えの対象となるメモリセルに接続されていない線であることを意味する。
【０２４１】
▲１▼ 正バイアスのみ用いる場合
表５は、消去時の電位関係の一例を示している。
【０２４２】
【表５】
Figure 2004326864
【０２４３】
消去時には、表５に示すように、全てのコントロールゲート線（選択ＣＧＬ，非選択ＣＧＬ）及び全てのソース側セレクトゲート線（選択ＧＳＬ，非選択ＧＳＬ）は、０Ｖに設定される。選択されたビット線（選択ＢＬ）には、消去電位Ｖｅｒａ（例えば、約１５Ｖ）が与えられ、選択されたドレイン側セレクトゲート線（選択ＳＳＬ）には、Ｖｅｒａ＋Ｖｔｈ、例えば、約１７Ｖが与えられる。Ｖｔｈは、ドレイン側セレクトゲートトランジスタの閾値電圧である。
【０２４４】
バイト単位のデータ書き換えを行う場合には、メモリセルについては、８個単位でまとめて、１つのブロックとし、データ消去も、例えば、バイト単位で行うようにする。従って、選択されるビット線（選択ＢＬ）は、８×ｍ（ｍは、自然数）本となる。なお、当然に、全てのビット線を選択して、ページ消去を行うこともできる。
【０２４５】
選択されたドレイン側セレクトゲート線（選択ＳＳＬ）がＶｅｒａ＋Ｖｔｈに設定されるのは、消去電位Ｖｅｒａを、選択されたメモリセルのドレイン領域にいわゆる閾値落ちなく、伝えるためである。
【０２４６】
表５に示すような電位関係に設定すると、選択されたメモリセルのドレイン領域からフローティングゲート電極に向かって、ローカルなＦＮトンネル電流が流れ、フローティングゲート電極内の電子が引き抜かれる。その結果、選択されたメモリセルのデータが消去される。なお、ここでは、消去とは、メモリセルの閾値電圧が負になることを意味している。
【０２４７】
表６は、書き込み時の電位関係の一例を示している。
【０２４８】
【表６】
Figure 2004326864
【０２４９】
プログラムデータは、例えば、図２５のデータ入出力線Ｉ／Ｏ・０，・・・Ｉ／Ｏ・７からセンスアンプ回路１３に、バイト単位で、入力される。１バイト分のプログラムデータは、カラム選択信号ＣＳＬｉ，ＣＳＬｊにより選択されたブロック内のセンスアンプＳ／Ａｉ，Ｓ／Ａｊに入力される。
【０２５０】
書き込み時には、表６に示すように、非選択のコントロールゲート線（非選択ＣＧＬ）は、０Ｖに設定される。選択されたドレイン側セレクトゲート線（選択ＳＳＬ）は、電源電位Ｖｃｃ（例えば、約３Ｖ）に設定され、非選択のドレイン側セレクトゲート線（非選択ＳＳＬ）は、０Ｖに設定される。全てのソース側セレクトゲート線（選択ＧＳＬ，非選択ＧＳＬ）は、０Ｖに設定される。
【０２５１】
選択されたビット線（選択ＢＬ）に対しては、プログラムデータに応じて、以下の電位が与えられる。ここで、選択されたビット線（選択ＢＬ）に接続されるメモリセル、即ち、バイト単位の書き換えの対象となるメモリセルは、上述の消去動作により、予め、消去状態、即ち、“１”状態に設定されている。
【０２５２】
“０”書き込みを行う選択されたビット線（選択ＢＬ）には、０Ｖが与えられ、書き込み禁止、即ち、“１”書き込みを行う選択されたビット線（選択ＢＬ）には、電源電位Ｖｃｃ（例えば、約３Ｖ）が与えられる。なお、“０”書き込みとは、３Ｔｒ．ＮＡＮＤのセルトランジスタのフローティングゲート電極に電子を注入し、その閾値電圧を上げることであり、書き込み禁止、即ち、“１”書き込みとは、３Ｔｒ．ＮＡＮＤのセルトランジスタの閾値電圧を維持（消去状態）に保つことである。
【０２５３】
また、非選択のビット線（非選択ＢＬ）には、０Ｖが与えられる。非選択のビット線（非選択ＢＬ）とは、例えば、バイト単位の書き換えの対象とならないメモリセルが接続されるビット線のことである。
【０２５４】
上述のような電位関係を保った状態において、選択されたコントロールゲート線（選択ＣＧＬ）に、プログラム電位Ｖｐｇｍ（例えば、約１５Ｖ）を与えると、“０”書き込みの対象となる選択されたメモリセルでは、フローティングゲート電極とチャネル領域との間に高電界が発生し、ＦＮトンネル電流が流れる。その結果、チャネル領域の電子がフローティングゲート電極に注入され、セルトランジスタの閾値電圧は、正となる。
【０２５５】
これに対し、書き込み禁止、即ち、“１”書き込みの対象となる選択されたメモリセルでは、選択されたコントロールゲート線（選択ＣＧＬ）にプログラム電位Ｖｐｇｍが与えられると、セルトランジスタのチャネルの電位は、チャネルとコントロールゲート電極と容量結合によって、Ｖｐｇｍ×βまで上昇する。
【０２５６】
ここで、βは、コントロールゲート電極から見たときのチャネル領域のカップリング比であり、Ｖｐｇｍ×β、即ち、書き込み禁止電位（チャネル電位）は、約１０Ｖとなるため、セルトランジスタの閾値電圧は、負のままとなり、“１”状態を維持する。
【０２５７】
また、非選択のビット線（非選択ＢＬ）に接続される非選択のメモリセルでは、書き込み禁止のメモリセルと同様に、セルトランジスタのチャネル電位が、書き込み禁止電位、即ち、約１０Ｖとなるため、フローティングゲート電極とチャネル領域との間に高電界が発生せず、プログラムデータ（“１”又は“０”）をそのまま維持する。
【０２５８】
なお、書き込み禁止の選択されたメモリセル及び非選択のメモリセルでは、セルトランジスタのチャネル電位が上昇し、ドレイン側セレクトゲートトランジスタ及びソース側セレクトゲートトランジスタは、共に、カットオフする。ソース線ＳＬを電源電位Ｖｃｃ（例えば、約３Ｖ）としているのは、ソース側セレクトゲートトランジスタのカットオフ特性を向上させ、昇圧されたチャネル電位によるパンチスルー耐性を向上させるためである。
【０２５９】
表７は、読み出し時の電位関係の一例を示している。
【０２６０】
【表７】
Figure 2004326864
【０２６１】
読み出し時には、表７に示すように、読み出しの対象となるメモリセルが接続される選択されたビット線（選択ＢＬ）は、予め、図２６のプリチャージ用ＰチャネルＭＯＳトランジスタＭ２により、プリチャージ電位Ｖｐｒｅ（例えば、約２Ｖ）に設定される。
【０２６２】
そして、読み出しの対象となるメモリセルが接続される選択されたソース側／ドレイン側セレクトゲート線（選択ＳＳＬ，選択ＧＳＬ）を、電源電位Ｖｃｃ（例えば、約３Ｖ）に設定する。
【０２６３】
セルトランジスタの閾値電圧は、“０”状態の場合には、正、“１”状態の場合には、負である。このため、選択されたコントロールゲート線（選択ＣＧＬ）に接地電位Ｖｓｓ（０Ｖ）を与えると、選択されたビット線（選択ＢＬ）の電位は、セルデータに応じて変化する。
【０２６４】
即ち、セルトランジスタが“０”状態のときは、セルトランジスタは、オフ状態であるため、選択されたビット線（選択ＢＬ）の電位は、プリチャージ電位Ｖｐｒｅを維持する。これに対し、セルトランジスタが“１”状態のときは、セルトランジスタは、オン状態であるため、選択されたビット線（選択ＢＬ）の電位は、プリチャージ電位Ｖｐｒｅから接地電位Ｖｓｓに変化する。
【０２６５】
本例によれば、コントロールゲート線については、選択状態であっても、又は、非選択状態であっても、常に、接地電位Ｖｓｓに設定しておくことができるため、読み出し耐性（Ｒｅａｄ Ｄｉｓｔｕｒｂ）に関して良好な結果を得ることができる。
【０２６６】
また、本例では、上述のように、例えば、バイト単位で、データをセンスアンプに読み出すことできると共に、１ページ分のデータをセンスアンプに読み出すこともできる。
【０２６７】
さらに、例えば、バイト単位のデータ書き換えを行う場合には、上述のように、バイト単位のデータ消去が可能なため、書き換えの対象となるメモリセルの古いデータについては、センスアンプに読み出す必要がない。つまり、バイト消去後、直ちに、バイト書き込みを実行することができる。
【０２６８】
表５、表６及び表７における消去、書き込み及び読み出し動作に関しては、全てのカラム選択信号ＣＳＬｉ，ＣＳＬｊを選択状態（“Ｈ”）にすれば、ページ消去、ページ書き込み及びページ読み出しが可能となる。また、１つ又は複数のカラム選択信号ＣＳＬｉ，ＣＳＬｊを選択状態（“Ｈ”）にすれば、バイト消去、バイト書き込み及びバイト読み出しが可能となる。
【０２６９】
消去動作に関しては、ビット線からメモリセルに消去電位Ｖｅｒａを与えるようにしたが、表８に示すように、例えば、図１に示すＰウェル（Ｐ−ｗｅｌｌ）及びＮウェル（Ｎ−ｗｅｌｌ）に、消去電位Ｖｅｒａ（例えば、約１５Ｖ）を与えれば、ページ消去を行うことができる。
【０２７０】
【表８】
Figure 2004326864
【０２７１】
表８では、全てのメモリセルが、同一のＰウェル（Ｐ−ｗｅｌｌ）及びＮウェル（Ｎ−ｗｅｌｌ）内に配置されていることを前提とする。
【０２７２】
また、図２７に示すように、１ページデータに関し、ブロックごとに、Ｐウェル（Ｐ−ｗｅｌｌ）及びＮウェル（Ｎ−ｗｅｌｌ）を設ければ、例えば、選択されたブロックが配置されるＰウェル（Ｐ−ｗｅｌｌ）及びＮウェル（Ｎ−ｗｅｌｌ）のみに、消去電位Ｖｅｒａを与え、バイト消去を行うこともできる。
【０２７３】
なお、Ｖｆｂは、ＰＮ接合による電圧降下分を意味している。
【０２７４】
▲２▼ 正負バイアスを用いる場合
以下、正負バイアスを用いる場合の消去時及び書き込み時の電位関係について説明する。読み出しに関しては、正バイアスのみを用いる場合（表７）と同じとなるため、ここでは、省略する。
【０２７５】
表９は、消去時の電位関係の一例を示している。
【０２７６】
【表９】
Figure 2004326864
【０２７７】
消去時には、表９に示すように、非選択のコントロールゲート線（非選択ＣＧＬ）及び全てのソース側セレクトゲート線（選択ＧＳＬ，非選択ＧＳＬ）は、０Ｖに設定される。選択されたビット線（選択ＢＬ）は、Ｖｅｒａ１（例えば、約１０Ｖ）に設定され、選択されたコントロールゲート線（選択ＣＧＬ）は、Ｖｅｒａ２（例えば、約−５Ｖ）に設定される。
【０２７８】
また、選択されたドレイン側セレクトゲート線（選択ＳＳＬ）は、Ｖｅｒａ１＋Ｖｔｈ、例えば、約１２Ｖに設定される。Ｖｔｈは、ドレイン側セレクトゲートトランジスタの閾値電圧である。
【０２７９】
バイト単位のデータ書き換えを行う場合には、データ消去も、例えば、バイト単位で行うようにする。従って、ビット線は、ブロック単位で選択される。なお、１つのブロックは、８本のビット線からなる。また、全てのビット線を選択すれば、ページ消去となる。
【０２８０】
選択されたドレイン側セレクトゲート線（選択ＳＳＬ）がＶｅｒａ１＋Ｖｔｈに設定されるのは、消去電位Ｖｅｒａ１を、選択されたメモリセルのドレイン領域にいわゆる閾値落ちなく、伝えるためである。
【０２８１】
表９に示すような電位関係に設定すると、選択されたメモリセルのドレイン領域からフローティングゲート電極に向かって、ローカルなＦＮトンネル電流が流れ、フローティングゲート電極内の電子が引き抜かれる。その結果、選択されたメモリセルのデータが消去される。
【０２８２】
表１０は、書き込み時の電位関係の一例を示している。
【０２８３】
【表１０】
Figure 2004326864
【０２８４】
プログラムデータは、例えば、図２５のデータ入出力線Ｉ／Ｏ・０，・・・Ｉ／Ｏ・７からセンスアンプ回路１３に、バイト単位で、入力される。１バイト分のプログラムデータは、カラム選択信号ＣＳＬｉ，ＣＳＬｊにより選択されたブロック内のセンスアンプＳ／Ａｉ，Ｓ／Ａｊに入力される。
【０２８５】
書き込み時には、表１０に示すように、非選択のコントロールゲート線（非選択ＣＧＬ）は、０Ｖに設定される。全てのドレイン側セレクトゲート線（選択ＳＳＬ，非選択ＳＳＬ）は、接地電位Ｖｓｓ（０Ｖ）に設定される。非選択のソース側セレクトゲート線（非選択ＧＳＬ）は、０Ｖに設定され、選択されたソース側セレクトゲート線（選択ＧＳＬ）は、Ｖｐｇｍ２（例えば、約−５Ｖ）に設定される。
【０２８６】
そして、選択されたビット線（選択ＢＬ）に対しては、プログラムデータに応じて、以下の電位が与えられる。ここで、選択されたビット線（選択ＢＬ）に接続されるメモリセル、即ち、バイト単位の書き換えの対象となるメモリセルは、上述の消去動作により、予め、消去状態、即ち、“１”状態に設定されている。
【０２８７】
“０”書き込みを行う選択されたビット線（選択ＢＬ）には、Ｖｐｇｍ２（例えば、約−５Ｖ）が与えられ、書き込み禁止、即ち、“１”書き込みを行う選択されたビット線（選択ＢＬ）には、接地電位Ｖｓｓ（０Ｖ）が与えられる。また、非選択のビット線（非選択ＢＬ）には、Ｖｐｇｍ２＋Ｖｆｂ（例えば、約−４Ｖ）が与えられる。Ｖｆｂは、ＰＮ接合による電圧降下分である。
【０２８８】
このような電位関係において、選択されたコントロールゲート線（選択ＣＧＬ）に、プログラム電位Ｖｐｇｍ１（例えば、約１０Ｖ）を与えると、“０”書き込みの対象となる選択されたメモリセルでは、フローティングゲート電極とチャネル領域との間に高電界が発生し、ＦＮトンネル電流が流れる。その結果、チャネル領域の電子がフローティングゲート電極に注入され、セルトランジスタの閾値電圧は、正となる。
【０２８９】
これに対し、書き込み禁止、即ち、“１”書き込みの対象となる選択されたメモリセルでは、選択されたコントロールゲート線（選択ＣＧＬ）にプログラム電位Ｖｐｇｍ１が与えられると、セルトランジスタのチャネル電位は、チャネルとコントロールゲート電極と容量結合によって、Ｖｐｇｍ１×βまで上昇するため、セルトランジスタの閾値電圧は、負のままとなり、“１”状態を維持する。
【０２９０】
また、非選択のビット線（非選択ＢＬ）に接続される非選択のメモリセルでは、書き込み禁止のメモリセルと同様に、セルトランジスタのチャネル電位が、書き込み禁止電位、即ち、Ｖｐｇｍ１×βとなるため、フローティングゲート電極とチャネル領域との間に高電界が発生せず、プログラムデータ（“１”又は“０”）をそのまま維持する。
【０２９１】
なお、書き込み禁止の選択されたメモリセル及び非選択のメモリセルでは、セルトランジスタのチャネル電位が上昇し、ドレイン側セレクトゲートトランジスタ及びソース側セレクトゲートトランジスタは、共に、カットオフする。ソース線ＳＬを、Ｖｐｇｍ２＋Ｖｆｂ（例えば、約−４Ｖ）としているのは、ソース側セレクトゲートトランジスタのカットオフ特性を向上させ、昇圧されたチャネル電位によるパンチスルー耐性を向上させるためである。
【０２９２】
ところで、消去動作に関しては、ビット線からメモリセルに消去電位Ｖｅｒａ１を与えるようにしたが、表１１に示すように、例えば、図１に示すＰウェル（Ｐ−ｗｅｌｌ）及びＮウェル（Ｎ−ｗｅｌｌ）に、消去電位Ｖｅｒａ１（例えば、約１０Ｖ）を与えれば、ページ消去を行うことができる。
【０２９３】
【表１１】
Figure 2004326864
【０２９４】
表１１では、全てのメモリセルが、同一のＰウェル（Ｐ−ｗｅｌｌ）及びＮウェル（Ｎ−ｗｅｌｌ）内に配置されていることを前提とする。
【０２９５】
また、図２７に示すように、１ページデータに関し、ブロックごとに、Ｐウェル（Ｐ−ｗｅｌｌ）及びＮウェル（Ｎ−ｗｅｌｌ）を設ければ、例えば、選択されたブロックが配置されるＰウェル（Ｐ−ｗｅｌｌ）及びＮウェル（Ｎ−ｗｅｌｌ）のみに、消去電位Ｖｅｒａを与え、バイト消去を行うことができる。
【０２９６】
▲３▼ 消去を加速して行う場合
消去時に、コントロールゲート電極から昇圧されたドレイン領域に向けてローカルなＦＮトンネル電流を流すと共に、熱正孔注入（ホット・ホール・インジェクション）により、フローティングゲート電極内の電子を引き抜き、消去時間を短縮させる例について説明する。
【０２９７】
表１２及び表１３は、それぞれ、消去動作を加速させる場合の消去時の電位関係の一例を示している。
【０２９８】
【表１２】
Figure 2004326864
【０２９９】
【表１３】
Figure 2004326864
【０３００】
表１２及び表１３は、上述の正バイアスのみを用いる場合における電位関係、即ち、表５の変形例である。
【０３０１】
表１２では、選択されたソース側セレクトゲート線（選択ＧＳＬ）に、Ｖｔｈ（約１Ｖ）を与え、ソース線ＳＬには、−Ｖｓ（例えば、約−０．５Ｖ）を与えている。これにより、ＦＮトンネル電流に加えて、熱正孔注入が発生し、セルトランジスタの閾値電圧の低下（電子の放出）が加速される。
【０３０２】
表１３では、Ｐウェル領域Ｐ−ｗｅｌｌに、Ｖｓ（例えば、約０．５Ｖ）を与えている。これにより、ＦＮトンネル電流に加えて、熱正孔注入が発生し、セルトランジスタの閾値電圧の低下（電子の放出）が加速される。
【０３０３】
このように、セルトランジスタのソースを、−０．５Ｖ程度に設定し、又は、Ｐウェル領域Ｐ−ｗｅｌｌを、０．５Ｖ程度に設定することにより、正孔の発生が顕著になる。即ち、セルトランジスタのドレイン近傍において、インパクトイオン化によりホットになった正孔が、フローティングゲート電極内に注入されるため、消去動作が促進される。
【０３０４】
表１４及び表１５は、それぞれ、消去動作を加速させる場合の消去時の電位関係の他の例を示している。
【０３０５】
【表１４】
Figure 2004326864
【０３０６】
【表１５】
Figure 2004326864
【０３０７】
表１４及び表１５は、上述の正負バイアスを用いる場合における電位関係、即ち、表９の変形例である。
【０３０８】
表１４では、選択されたソース側セレクトゲート線（選択ＧＳＬ）に、Ｖｔｈ（約１Ｖ）を与え、ソース線ＳＬには、−Ｖｓ（例えば、約−０．５Ｖ）を与えている。これにより、ＦＮトンネル電流に加えて、熱正孔注入が発生し、セルトランジスタの閾値電圧の低下（電子の放出）が加速される。
【０３０９】
表１５では、Ｐウェル領域Ｐ−ｗｅｌｌに、Ｖｓ（例えば、約０．５Ｖ）を与えている。これにより、ＦＮトンネル電流に加えて、熱正孔注入が発生し、セルトランジスタの閾値電圧の低下（電子の放出）が加速される。
【０３１０】
このように、セルトランジスタのソースを、−０．５Ｖ程度に設定し、又は、Ｐウェル領域Ｐ−ｗｅｌｌを、０．５Ｖ程度に設定することにより、正孔の発生が顕著になる。即ち、セルトランジスタのドレイン近傍において、インパクトイオン化によりホットになった正孔が、フローティングゲート電極内に注入されるため、消去動作が促進される。
【０３１１】
（６） バイト書き換え動作
以下、本発明の例に関わるバイト書き換え動作について説明する。
【０３１２】
図２１乃至図２６の３Ｔｒ．ＮＡＮＤを用いる場合、例えば、参考例において説明したバイト書き換え動作、即ち、図１８及び図１９に示すバイト書き換え動作をそのまま適用することができる。
【０３１３】
さらに、本発明の例においては、以下のバイト書き換え動作を行うことも可能である。
【０３１４】
図２８は、図２１乃至図２６の３Ｔｒ．ＮＡＮＤに適用されるバイト単位のデータ書き換え動作の例を示している。
【０３１５】
本例のバイト単位のデータ書き換え動作は、以下の４つの主要な工程から構成される。
▲１▼ 選択ブロックに対応するセンスアンプにバイトデータ（プログラムデータ）をラッチする。
▲２▼ 選択ブロック内のメモリセルのデータを消去（バイト消去）する。
▲３▼ 選択ブロック内のメモリセルに対してのみ、センスアンプに保持されたデータをプログラムする（バイトプログラム）。
【０３１６】
本例のバイト単位のデータ書き換え動作の特徴は、バイト単位のデータ書き換えを行うに当たって、バイト単位のデータ消去及びバイト単位のデータ書き込みを実行している点にある。これにより、選択ロウ内の１ページ分のデータを、一時的にセンスアンプにラッチしておく必要がなく、１ページ分のデータの読み出し動作を省略できる。このため、書き換えの対象とならないメモリセルに対する不要な読み出し、消去、書き込み動作をなくすことができる。
【０３１７】
従って、同じデータを書き換える場合を考えると、本例の書き換え動作では、図１３の書き換え動作に比べて、ページ読み出し、消去、書き込みの回数を減らすことができ、実質的なページ書き換え特性（書き換え回数）を向上させることができる。
【０３１８】
このように、本例によれば、フラッシュメモリと同一のプロセスで製造でき、かつ、同一の書き換え方法が適用されるにもかかわらず、書き換え特性を悪くすることなしにバイト単位でのデータの書き換えが可能となる。
【０３１９】
（７） 変形例
以下、本発明の例に関わる３Ｔｒ．ＮＡＮＤの変形例について説明する。
【０３２０】
図２９は、図２１の３Ｔｒ．ＮＡＮＤのメモリセルアレイ１１の他の例を示している。図２９のメモリセルアレイは、図２２及び図２５の回路の変形例と考えることができる。
【０３２１】
図２２及び図２５の例では、ビット線ＢＬｉ０，・・・ＢＬｉ７，ＢＬｊ０，・・・ＢＬｊ７に、消去電位Ｖｅｒａを供給するためのトランジスタＭ９を接続し、消去電位Ｖｅｒａは、ビット線ＢＬｉ０，・・・ＢＬｉ７，ＢＬｊ０，・・・ＢＬｊ７を経由して、バイト単位で、セルトランジスタのドレイン領域に供給した。
【０３２２】
これに対し、図２９の例では、１ページ内の１バイト分のメモリセルごとに、ソース線ＳＬｉ，ＳＬｊを共通接続し、ソース線ＳＬｉ，ＳＬｊに、消去電位Ｖｅｒａを供給するためのトランジスタＭ９を接続している。これにより、消去電位Ｖｅｒａは、ソース線ＳＬｉ，ＳＬｊを経由して、バイト単位で、セルトランジスタのソース領域に供給される。
【０３２３】
本例では、１ページ分のメモリセルのうち、８本のビット線ＢＬｉ０，ＢＬｉ１，・・・ＢＬｉ７に接続される８個のメモリセル（１バイト分）により、１つのブロックＢＬＫｉが構成され、１ページ分のメモリセルのうち、８本のビット線ＢＬｊ０，ＢＬｊ１，・・・ＢＬｊ７に接続される８個のメモリセル（１バイト分）により、１つのブロックＢＬＫｊが構成される。
【０３２４】
ブロックＢＬＫｉ内のメモリセルには、共通に、ソース線ＳＬｉが接続され、ブロックＢＬＫｊ内のメモリセルには、共通に、ソース線ＳＬｊが接続される。ソース線ＳＬｉは、カラム選択スイッチＳＷｉを経由して、Ｖｅｒａが供給される消去端子に接続され、ソース線ＳＬｊは、カラム選択スイッチＳＷｊを経由して、Ｖｅｒａが供給される消去端子に接続される。
【０３２５】
そして、データの書き込み及び消去は、例えば、コントロールゲート線ＣＧＬの電位とソース線（メモリセルのソース領域）の電位との電位差を制御することにより実行する。
【０３２６】
例えば、図３０（正バイアスのみ使用）に示すように、消去時には、選択されたメモリセルに対して、コントロールゲート線ＣＧＬの電位を、約０Ｖに設定し、ソース線ＳＬの電位を、約１５Ｖに設定する。また、メモリセルのソース側（ソース線側）のセレクトゲートトランジスタのセレクトゲート線ＧＳＬを、約１７Ｖに設定する。この時、メモリセルのコントロールゲートとソース領域との間には、ＦＮトンネル電流が流れ、データの消去が行われる。
【０３２７】
また、例えば、図３１（正負バイアスを使用）に示すように、消去時には、選択されたメモリセルに対して、コントロールゲート線ＣＧＬの電位を、約−５Ｖに設定し、ソース線ＳＬの電位を、約１０Ｖに設定する。また、メモリセルのソース側（ソース線側）のセレクトゲートトランジスタのセレクトゲート線ＧＳＬを、約１２Ｖに設定する。この時、メモリセルのコントロールゲートとソース領域との間には、ＦＮトンネル電流が流れ、データの消去が行われる。
【０３２８】
このような消去方式を採用することにより、データ書き換えの対象となるメモリセルについてのみ書き込み及び消去を実行する本当の意味でのバイト書き換えが可能となる。
【０３２９】
なお、消去時、書き込み時及び読み出し時の具体的な電位関係については、表５〜表１５を適用することができる。
【０３３０】
但し、これらの表において、「選択／非選択ＢＬ」を「選択／非選択ＳＬ」に変え、「選択／非選択ＳＳＬ」を「選択／非選択ＧＳＬ」に変え、「選択／非選択ＧＳＬ」を「選択／非選択ＳＳＬ」に変え、「ソース線ＳＬ」を「ビット線ＢＬ」に変える必要がある。
【０３３１】
（８） 応用例
次に、本発明の例に関わる２Ｔｒ．ＮＡＮＤ及び３Ｔｒ．ＮＡＮＤに関連する混載メモリチップ及びシステムの例について説明する。
【０３３２】
ここで、２Ｔｒ．ＮＡＮＤとは、１個のメモリセルと１個のセレクトゲートトランジスタとからメモリセルユニットが構成され、高速アクセスなど、ＮＯＲ型フラッシュメモリの特徴を備えたメモリのことであり、３Ｔｒ．ＮＡＮＤとは、１個のメモリセルとこれを挟み込む２個のセレクトゲートトランジスタとからメモリセルユニットが構成されるメモリのことである。
【０３３３】
２Ｔｒ．／３Ｔｒ．ＮＡＮＤのメモリセル及びセレクトゲートトランジスタは、ＮＡＮＤ型フラッシュメモリのメモリセル及びセレクトゲートトランジスタと同じ構造を有し、書き込み／消去原理については、三者、共に、同じとなる。つまり、２Ｔｒ．／３Ｔｒ．ＮＡＮＤは、ＮＡＮＤ型フラッシュメモリと同一プロセスで形成できるため、これらを１チップ内に混載することが容易となる。
【０３３４】
また、最近では、ロジックとメモリとを１チップ内に混載した混載メモリチップが数多く提案されている。つまり、本発明の例によれば、ＮＡＮＤ型フラッシュメモリ、２Ｔｒ．ＮＡＮＤ、３Ｔｒ．ＮＡＮＤ及びロジック回路のうちの少なくとも２個を１チップ内に混載した混載メモリチップを容易に実現できる。
【０３３５】
▲１▼ ２Ｔｒ．ＮＡＮＤ
まず、２Ｔｒ．ＮＡＮＤについて簡単に説明する。
【０３３６】
通常のＮＯＲ型フラッシュメモリは、１個のトランジスタ（メモリセル）のみから構成される１Ｔｒ．タイプであり、“０”及び“１”の閾値分布を共に正にしなければならず、過消去問題が発生する、ホットエレクトロン注入により書き込みを行うため、消費電流の増大や多数ビットの同時書き込みができないなどの欠点を有する。
【０３３７】
そこで、本発明の例では、１個のメモリセルと、そのメモリセルとソース線との間に接続される１個のセレクトゲートトランジスタとから構成される２Ｔｒ．タイプのセルユニットを提案する。
【０３３８】
このセルユニットの特徴は、ＮＯＲ型フラッシュメモリの特徴を持つが、製造プロセスや書き込み／消去原理などは、ＮＡＮＤ型フラッシュメモリと同じである点にある。つまり、セルユニットは、ＮＡＮＤセルユニットのメモリセルを１個とし、さらに、ドレイン側のセレクトゲートトランジスタを省略したものと考えることができる。
【０３３９】
また、２Ｔｒ．ＮＡＮＤでは、メモリセルに対するデータ書き込み／消去をＦＮトンネル電流により行い、例えば、消去状態（“１”状態）の閾値分布を負にすることができる。
【０３４０】
従って、２Ｔｒ．ＮＡＮＤは、ＮＯＲ型フラッシュメモリに比べ、書き込み時の消費電流を低減できる、多数ビットの同時書き込みを実現できる、過消去問題がない、さらには、ＮＡＮＤ型フラッシュメモリと同一プロセスで形成できるなどの利点を持つことになる。
【０３４１】
なお、２Ｔｒ．ＮＡＮＤは、ＮＡＮＤ型フラッシュメモリや３Ｔｒ．ＮＡＮＤと比べると、ドレイン側（ビット線側）にセレクトゲートトランジスタが存在しないため、非選択ブロック（非選択ワード線）内における非選択メモリセルの書き込み時のディスターブが問題となる。
【０３４２】
即ち、２Ｔｒ．ＮＡＮＤでは、容量カップリングにより書き込み禁止電位を生成できないため、ビット線に、書き込み禁止電位として、比較的高い中間電位、例えば、書き込み電位Ｖｐｐの１／２の電位を与えなければならない。このため、同じブロック（ワード線）が何度も選択されるような場合には、非選択ブロック）内のメモリセルには、繰り返し、フローティングゲート電極中の電荷が抜かれる方向の電界が作用する。
【０３４３】
そこで、２Ｔｒ．ＮＡＮＤは、ＮＡＮＤ型フラッシュメモリや３Ｔｒ．ＮＡＮＤとの混載メモリとして使用する場合には、主として、読み出し専用のＲＯＭとして用いれば、非常に有効である。
【０３４４】
▲２▼ 混載メモリチップの例
［第１例］
図３２は、本発明の例に関わる混載メモリチップの第１例を示している。
【０３４５】
チップＡ内には、ＮＡＮＤ領域、３Ｔｒ．領域、２Ｔｒ．領域及びロジック領域が配置される。ＮＡＮＤ領域には、ＮＡＮＤ型フラッシュメモリが配置され、３Ｔｒ．領域には、３Ｔｒ．ＮＡＮＤが配置され、２Ｔｒ．領域には、２Ｔｒ．ＮＡＮＤが配置される。
【０３４６】
ＮＡＮＤ領域の周辺に配置されるセンスアンプ回路（ページバッファ）は、例えば、書き込み／読み出し回路としての機能の他、選択されたビット線に消去電位を与える機能も有している。
【０３４７】
３Ｔｒ．領域の周辺に配置されるセンスアンプ回路は、読み出し回路としての機能を有している。また、データラッチ回路は、例えば、書き込み回路としての機能の他、選択されたビット線に消去電位を与える機能も有している。
【０３４８】
２Ｔｒ．領域の周辺に配置されるセンスアンプ回路は、読み出し回路としての機能を有している。また、データラッチ回路は、例えば、書き込み回路としての機能の他、選択されたビット線に消去電位を与える機能も有している。
【０３４９】
コントロールゲート線（ワード線）の選択に当たっては、ＮＡＮＤ領域、３Ｔｒ．領域及び２Ｔｒ．領域で、別々に駆動回路を設けるようにしてもよいし、共通化できるならば、これらの領域のうちの少なくとも２つの駆動回路を一つにまとめてもよい。
【０３５０】
ＮＡＮＤ領域内のＮＡＮＤ型フラッシュメモリは、例えば、動画などのメインデータを記憶するメインメモリとして使用でき、３Ｔｒ．領域内の３Ｔｒ．ＮＡＮＤは、例えば、高速アクセスのためのキャッシュメモリとして使用できる。
【０３５１】
２Ｔｒ．領域内の２Ｔｒ．ＮＡＮＤは、例えば、動作制御などのためのデータを記憶するＲＯＭとして使用できる。ロジック領域には、ＣＰＵや、ＥＣＣ（エラー訂正回路）などが配置される。また、チップＡ内に、ＲＦ回路（抵抗素子や容量素子など）を形成できる場合には、そのような素子を形成してもよい。
【０３５２】
図３３は、混載メモリチップ内におけるトランジスタの構造例を示している。
【０３５３】
ｐ型シリコン基板（ｐ−ｓｕｂ）１１−１内には、ｎ型ウェル領域（Ｃｅｌｌｎ−ｗｅｌｌ）１１−２及びｐ型ウェル領域（Ｃｅｌｌ ｐ−ｗｅｌｌ）１１−３から構成されるいわゆるダブルウェル領域、ｎ型ウェル領域（ｎ−ｗｅｌｌ）１１−４、並びに、ｐ型ウェル領域（ｐ−ｗｅｌｌ）１１−５が形成される。
【０３５４】
ダブルウェル領域は、メモリセルアレイ領域内、即ち、ＮＡＮＤ領域、３Ｔｒ．領域及び２Ｔｒ．領域内に配置される。ｎ型ウェル領域１１−４及びｐ型ウェル領域１１−５は、ＮＡＮＤ領域、３Ｔｒ．領域及び２Ｔｒ．領域における周辺回路領域内、並びに、ロジック領域内に形成される。
【０３５５】
メモリセルは、ｎチャネルＭＯＳトランジスタから構成され、ｐ型ウェル領域１１−３内に配置される。ｎ型ウェル領域１１−２及びｐ型ウェル領域１１−３は、同電位に設定される。
【０３５６】
電源電位Ｖｃｃよりも高い電圧が印加される高電圧ｎチャネルＭＯＳトランジスタは、Ｐ型シリコン基板（ｐ−ｓｕｂ）１１−１内に形成される。電源電位Ｖｃｃが印加される低電圧ｐチャネルＭＯＳトランジスタは、ｎ型ウェル領域（ｎ−ｗｅｌｌ）１１−４内に形成され、電源電位Ｖｃｃが印加される低電圧ｎチャネルＭＯＳトランジスタは、ｐ型ウェル領域（ｐ−ｗｅｌｌ）１１−５内に形成される。
【０３５７】
ＮＡＮＤ領域、３Ｔｒ．領域及び２Ｔｒ．領域のメモリセルアレイを構成するトランジスタ、並びに、周辺回路及びロジック回路内のトランジスタは、これらに共通のプロセスにより、同時に形成できる。
【０３５８】
図３４は、ＮＡＮＤ領域、３Ｔｒ．領域及び２Ｔｒ．領域のメモリセルアレイの構造例を示している。
【０３５９】
ＮＡＮＤ領域、３Ｔｒ．領域及び２Ｔｒ．領域のメモリセルアレイは、セルユニットの構成については、互いに異なるものの、メモリセル及びセレクトゲートトランジスタの構造については、互いに同じとなっている。従って、これら領域内のメモリセルアレイは、同一プロセスにより、同時に形成できる。
【０３６０】
ｐ型シリコン基板１１−１内には、ｎ型ウェル領域１１−２及びｐ型ウェル領域１１−３から構成されるダブルウェル領域が形成される。
【０３６１】
ＮＡＮＤ領域においては、直列接続された４つのメモリセルＭ０，Ｍ１，Ｍ２，Ｍ３が、ｐ型ウェル領域１１−３内に配置される。４つのメモリセルＭ０，Ｍ１，Ｍ２，Ｍ３は、それぞれ、ＮチャネルＭＯＳトランジスタから構成され、かつ、フローティングゲート電極ＦＧとコントロールゲート電極ＷＬ０−０，ＷＬ１−０，ＷＬ２−０，ＷＬ３−０からなるスタックゲート構造を有する。
【０３６２】
直列接続されたメモリセルＭ０，Ｍ１，Ｍ２，Ｍ３からなるＮＡＮＤ列の一端には、セレクトゲートトランジスタＳ１が接続され、その他端には、セレクトゲートトランジスタＳ２が接続される。セレクトゲートトランジスタＳ１，Ｓ２は、ＮチャネルＭＯＳトランジスタから構成され、メモリセルＭ０，Ｍ１，Ｍ２，Ｍ３に近似する構造、即ち、スタックゲート構造のセレクトゲート線ＳＧＳ−０，ＳＧＤ−０を有する。
【０３６３】
ＮＡＮＤセルユニットの一端、即ち、セレクトゲートトランジスタＳ１の拡散層（ドレイン拡散層）１４は、コンタクトプラグＣＢ１を経由して、第１メタル配線層Ｍ０に接続される。また、第１メタル配線層Ｍ０は、ビアプラグＶ１を経由して、ビット線ＢＬとしての第２メタル配線層Ｍ１に接続される。ビット線ＢＬは、データ回路に接続される。
【０３６４】
ＮＡＮＤセルユニットの他端、即ち、セレクトゲートトランジスタＳ２の拡散層（ソース拡散層）１５は、コンタクトプラグＣＢ２を経由して、ソース線Ｃ−ｓｏｕｒｃｅとしての第１メタル配線層Ｍ０に接続される。ソース線Ｃ−ｓｏｕｒｃｅは、ソース電位制御回路に接続される。
【０３６５】
ｎ型ウェル領域（Ｃｅｌｌ ｎ−ｗｅｌｌ）１１−２は、ｎ型拡散層１６を経由して、Ｃ−ｐ−ｗｅｌｌ電位設定線１８に接続され、ｐ型ウェル領域（Ｃｅｌｌ ｐ−ｗｅｌｌ）１１−３は、ｐ型拡散層１７を経由して、Ｃ−ｐ−ｗｅｌｌ電位設定線１８に接続される。つまり、ｎ型ウェル領域１１−２とｐ型ウェル領域１１−３は、同電位に設定される。Ｃ−ｐ−ｗｅｌｌ電位設定線１８は、ウェル電位制御回路に接続される。
【０３６６】
フローティングゲート電極ＦＧ、コントロールゲート電極ＷＬ０−０，ＷＬ１−０，ＷＬ２−０，ＷＬ３−０及びセレクトゲート線ＳＧＳ−０，ＳＧＤ−０は、例えば、不純物を含む導電性ポリシリコンから構成される。また、第１及び第２メタル配線層Ｍ０，Ｍ１は、例えば、アルミニウム、銅、これらの合金などから構成される。
【０３６７】
３Ｔｒ．ＮＡＮＤ領域においては、１個のメモリセルＭ０が、ｐ型ウェル領域１１−３内に配置される。メモリセルＭ０は、ＮチャネルＭＯＳトランジスタから構成され、かつ、フローティングゲート電極ＦＧとコントロールゲート電極ＷＬ０からなるスタックゲート構造を有する。
【０３６８】
メモリセルＭ０の一端には、セレクトゲートトランジスタＳ１が接続され、その他端には、セレクトゲートトランジスタＳ２が接続される。セレクトゲートトランジスタＳ１，Ｓ２は、ＮチャネルＭＯＳトランジスタから構成され、メモリセルＭ０に近似する構造、即ち、スタックゲート構造のセレクトゲート線ＳＧＳ，ＳＧＤを有する。
【０３６９】
３Ｔｒ．ＮＡＮＤセルユニットの一端、即ち、セレクトゲートトランジスタＳ１の拡散層（ドレイン拡散層）１４は、コンタクトプラグＣＢ１を経由して、第１メタル配線層Ｍ０に接続される。また、第１メタル配線層Ｍ０は、ビアプラグＶ１を経由して、ビット線ＢＬとしての第２メタル配線層Ｍ１に接続される。ビット線ＢＬは、データ回路に接続される。
【０３７０】
３Ｔｒ．ＮＡＮＤセルユニットの他端、即ち、セレクトゲートトランジスタＳ２の拡散層（ソース拡散層）１５は、コンタクトプラグＣＢ２を経由して、ソース線Ｃ−ｓｏｕｒｃｅとしての第１メタル配線層Ｍ０に接続される。ソース線Ｃ−ｓｏｕｒｃｅは、ソース電位制御回路に接続される。
【０３７１】
ｎ型ウェル領域（Ｃｅｌｌ ｎ−ｗｅｌｌ）１１−２及びｐ型ウェル領域（Ｃｅｌｌ ｐ−ｗｅｌｌ）１１−３は、ＮＡＮＤ領域と同様に、電位設定線を経由して、ウェル電位制御回路に接続される。
【０３７２】
フローティングゲート電極ＦＧ、コントロールゲート電極ＷＬ０及びセレクトゲート線ＳＧＳ，ＳＧＤは、例えば、不純物を含む導電性ポリシリコンから構成される。また、第１及び第２メタル配線層Ｍ０，Ｍ１は、例えば、アルミニウム、銅、これらの合金などから構成される。
【０３７３】
２Ｔｒ．ＮＡＮＤ領域においては、１個のメモリセルＭ０が、ｐ型ウェル領域１１−３内に配置される。メモリセルＭ０は、ＮチャネルＭＯＳトランジスタから構成され、かつ、フローティングゲート電極ＦＧとコントロールゲート電極ＷＬ０からなるスタックゲート構造を有する。
【０３７４】
メモリセルＭ０の一端には、セレクトゲートトランジスタＳ２が接続される。セレクトゲートトランジスタＳ２は、ＮチャネルＭＯＳトランジスタから構成され、メモリセルＭ０に近似する構造、即ち、スタックゲート構造のセレクトゲート線ＳＧＤを有する。
【０３７５】
２Ｔｒ．ＮＡＮＤセルユニットの一端、即ち、メモリセルＭ０の拡散層（ドレイン拡散層）１４は、コンタクトプラグＣＢ１を経由して、第１メタル配線層Ｍ０に接続される。また、第１メタル配線層Ｍ０は、ビアプラグＶ１を経由して、ビット線ＢＬとしての第２メタル配線層Ｍ１に接続される。ビット線ＢＬは、データ回路に接続される。
【０３７６】
２Ｔｒ．ＮＡＮＤセルユニットの他端、即ち、セレクトゲートトランジスタＳ２の拡散層（ソース拡散層）１５は、コンタクトプラグＣＢ２を経由して、ソース線Ｃ−ｓｏｕｒｃｅとしての第１メタル配線層Ｍ０に接続される。ソース線Ｃ−ｓｏｕｒｃｅは、ソース電位制御回路に接続される。
【０３７７】
ｎ型ウェル領域（Ｃｅｌｌ ｎ−ｗｅｌｌ）１１−２及びｐ型ウェル領域（Ｃｅｌｌ ｐ−ｗｅｌｌ）１１−３は、ＮＡＮＤ領域と同様に、電位設定線を経由して、ウェル電位制御回路に接続される。
【０３７８】
フローティングゲート電極ＦＧ、コントロールゲート電極ＷＬ０及びセレクトゲート線ＳＧＤは、例えば、不純物を含む導電性ポリシリコンから構成される。また、第１及び第２メタル配線層Ｍ０，Ｍ１は、例えば、アルミニウム、銅、これらの合金などから構成される。
【０３７９】
なお、ダブルウェル領域は、ＮＡＮＤ領域、３Ｔｒ．領域及び２Ｔｒ．領域に、共通に、１個だけ設けてもよいし、これら３つの領域に、それぞれ、１個ずつ設けてもよい。また、各領域において、さらに、ダブルウェル領域を複数に分割してもよい。
【０３８０】
このような混載メモリチップにおいて、ＮＡＮＤ領域、３Ｔｒ．領域及び２Ｔｒ．領域におけるデータ書き換え方式としては、共通に、例えば、図１３に示すようなバイト単位の書き換え方式が採用される。
【０３８１】
つまり、ＮＡＮＤ領域、３Ｔｒ．領域及び２Ｔｒ．領域において、 ａ． ページリード（逆読み出し） → ｂ． バイト上書き → ｃ． バイト消去 → ｄ． ページ書き込み、という同じデータ書き換え方式が適用される。但し、ｂ．工程とｃ．工程は、逆でも、また、同時でもよい。
【０３８２】
また、データ書き込み／消去方法についても、例えば、ＦＮトンネル現象を用いるなど、ＮＡＮＤ領域、３Ｔｒ．領域及び２Ｔｒ．領域で同じデータ書き込み／消去方法が採用される。
【０３８３】
データ書き換え方式については、当然に、図１３の方式に代えて、図１８、図１９又は図２８に示すデータ書き換え方式を採用してもよい。
【０３８４】
［第２例］
図３５は、本発明の例に関わる混載メモリチップの第２例を示している。
【０３８５】
チップＡ内には、ＮＡＮＤ領域、３Ｔｒ．領域及びロジック領域が配置される。ＮＡＮＤ領域には、ＮＡＮＤ型フラッシュメモリが配置され、３Ｔｒ．領域には、３Ｔｒ．ＮＡＮＤが配置される。
【０３８６】
ＮＡＮＤ領域の周辺に配置されるセンスアンプ回路（ページバッファ）は、例えば、書き込み／読み出し回路としての機能の他、選択されたビット線に消去電位を与える機能も有している。
【０３８７】
３Ｔｒ．領域の周辺に配置されるセンスアンプ回路は、読み出し回路としての機能を有している。また、データラッチ回路は、例えば、書き込み回路としての機能の他、選択されたビット線に消去電位を与える機能も有している。
【０３８８】
コントロールゲート線（ワード線）の選択に当たっては、ＮＡＮＤ領域及び３Ｔｒ．領域で、別々に駆動回路を設けるようにしてもよいし、共通化できるならば、これらの領域のうちの少なくとも２つの駆動回路を一つにまとめてもよい。
【０３８９】
ＮＡＮＤ領域内のＮＡＮＤ型フラッシュメモリは、例えば、動画などのメインデータを記憶するメインメモリとして使用でき、３Ｔｒ．領域内の３Ｔｒ．ＮＡＮＤは、例えば、高速アクセスのためのキャッシュメモリとして使用できる。ロジック領域には、ＣＰＵや、ＥＣＣ（エラー訂正回路）などが配置される。また、チップＡ内に、ＲＦ回路（抵抗素子や容量素子など）を形成できる場合には、そのような素子を形成してもよい。
【０３９０】
なお、ＮＡＮＤ領域、３Ｔｒ．領域及びこれらの周辺回路領域、並びに、ロジック領域内に形成されるトランジスタの構造については、図３３及び図３４に示すようになる。
【０３９１】
このような混載メモリチップにおいて、ＮＡＮＤ領域及び３Ｔｒ．領域におけるデータ書き換え方式としては、共通に、例えば、図１３に示すようなバイト単位の書き換え方式が採用される。
【０３９２】
つまり、ＮＡＮＤ領域及び３Ｔｒ．領域において、 ａ． ページリード（逆読み出し） → ｂ． バイト上書き → ｃ． バイト消去 → ｄ． ページ書き込み、という同じデータ書き換え方式が適用される。但し、ｂ．工程とｃ．工程は、逆でも、また、同時でもよい。
【０３９３】
また、データ書き込み／消去方法についても、例えば、ＦＮトンネル現象を用いるなど、ＮＡＮＤ領域及び３Ｔｒ．領域で同じデータ書き込み／消去方法が採用される。
【０３９４】
データ書き換え方式については、当然に、図１３の方式に代えて、図１８、図１９又は図２８に示すデータ書き換え方式を採用してもよい。
【０３９５】
［第３例］
図３６は、本発明の例に関わる混載メモリチップの第３例を示している。
【０３９６】
チップＡ内には、ＮＡＮＤ領域、２Ｔｒ．領域及びロジック領域が配置される。ＮＡＮＤ領域には、ＮＡＮＤ型フラッシュメモリが配置され、２Ｔｒ．領域には、２Ｔｒ．ＮＡＮＤが配置される。
【０３９７】
ＮＡＮＤ領域の周辺に配置されるセンスアンプ回路（ページバッファ）は、例えば、書き込み／読み出し回路としての機能の他、選択されたビット線に消去電位を与える機能も有している。
【０３９８】
２Ｔｒ．領域の周辺に配置されるセンスアンプ回路は、読み出し回路としての機能を有している。また、データラッチ回路は、例えば、書き込み回路としての機能の他、選択されたビット線に消去電位を与える機能も有している。
【０３９９】
コントロールゲート線（ワード線）の選択に当たっては、ＮＡＮＤ領域及び２Ｔｒ．領域で、別々に駆動回路を設けるようにしてもよいし、共通化できるならば、これらの領域のうちの少なくとも２つの駆動回路を一つにまとめてもよい。
【０４００】
ＮＡＮＤ領域内のＮＡＮＤ型フラッシュメモリは、例えば、動画などのメインデータを記憶するメインメモリとして使用でき、２Ｔｒ．領域内の２Ｔｒ．ＮＡＮＤは、例えば、動作制御などのためのデータを記憶するＲＯＭとして使用できる。ロジック領域には、ＣＰＵや、ＥＣＣ（エラー訂正回路）などが配置される。また、チップＡ内に、ＲＦ回路（抵抗素子や容量素子など）を形成できる場合には、そのような素子を形成してもよい。
【０４０１】
なお、ＮＡＮＤ領域、２Ｔｒ．領域及びこれらの周辺回路領域、並びに、ロジック領域内に形成されるトランジスタの構造については、図３３及び図３４に示すようになる。
【０４０２】
このような混載メモリチップにおいて、ＮＡＮＤ領域及び２Ｔｒ．領域におけるデータ書き換え方式としては、共通に、例えば、図１３に示すようなバイト単位の書き換え方式が採用される。
【０４０３】
つまり、ＮＡＮＤ領域及び２Ｔｒ．領域において、 ａ． ページリード（逆読み出し） → ｂ． バイト上書き → ｃ． バイト消去 → ｄ． ページ書き込み、という同じデータ書き換え方式が適用される。但し、ｂ．工程とｃ．工程は、逆でも、また、同時でもよい。
【０４０４】
また、データ書き込み／消去方法についても、例えば、ＦＮトンネル現象を用いるなど、ＮＡＮＤ領域及び２Ｔｒ．領域で同じデータ書き込み／消去方法が採用される。
【０４０５】
データ書き換え方式については、当然に、図１３の方式に代えて、図１８、図１９又は図２８に示すデータ書き換え方式を採用してもよい。
【０４０６】
［第４例乃至第６例］
以下は、チップ内にＮＡＮＤ領域が存在しない場合の例である。
【０４０７】
図３７は、本発明の例に関わる混載メモリチップの第４例を示している。
第４例は、第１例（図３２）と比べると、チップＡ内にＮＡＮＤ領域が存在しない点のみが異なり、他は、第１例と全く同じである。本例では、チップＡ内には、ロジック領域と３Ｔｒ．領域と２Ｔｒ．領域が配置される。
【０４０８】
図３８は、本発明の例に関わる混載メモリチップの第５例を示している。
第５例は、第１例（図３２）と比べると、チップＡ内にＮＡＮＤ領域及び３Ｔｒ．領域が存在しない点のみが異なり、他は、第１例と全く同じである。本例では、チップＡ内には、ロジック領域と２Ｔｒ．領域が配置される。
【０４０９】
図３９は、本発明の例に関わる混載メモリチップの第６例を示している。
第６例は、第１例（図３２）と比べると、チップＡ内にＮＡＮＤ領域及び２Ｔｒ．領域が存在しない点のみが異なり、他は、第１例と全く同じである。本例では、チップＡ内には、ロジック領域と３Ｔｒ．領域が配置される。
【０４１０】
なお、第４例乃至第６例において、デバイス構造やデータ書き換え方式などに関しては、第１例と同じことが言える。
【０４１１】
［第７例乃至第９例］
以下は、チップ内にロジック領域が存在しない場合の例である。
【０４１２】
図４０は、本発明の例に関わる混載メモリチップの第７例を示している。
第７例は、第１例（図３２）と比べると、チップＡ内にロジック領域が存在しない点のみが異なり、他は、第１例と全く同じである。本例では、チップＡ内には、ＮＡＮＤ領域と３Ｔｒ．領域と２Ｔｒ．領域が配置される。
【０４１３】
図４１は、本発明の例に関わる混載メモリチップの第８例を示している。
第８例は、第１例（図３２）と比べると、チップＡ内にロジック領域及び３Ｔｒ．領域が存在しない点のみが異なり、他は、第１例と全く同じである。本例では、チップＡ内には、ＮＡＮＤ領域と２Ｔｒ．領域が配置される。
【０４１４】
図４２は、本発明の例に関わる混載メモリチップの第９例を示している。
第９例は、第１例（図３２）と比べると、チップＡ内にロジック領域及び２Ｔｒ．領域が存在しない点のみが異なり、他は、第１例と全く同じである。本例では、チップＡ内には、ＮＡＮＤ領域と３Ｔｒ．領域が配置される。
【０４１５】
なお、第７例乃至第９例において、デバイス構造やデータ書き換え方式などに関しては、第１例と同じことが言える。
【０４１６】
［第１０例乃至第１４例］
以下は、チップ内に、ＮＡＮＤ領域、２Ｔｒ．領域及び３Ｔｒ．領域のうちの２つ以上が配置される場合に、チップ内に配置されたこれら２つ以上の領域のうち、少なくとも２つについて、ビット線を共有する例である。
【０４１７】
図４３は、本発明の例に関わる混載メモリチップの第１０例を示している。 第１０例は、第１例（図３２）の変形例である。第１０例は、第１例と比べると、チップＡ内に配置された３つのメモリ領域、即ち、ＮＡＮＤ領域、３Ｔｒ．領域及び２Ｔｒ．領域が、ビット線を共有している点が異なる。本例では、３つのメモリ領域について、それぞれ、データラッチ回路を用いて、データ書き込みを実行し、センスアンプ回路を用いて、データ読み出しを実行する。
【０４１８】
図４４は、本発明の例に関わる混載メモリチップの第１１例を示している。 第１１例は、第２例（図３５）の変形例である。第１１例は、第２例と比べると、チップＡ内に配置された２つのメモリ領域、即ち、ＮＡＮＤ領域及び３Ｔｒ．領域が、ビット線を共有している点が異なる。本例では、２つのメモリ領域について、それぞれ、データラッチ回路を用いて、データ書き込みを実行し、センスアンプ回路を用いて、データ読み出しを実行する。
【０４１９】
図４５は、本発明の例に関わる混載メモリチップの第１２例を示している。 第１２例は、第３例（図３６）の変形例である。第１２例は、第３例と比べると、チップＡ内に配置された２つのメモリ領域、即ち、ＮＡＮＤ領域及び２Ｔｒ．領域が、ビット線を共有している点が異なる。本例では、２つのメモリ領域について、それぞれ、データラッチ回路を用いて、データ書き込みを実行し、センスアンプ回路を用いて、データ読み出しを実行する。
【０４２０】
図４６は、本発明の例に関わる混載メモリチップの第１３例を示している。 第１３例は、第１例（図３２）の変形例である。第１３例は、第１例と比べると、チップＡ内に配置された３つのメモリ領域、即ち、ＮＡＮＤ領域、３Ｔｒ．領域及び２Ｔｒ．領域のうち、２つのメモリ領域、即ち、３Ｔｒ．領域及び２Ｔｒ．領域が、ビット線を共有している点が異なる。本例では、３Ｔｒ．領域及び２Ｔｒ．領域について、それぞれ、データラッチ回路を用いて、データ書き込みを実行し、センスアンプ回路を用いて、データ読み出しを実行する。
【０４２１】
図４７は、本発明の例に関わる混載メモリチップの第１４例を示している。 第１４例は、第４例（図３７）の変形例である。第１４例は、第４例と比べると、チップＡ内に配置された２つのメモリ領域、即ち、３Ｔｒ．領域及び２Ｔｒ．領域が、ビット線を共有している点が異なる。本例では、２つのメモリ領域について、それぞれ、データラッチ回路を用いて、データ書き込みを実行し、センスアンプ回路を用いて、データ読み出しを実行する。
【０４２２】
なお、第１０例乃至第１４例において、デバイス構造やデータ書き換え方式などに関しては、第１例と同じことが言える。
【０４２３】
▲３▼ メモリセルについて
図４８は、１Ｔｒ．タイプのメモリセルとその閾値分布を示し、図４９は、２Ｔｒ．タイプのメモリセルとその閾値分布を示している。
【０４２４】
１Ｔｒ．タイプのメモリセルは、メモリセルが１つのトランジスタのみから構成される。しかし、例えば、２値データ（“０”及び“１”）の閾値分布は、共に、正となる。このため、いわゆる過消去により消去状態のメモリセルの閾値が負になると、読み出し時に、非選択のコントロールゲート線に０Ｖを与えても、非選択の過消去状態のメモリセルが常にオン状態となってしまうため、誤読み出しが発生する。また、選択されたコントロールゲート線に与える読み出し電位も、高い電位、例えば、電源電位Ｖｃｃにしなければならない。
【０４２５】
２Ｔｒ．タイプのメモリセルは、メモリセルが、２個のトランジスタ、即ち、１個のセルトランジスタと１個のセレクトゲートトランジスタとから構成される。このため、例えば、２値データのうちの一方、即ち、“０”の閾値分布は、正にし、他方、即ち、“１”の閾値分布は、負にすることができる。また、メモリセルの選択／非選択は、セレクトゲートトランジスタのオン／オフにより制御できる。従って、いわゆる過消去による誤読み出しという問題が発生しない。また、コントロールゲート線に与える読み出し電位も、０Ｖでよい。
【０４２６】
図５０及び図５１に示すように、本発明の例に関わる２Ｔｒ．タイプのメモリセルの構造は、トランジスタの数が異なるのみで、その他は、３Ｔｒ．ＮＡＮＤと同じである。つまり、２Ｔｒ．タイプのメモリセルは、３Ｔｒ．ＮＡＮＤと同様に、ＮＡＮＤプロセスで形成できる。
【０４２７】
２Ｔｒ，タイプのメモリセルは、３Ｔｒ．ＮＡＮＤに比べて、セルサイズが小さいという利点を有するが、書き込み時のディスターブの問題を有するため、上述のように、例えば、動作制御などのためのデータを記憶する読み出し専用のＲＯＭとして使用する。また、３Ｔｒ．ＮＡＮＤは、２Ｔｒ，タイプのメモリセルに比べて、読み出し時間が短く、かつ、書き込み耐性（ｐｒｏｇｒａｍ ｄｉｓｔｕｒｂ）に関して良好な結果を得ることができるため、上述のように、例えば、高速アクセスのためのキャッシュメモリとして使用する。
【０４２８】
▲４▼ その他の例
図３２、図３５乃至図４７のチップＡ内には、以下のようなメモリを混載することもできる。
図５２に示すメモリセルアレイは、ＡＮＤ型フラッシュメモリのメモリセルアレイである。図５５に示すメモリセルアレイは、ＤＩＮＯＲ型フラッシュメモリのメモリセルアレイである。
【０４２９】
図５２のＡＮＤ型フラッシュメモリのＡＮＤユニットは、サブビット線とサブソース線の間に並列に接続された複数のメモリセルを有する。サブビット線は、ドレイン側セレクトゲートトランジスタを経由してメインビット線に接続される。サブソース線は、ソース側セレクトゲートトランジスタを経由してメインソース線に接続される。
【０４３０】
例えば、６４メガビットＡＮＤ型フラッシュメモリの場合、１つのＡＮＤユニットは、１２８個のメモリセル（ｍ＝１２８）と２個のセレクトゲートトランジスタから構成される。
【０４３１】
このメモリセルアレイの特徴は、ビット線（データ線）、ソース線がそれぞれ階層化されている点にある。ビット線及びソース線は、それぞれメイン配線とサブ配線からなり、サブ配線は、拡散層で形成された擬似コンタクトレス構造を有している。
【０４３２】
メモリセルに対するデータの書き込み／消去は、ＦＮ（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）トンネル電流により行なう。
【０４３３】
図５３に示すように、データの書き込みは、フローティングゲートの電子をドレインへＦＮトンネル電流を用いて引き抜くことにより行う。図５４に示すように、データの消去は、基板（チャネル全面）からフローティングゲートへＦＮトンネル電流を用いて電子を注入することにより行う。
【０４３４】
図５５のＤＩＮＯＲ（Ｄｉｖｉｄｅｄ Ｂｉｔ Ｌｉｎｅ ＮＯＲ）型フラッシュメモリは、ＮＡＮＤ型フラッシュメモリのように単一電源動作が可能で、かつ、書き換えスピードが高速で、メモリセルサイズが小さいという特長と、ＮＯＲ型フラッシュメモリのように高速なランダムアクセスが可能であるという特長を合せ持つ。
【０４３５】
ＤＩＮＯＲ型フラッシュメモリのセルユニットは、メモリセルアレイ内のメインビット線とサブビット線を階層構造にしているため、サイズ的には、ＡＮＤ型のＡＮＤユニットとほぼ等しい。メモリセルの構造は、ＮＯＲ型フラッシュメモリやＮＡＮＤ型フラッシュメモリのメモリセルの構造と同じく、スタックトゲート型であり、メモリセルのドレインは、ポリシリコンで形成されたサブビット線に接続される。
【０４３６】
例えば、１６メガビットＤＩＮＯＲ型フラッシュメモリの場合、サブビット線には６４個のメモリセルが接続される。メモリセルに対するコンタクトをポリシリコンと拡散層のいわゆる埋め込みコンタクトで達成すれば、メモリセルサイズの縮小化を図ることができる。
【０４３７】
メモリセルに対するデータの書き込み／消去のメカニズムは、ＡＮＤ型フラッシュメモリと同じであり、ＦＮ（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）トンネル電流で行なう。
【０４３８】
即ち、メモリセルに対するデータの書き込みは、フローティングゲートの電子をドレインへＦＮトンネル電流を用いて引き抜くことにより行う。データの消去は、基板（チャネル全面）からフローティングゲートへＦＮトンネル電流を用いて電子を注入することにより行う。
【０４３９】
図５２及び図５５のメインビット線にセンスアンプ回路が接続され、バイト単位のデータ書き換えが実行される。
【０４４０】
このように、図３２、図３５乃至図４７のチップＡ内に、図５２や図５５に示すようなメモリセルアレイを混載しても、メモリセルアレイの各セルユニットに対してバイト単位のデータ書き換えが可能である。
【０４４１】
また、従来、ＳＯＮＯＳ（ｓｉｌｉｃｏｎ−ｏｘｉｄｅ−ｎｉｔｒｉｄｅ−ｏｘｉｄｅ−ｓｉｌｉｃｏｎ）セルと呼ばれるメモリセルが知られている。このメモリセルの特徴は、ゲート電極（ワード線）直下のシリコン窒化膜にトラップされる電子の量により、データ（“０”又は“１”）が特定される点にある。このようなメモリセルを、図３２、図３５乃至図４７のチップＡ内に混載してもよい。
【０４４２】
▲５▼ システムの例
図５６の例は、コントローラと本発明の例に関わる混載チップとを有するメモリカードに関する。
【０４４３】
メモリカード１２には、コントローラ１１及び複数個のメモリチップ１０ａ，１０ｂが搭載される。コントローラ１１は、ＲＡＭ及びＣＰＵを有している。ホストインターフェイスとしては、ＡＴＡインターフェイス、ＰＣカードインターフェイス、ＵＳＢなど、様々なものが考えられるが、本発明の例は、いかなるインターフェイスにも適用可能である。
【０４４４】
本例では、メモリカード１２内のコントローラ（一般的にはマイコンを搭載している）１１が、メモリチップ１０ａ，１０ｂ内のメモリ（３Ｔｒ．ＮＡＮＤなど）の各種動作、特に、バイト単位の書き換え動作をコントロールする。即ち、コントローラ１１は、バイト消去、バイト書き込みなどのためのコマンドを発生し、これらのコマンドをメモリチップ１０ａ，１０ｂに与える。
【０４４５】
なお、コントローラ１１とメモリチップ１０ａ，１０ｂとは、１チップ化されていてもよいし、別々のチップに形成されていてもよい。
【０４４６】
図５７の例は、コントローラを搭載していないメモリカードに関する。
【０４４７】
本例は、メモリチップ１０ａのみを搭載したカード１２ａや、比較的小規模のロジック回路（ＡＳＩＣ）１４を搭載したカード１２ｂを対象とする。この場合、例えば、カード１２ａ，１２ｂが接続されるホスト側の機器をデジタルカメラ１３と仮定すると、デジタルカメラ１３の内部に配置されたメモリチップカード制御用コントローラ１１は、カード１２ａ，１２ｂ内のメモリチップ１０ａ，１０ｂに対して、ページ消去、バイト消去などのためのコマンドを供給する。
【０４４８】
図５８の例は、本発明の例に関わる制御の全て又は一部を行う制御回路が搭載されたメモリチップに関する。
【０４４９】
メモリカード１２には、コントローラ１１及びメモリチップ１０が搭載される。メモリチップ１０は、例えば、本発明の例に関わるバイト単位のデータ書き換え動作に関する情報を生成する制御回路１５を有している。メモリチップ１０は、制御回路１５により、バイト単位のデータ書き換え動作に関する情報を自ら作成し、かつ、この情報を、例えば、メモリセルアレイの冗長部（エラー訂正符合などの格納領域）に格納する。メモリチップ１０には、バイト単位のデータ書き換え動作に関する情報を外部から参照できる機能を付加してもよい。
【０４５０】
バイト単位のデータ書き換え動作に関する情報は、メモリチップの外部からは直接参照することのできない特殊なメモリセル領域に格納されてもよい。この場合は、特定コマンドによって、かかる情報がメモリチップ１０の外部に読み出せるようにしてもよい。
【０４５１】
メモリチップ１０内の制御回路１５は、例えば、特定コマンドの応答として、バイト単位のデータ書き換えが可能であるか否か、バイト単位のデータ書き換えが正常に行われたか否かなどの情報を、コントローラ１１に応答する機能を有していてもよい。
【０４５２】
この場合は、メモリチップ１０の外部に設けられたコントローラ１１は、特定コマンドに対する応答を解釈し、必要に応じて、バイト単位のデータ書き換え動作を実行する。
【０４５３】
また、メモリチップ１０に混載された制御回路１５は、これまで説明をしてきたような、バイト単位のデータ書き換えに関する動作のみならず、例えば、リフレッシュ条件を判断する動作や、具体的なリフレッシュ動作などをコントロールするような機能を持っていてもよい。
【０４５４】
図５９は、本発明に関わる混載チップを有するメモリカードと、このメモリカードを用いた電子機器とからなるシステムの例を示している。
【０４５５】
ここでは、電子機器の例として、デジタルスチルカメラを取り上げる。メモリカード５１は、デジタルスチルカメラ１０１の記録メディアとして用いられ、その内部には、本発明の例に関わるパッケージ（メモリチップ）ＰＫ１が搭載されている。デジタルスチルカメラ１０１には、メモリカード５１のためのカードスロット１０２が設けられている。
【０４５６】
なお、メモリカード５１は、接触型ＩＣカードであってもよいし、又は、非接触型ＩＣカードであってもよい。後者の場合には、メモリカード５１がカードスロット１０２に挿入された後、無線信号により、メモリカード５１とデジタルスチルカメラ１０１との間で、データのやり取りが行われる。
【０４５７】
図６０は、デジタルスチルカメラの回路構成の例を示している。図６０において、図５９と同一の部分には、同じ符号を付してある。
【０４５８】
１００は、回路基板である。被写体からの光は、レンズ１０３により集光された後、画像ピックアップ装置１０４に入力される。画像ピックアップ装置１０４は、例えば、ＣＭＯＳイメージセンサであり、入力光を光電変換し、アナログ信号を出力する。
【０４５９】
アナログ信号は、アンプ１０４Ａで増幅されると共に、Ａ／Ｄコンバータ１０４Ａにより、デジタル信号に変換される。デジタル信号は、カメラ信号処理回路１０５に入力される。カメラ信号処理回路１０５では、例えば、自動露出制御（ＡＥ）、自動ホワイトバランス制御（ＡＷＢ）、色分離処理、輝度信号及び色差信号の生成などが行われる。
【０４６０】
画像をモニタする場合、カメラ信号処理回路１０５の出力信号がビデオ信号処理回路１０６に入力される。ビデオ信号処理回路１０６では、ビデオ信号が生成される。ビデオ信号の方式としては、例えば、ＮＴＳＣ （Ｎａｔｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍ Ｃｏｍｍｉｔｔｅｅ） を採用することができる。
【０４６１】
ビデオ信号は、ディスプレイ信号処理回路１０７を経由して、ディスプレイ１０８に供給される。ディスプレイ１０８は、例えば、デジタルスチルカメラに備え付けられた液晶ディスプレイである。
【０４６２】
また、ビデオ信号は、ビデオドライバ１０９を経由して、出力端子１１０に転送される。出力端子１１０に他の表示装置、例えば、プラズマディスプレイや、ＣＲＴモニタなどの表示装置を接続すれば、これらの表示装置を用いて、画像を表示することができる。
【０４６３】
マイクロコンピュータ１１１は、画像ピックアップ装置１０４、アンプ・Ａ／Ｄコンバータ１０４Ａ、カメラ信号処理回路１０５などの動作を制御する。
【０４６４】
画像をキャプチャする場合、動作スイッチ１１１Ａが押される。この時、マイクロコンピュータ１１１は、メモリコントローラ１１３にその旨を伝える。メモリコントローラ１１３は、カメラ信号処理回路１０５の出力信号を、フレーム画像として、ビデオメモリ１１４に記録する。
【０４６５】
ビデオメモリ１１４に記録されたフレーム画像は、圧縮／拡張回路１１５により圧縮された後、カードインターフェイス１１６を経由して、カードスロット１０２に装着されたメモリカード５１に記録される。また、メモリカード５１に記録されているフレーム画像は、カードインターフェイス１１６を経由して、圧縮／拡張回路１１５に入力される。フレーム画像は、圧縮／拡張回路１１５により拡張された後、ビデオメモリ１１４に記録される。
【０４６６】
電源回路１１７は、外部端子１１７Ａ又はバッテリー１１７Ｂから供給される電源電位に基づいて、内部電源電位を生成する。
【０４６７】
本例では、回路基板１００上に、カードスロット１０２、画像ピックアップ装置１０４、アンプ・Ａ／Ｄコンバータ１０４Ａ、カメラ信号処理回路１０５、ビデオ信号処理回路１０６、ディスプレイ信号処理回路１０７、ビデオドライバ１０９、マイクロコンピュータ１１１、メモリコントローラ１１３、ビデオメモリ１１４、圧縮／拡張回路１１５、カードインターフェイス１１６、バッファメモリ１１６Ａ、電源回路１１７及びバッテリー１１７Ｂが搭載される。
【０４６８】
但し、カードスロット１０２については、コネクタ、ケーブルなどにより、回路基板１００に接続してもよい。
【０４６９】
図６１乃至図７０は、本発明に関わる混載チップを有するメモリカードと、このメモリカードを用いた電子機器とからなるシステムの他の例を示している。
【０４７０】
図６１は、メモリカードとビデオカメラとからなるシステムであり、図６２は、メモリカードと携帯テレビ（ＧＰＳ機能を持つ車載用モニタなどを含む）とからなるシステムであり、図６３は、メモリカードとオーディオ機器とからなるシステムである。
【０４７１】
図６４は、メモリカードとゲーム機器とからなるシステムであり、図６５は、メモリカードと電子楽器とからなるシステムであり、図６６は、メモリカードと携帯電話とからなるシステムであり、図６７は、メモリカードとパーソナルコンピュータとからなるシステムである。
【０４７２】
図６８は、メモリカードとパーソナルデジタルアシスタント（ＰＤＡ）とからなるシステムであり、図６９は、メモリカードとボイスレコーダとからなるシステムであり、図７０は、メモリカードとこれをパソコンに接続するためのＰＣカードとからなるシステムである。
【０４７３】
上述の例は、一例であり、本発明の例に関わる混載チップを有するメモリは、様々な電子機器に適用することができる。
【０４７４】
３． その他
上述の実施の形態では、主として、３Ｔｒ．ＮＡＮＤにおけるバイト単位のデータ書き換え動作について説明したが、本発明の例に関わるデータ書き換え動作は、ＮＡＮＤ型、ＮＯＲ型、ＡＮＤ型、ＤＩＮＯＲ型などの不揮発性半導体メモリにも適用可能である。また、このような不揮発性半導体メモリの他、近年、注目を浴びているメモリセルに磁性体を使用したＭＲＡＭ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）及びＲＲＡＭ （Ｒｅｓｉｓｔａｎｃｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、メモリセルに強誘電体を使用したＦｅＲＡＭ （Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）や、メモリセルにカルコゲン化物などを使用したＯＵＭ （Ｏｖｏｎｉｃｓ Ｕｎｉｆｉｅｄ Ｍｅｍｏｒｙ）などに適用することもできる。
【０４７５】
また、本発明の例は、１個のメモリセルに１ビットデータが記憶される場合について説明したが、１個のメモリセルに複数ビットデータが記憶される多値 （ｍｕｌｔｉ−ｌｅｖｅｌ ｔｙｐｅ）メモリに適用することもできる。この場合、１本のコントロールゲート線（ワード線）に接続されるメモリセルには、複数ページ分のデータが記憶される場合があるが、この場合においても、バイト単位のデータ書き換えが行えることに変わりはない。
【０４７６】
なお、本発明は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、構成要素を変形して具体化できる。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上記実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
【０４７７】
【発明の効果】
以上、説明したように、本発明の例に関わる不揮発性半導体メモリによれば、特に、１個のメモリセルとそれを挟み込む２個のセレクトゲートトランジスタとからなるセルユニットを有する３Ｔｒ．ＮＡＮＤにおいて、チップ内及びチップ外から見た場合に、完全に、バイト単位のデータ書き換えが可能となるため、書き換えの対象とならないメモリセルについて、無駄な消去／書き込み動作がなくなり、信頼性の向上に貢献できる。
【図面の簡単な説明】
【図１】本発明の例に関わる３Ｔｒ．ＮＡＮＤのメモリセルを示す図。
【図２】図１の等価回路を示す図。
【図３】本発明の例に関わる３Ｔｒ．ＮＡＮＤのメモリセルアレイを示す図。
【図４】セルデータに応じたゲート電圧とセル電流の関係を示す図。
【図５】読み出し時にメモリセルに与える電位を示す図。
【図６】セルデータに応じた閾値分布の一例を示す図。
【図７】セルデータに応じた閾値分布の他の例を示す図。
【図８】本発明の例に関わるバイト書き換え動作を示すフローチャート。
【図９】本発明の例に関わる３Ｔｒ．ＮＡＮＤを示す図。
【図１０】図９の３Ｔｒ．ＮＡＮＤのメモリセルアレイを示す図。
【図１１】本発明の例に関わる３Ｔｒ．ＮＡＮＤを示す図。
【図１２】図１１の３Ｔｒ．ＮＡＮＤのメモリセルアレイを示す図。
【図１３】本発明の例に関わるバイト書き換え動作を示す図。
【図１４】本発明の例に関わる３Ｔｒ．ＮＡＮＤを示す図。
【図１５】図１４の３Ｔｒ．ＮＡＮＤのプリデコーダの例を示す図。
【図１６】図１４の３Ｔｒ．ＮＡＮＤのロウデコーダ及びドライバの例を示す図。
【図１７】図１４の３Ｔｒ．ＮＡＮＤのメモリセルアレイの１ロウ分を示す図。
【図１８】本発明の例に関わるバイト書き換え動作を示す図。
【図１９】本発明の例に関わるバイト書き換え動作を示す図。
【図２０】メモリセルアレイ領域におけるウェルの配置例を示す図。
【図２１】本発明の例に関わる３Ｔｒ．ＮＡＮＤの主要部を示すブロック図。
【図２２】図２１の３Ｔｒ．ＮＡＮＤのメモリセルアレイを示す図。
【図２３】ＦＮトンネル電流を用いた消去方式の例を示す図。
【図２４】ＦＮトンネル電流を用いた消去方式の例を示す図。
【図２５】図２１の３Ｔｒ．ＮＡＮＤのセンスアンプ回路を示す図。
【図２６】図２５のセンスアンプ回路内のセンスアンプＳ／Ａｉを示す図。
【図２７】メモリセルアレイ領域におけるウェルの配置例を示す図。
【図２８】本発明の例に関わるバイト書き換え動作を示す図。
【図２９】本発明の例に関わる３Ｔｒ．ＮＡＮＤの主要部を示す図。
【図３０】ＦＮトンネル電流を用いた消去方式の例を示す図。
【図３１】ＦＮトンネル電流を用いた消去方式の例を示す図。
【図３２】本発明の例に関わる混載メモリチップの例を示す図。
【図３３】混載メモリチップ内のトランジスタの構造例を示す図。
【図３４】混載メモリチップ内のメモリセルアレイの構造例を示す図。
【図３５】本発明の例に関わる混載メモリチップの例を示す図。
【図３６】本発明の例に関わる混載メモリチップの例を示す図。
【図３７】本発明の例に関わる混載メモリチップの例を示す図。
【図３８】本発明の例に関わる混載メモリチップの例を示す図。
【図３９】本発明の例に関わる混載メモリチップの例を示す図。
【図４０】本発明の例に関わる混載メモリチップの例を示す図。
【図４１】本発明の例に関わる混載メモリチップの例を示す図。
【図４２】本発明の例に関わる混載メモリチップの例を示す図。
【図４３】本発明の例に関わる混載メモリチップの例を示す図。
【図４４】本発明の例に関わる混載メモリチップの例を示す図。
【図４５】本発明の例に関わる混載メモリチップの例を示す図。
【図４６】本発明の例に関わる混載メモリチップの例を示す図。
【図４７】本発明の例に関わる混載メモリチップの例を示す図。
【図４８】１Ｔｒ．タイプのメモリセルを示す図。
【図４９】２Ｔｒ．タイプのメモリセルを示す図。
【図５０】２Ｔｒ．タイプのメモリセルを示す図。
【図５１】３Ｔｒ．タイプのメモリセルを示す図。
【図５２】ＡＮＤ型フラッシュメモリのメモリセルアレイを示す図。
【図５３】書き込み動作の例を示す図。
【図５４】消去動作の例を示す図。
【図５５】ＤＩＮＯＲ型フラッシュメモリのメモリセルアレイを示す図。
【図５６】本発明の例が適用されるシステムを示す図。
【図５７】本発明の例が適用されるシステムを示す図。
【図５８】本発明の例が適用されるシステムを示す図。
【図５９】本発明の例が適用されるデジタルスチルカメラを示す図。
【図６０】図５９のカメラの回路構成の例を示す図。
【図６１】本発明の例が適用されるシステムを示す図。
【図６２】本発明の例が適用されるシステムを示す図。
【図６３】本発明の例が適用されるシステムを示す図。
【図６４】本発明の例が適用されるシステムを示す図。
【図６５】本発明の例が適用されるシステムを示す図。
【図６６】本発明の例が適用されるシステムを示す図。
【図６７】本発明の例が適用されるシステムを示す図。
【図６８】本発明の例が適用されるシステムを示す図。
【図６９】本発明の例が適用されるシステムを示す図。
【図７０】本発明の例が適用されるシステムを示す図。
【図７１】従来のバイト型ＥＥＰＲＯＭのメモリセルを示す図。
【図７２】図７１のＬＸＸＩＩ−ＬＸＸＩＩ線に沿う断面図。
【図７３】ＦＮトンネル電流の機構を示すエネルギーバンド図。
【図７４】従来のバイト型ＥＥＰＲＯＭのメモリセルを示す図。
【図７５】従来のバイト型ＥＥＰＲＯＭのメモリセルの基本構造を示す図。
【図７６】ＮＡＮＤ型フラッシュＥＥＰＲＯＭのＮＡＮＤユニットを示す図。
【図７７】図７６の等価回路を示す図。
【図７８】ＮＯＲ型フラッシュＥＥＰＲＯＭのメモリセルを示す図。
【符号の説明】
１：コントローラ、 １ａ，１ｂ：メモリチップ、 ２，２ａ，２ｂ：メモリカード、 ３：デジタルカメラ、 ４：ロジック回路、 ５：制御回路、 １１：メモリセルアレイ、 １２，１２ｂ：ロウデコーダ、 １２ａ：プリデコーダ、 １２ｃ：コントロールゲート・セレクトゲートドライバ、 １３：センスアンプ回路 １４：カラムデコーダ、 １５：カラムゲート（スイッチ）、 １６：昇圧回路、 １７：制御回路、 １８：データ入出力バッファ、 ２１：ラッチ回路、 ２５：コマンドレジスタ、 ２６：コマンドデコーダ、 ２７：信号生成回路、 ２８：サブコントロールゲートドライバ、 ２９：サブデコーダ、３０−１，…３０−３，３２：ＮＡＮＤ回路、 ３１−１，…３１−３，３３：ンバータ、 ３４：昇圧回路、 ３５−１，…３５−３，３６−０，…３６−３ ：ＮチャネルＭＯＳトランジスタ、 ＭＣ：メモリセル、 ＳＴ１，ＳＴ２：セレクトゲートトランジスタ、 ＢＣ：ビット線コンタクト部、 ＳＬ：ソース線、 ＣＧＬ：コントロールゲート線（ワード線）、 ＳＳＬ，ＧＳＬ：セレクトゲート線、 ＢＬｉ：ビット線、 Ｓ／Ａｉ，Ｓ／Ａｊ：センスアンプ。

Claims (70)

  1. １個のメモリセルとこれを挟み込む２個のセレクトゲートトランジスタとから構成される複数の第１セルユニットと、前記複数の第１セルユニットの各メモリセルに共通に接続されるワード線と、前記複数の第１セルユニットに個別に接続される複数のビット線と、前記複数のビット線に対応して設けられる複数のセンスアンプと、前記複数の第１セルユニットを複数のブロックに分け、消去時に、ブロック単位で、前記複数のビット線の電位を設定する消去回路とを具備することを特徴とする不揮発性半導体メモリ。
  2. １個のメモリセルとこれを挟み込む２個のセレクトゲートトランジスタとから構成される複数の第１セルユニットと、前記複数の第１セルユニットの各メモリセルに共通に接続されるワード線と、前記複数の第１セルユニットに個別に接続される複数のビット線と、前記複数のビット線に対応して設けられる複数のセンスアンプと、前記複数の第１セルユニットを複数のブロックに分け、前記複数の第１セルユニットに接続される複数のソース線と、消去時に、ブロック単位で、前記複数のソース線の電位を設定する消去回路とを具備することを特徴とする不揮発性半導体メモリ。
  3. 前記複数のブロックの各々は、２個以上の第１セルユニットを含んでいることを特徴とする請求項１又は２に記載の不揮発性半導体メモリ。
  4. 前記複数のブロックの各々は、１バイト分の第１セルユニットを含んでいることを特徴とする請求項１又は２に記載の不揮発性半導体メモリ。
  5. 前記消去時において、データ消去は、ブロック単位で行われることを特徴とする請求項１又は２に記載の不揮発性半導体メモリ。
  6. データ書き換え時に、書き換え対象となる少なくとも１つのブロックに対してデータ消去を実行し、かつ、前記少なくとも１つのブロックに対してデータプログラムを実行することを特徴とする請求項１又は２に記載の不揮発性半導体メモリ。
  7. データ書き換え時に、全てのブロックに対してデータ消去を実行し、かつ、全てのブロックに対してデータプログラムを実行することを特徴とする請求項１又は２に記載の不揮発性半導体メモリ。
  8. 前記消去回路は、前記複数のビット線に消去電位を供給するための複数の高耐圧トランジスタにより構成され、同一ブロック内の高耐圧トランジスタは、同一のカラム選択信号により制御されることを特徴とする請求項１に記載の不揮発性半導体メモリ。
  9. 前記複数のビット線と前記複数のセンスアンプとの間には、前記消去電位に耐えることが可能な高耐圧トランジスタが接続されることを特徴とする請求項８に記載の不揮発性半導体メモリ。
  10. 前記消去回路は、前記複数のソース線に消去電位を供給するための複数の高耐圧トランジスタにより構成され、同一ブロック内の高耐圧トランジスタは、同一のカラム選択信号により制御されることを特徴とする請求項２に記載の不揮発性半導体メモリ。
  11. 前記複数のブロックに対応して複数のウェルが設けられ、前記複数の第１セルユニットは、ブロック単位で、同一のウェル内に配置されることを特徴とする請求項１又は２に記載の不揮発性半導体メモリ。
  12. 前記消去時において、データ消去は、消去対象となるメモリセルのドレイン領域とコントロールゲート電極との間に高電界を発生させ、フローティングゲート電極から前記ドレイン領域へ電子を引き抜くことにより行うことを特徴とする請求項１に記載の不揮発性半導体メモリ。
  13. 前記データ消去は、前記ドレイン領域から前記フローティングゲート電極への熱正孔注入により行うことを特徴とする請求項１２に記載の不揮発性半導体メモリ。
  14. 前記データ消去は、前記フローティングゲート電極から前記ドレイン領域へ電子を引き抜くことと、前記ドレイン領域から前記フローティングゲート電極への熱正孔注入とにより行うことを特徴とする請求項１２に記載の不揮発性半導体メモリ。
  15. 前記消去時において、データ消去は、消去対象となるメモリセルのソース領域とコントロールゲート電極との間に高電界を発生させ、フローティングゲート電極から前記ソース領域へ電子を引き抜くことにより行うことを特徴とする請求項２に記載の不揮発性半導体メモリ。
  16. 前記データ消去は、前記ソース領域から前記フローティングゲート電極への熱正孔注入により行うことを特徴とする請求項１５に記載の不揮発性半導体メモリ。
  17. 前記データ消去は、前記フローティングゲート電極から前記ソース領域へ電子を引き抜くことと、前記ソース領域から前記フローティングゲート電極への熱正孔注入とにより行うことを特徴とする請求項１５に記載の不揮発性半導体メモリ。
  18. データ書き込みは、書き込み対象となるメモリセルのチャネル領域とコントロールゲート電極との間に高電界を発生させ、前記チャネル領域からフローティングゲート電極へ電子を注入することにより行うことを特徴とする請求項１又は２に記載の不揮発性半導体メモリ。
  19. 前記複数の第１セルユニット内の各メモリセルは、１ビット以上のデータを記憶することを特徴とする請求項１又は２に記載の不揮発性半導体メモリ。
  20. １個以上のメモリセルを有する複数の第２セルユニットと、前記複数の第２セルユニットに共通に接続される１本以上のワード線とをさらに具備し、前記複数の第２セルユニットは、個別に、前記複数のビット線に接続されることを特徴とする請求項１又は２に記載の不揮発性半導体メモリ。
  21. 前記複数の第２セルユニットの各々に含まれるメモリセルの数と前記複数の第２セルユニットに接続されるワード線の数とは、互いに等しいことを特徴とする請求項２０に記載の不揮発性半導体メモリ。
  22. 前記第２セルユニットは、複数個のメモリセルが直列接続されたＮＡＮＤセルユニットであることを特徴とする請求項２０に記載の不揮発性半導体メモリ。
  23. 前記第２セルユニットは、複数個のメモリセルが並列接続されたＡＮＤセルユニット又はＤＩＮＯＲセルユニットであることを特徴とする請求項２０に記載の不揮発性半導体メモリ。
  24. 前記第２セルユニットは、１個のメモリセルと１個のセレクトゲートトランジスタとから構成されるＮＯＲセルユニットであることを特徴とする請求項２０に記載の不揮発性半導体メモリ。
  25. 直列接続された複数個のメモリセルとこれら複数個のメモリセルを挟み込む２個のセレクトゲートトランジスタとから構成される複数の第１セルユニットと、１個のメモリセルと１個のセレクトゲートトランジスタとから構成される複数の第２セルユニットと、前記複数の第１セルユニットに個別に接続され、前記複数の第２セルユニットに個別に接続され、前記第１及び第２セルユニットに共通に接続される複数のビット線と、前記複数のビット線に対応して設けられる複数のセンスアンプとを具備し、前記複数の第１及び第２セルユニット内の各メモリセルに対しては、共に、少なくともＦＮトンネル電流を用いて、書き込み／消去が実行されることを特徴とする不揮発性半導体メモリ。
  26. 前記複数の第１及び第２セルユニットを複数のブロックに分け、消去時に、ブロック単位で、前記複数のビット線の電位を設定する消去回路をさらに具備することを特徴とする請求項２５に記載の不揮発性半導体メモリ。
  27. 前記複数の第１及び第２セルユニットを複数のブロックに分け、前記複数の第１及び第２セルユニットに共通に接続される複数のソース線と、消去時に、ブロック単位で、前記複数のソース線の電位を設定する消去回路とをさらに具備することを特徴とする請求項２５に記載の不揮発性半導体メモリ。
  28. 請求項１、２、２０又は２５に記載の不揮発性半導体メモリを有するメモリチップ。
  29. 請求項１、２、２０又は２５に記載の不揮発性半導体メモリと、ロジック回路とを有するメモリチップ。
  30. 前記ロジック回路は、ＣＰＵであることを特徴とする請求項２９に記載のメモリチップ。
  31. 請求項２８、２９又は３０に記載のメモリチップを有するメモリカード。
  32. 請求項２８、２９又は３０に記載のメモリチップと、前記メモリチップを制御するコントローラとを有するメモリカード。
  33. 請求項２８、２９又は３０に記載のメモリチップを有するメモリカードと、前記メモリカードが装着される電子機器とから構成されるメモリカードシステム。
  34. １個のメモリセルとこれを挟み込む２個のセレクトゲートトランジスタとから構成される複数のセルユニットと、前記複数のセルユニットの各メモリセルに共通に接続されるワード線と、前記複数のセルユニットに個別に接続される複数のビット線とを具備する不揮発性半導体メモリを対象とし、
    前記複数のセルユニットのうち、書き換え対象となるセルユニット内の各メモリセルのみに対してデータ消去を実行し、この後、
    前記書き換え対象となるセルユニット内の各メモリセルのみに対してデータ書き込みを実行することを特徴とするデータ書き換え方法。
  35. 前記データ消去は、前記書き換え対象となるセルユニット内の各メモリセルのドレイン領域とコントロールゲート電極との間に高電界を発生させ、フローティングゲート電極から前記ドレイン領域へ電子を引き抜くことにより行うことを特徴とする請求項３４に記載のデータ書き換え方法。
  36. 前記データ消去は、前記ドレイン領域から前記フローティングゲート電極への熱正孔注入により行うことを特徴とする請求項３５に記載のデータ書き換え方法。
  37. 前記データ消去は、前記フローティングゲート電極から前記ドレイン領域へ電子を引き抜くことと、前記ドレイン領域から前記フローティングゲート電極への熱正孔注入とにより行うことを特徴とする請求項３５に記載のデータ書き換え方法。
  38. 前記データ消去は、前記書き換え対象となるセルユニット内の各メモリセルのソース領域とコントロールゲート電極との間に高電界を発生させ、フローティングゲート電極から前記ソース領域へ電子を引き抜くことにより行うことを特徴とする請求項３４に記載のデータ書き換え方法。
  39. 前記データ消去は、前記ソース領域から前記フローティングゲート電極への熱正孔注入により行うことを特徴とする請求項３８に記載のデータ書き換え方法。
  40. 前記データ消去は、前記フローティングゲート電極から前記ソース領域へ電子を引き抜くことと、前記ソース領域から前記フローティングゲート電極への熱正孔注入とにより行うことを特徴とする請求項３８に記載のデータ書き換え方法。
  41. 前記データ消去は、カラム選択信号に基づいて、バイト単位で実行されることを特徴とする請求項３４に記載のデータ書き換え方法。
  42. 前記データ消去に関しては、バイト単位で実行するモードとページ単位で実行するモードとを選択できることを特徴とする請求項３４に記載のデータ書き換え方法。
  43. 前記データ書き込みは、前記書き換え対象となるセルユニットのうち、書き込み対象となるセルユニット内の各メモリセルのチャネル領域とコントロールゲート電極との間に高電界を発生させ、前記チャネル領域からフローティングゲート電極へ電子を注入することにより行うことを特徴とする請求項３４に記載のデータ書き換え方法。
  44. 前記書き換え対象とならないセルユニット内の各メモリセル及び前記書き換え対象となるセルユニットのうち前記書き込み対象とならないセルユニット内の各メモリセルのチャネル領域とコントロールゲート電極との間には、高電界を発生させないことを特徴とする請求項４３に記載のデータ書き換え方法。
  45. ドレイン領域がビット線に接続される第１セレクトゲートトランジスタと、ソース領域がソース線に接続される第２セレクトゲートトランジスタと、前記第１及び第２セレクトゲートトランジスタの間に接続され、コントロールゲート電極とフローティングゲート電極とを有するメモリセルとから構成されるセルユニットに対して、
    前記ビット線に第１電位を与え、前記第１セレクトゲートトランジスタのゲート電極に前記第１電位よりも高い第２電位を与え、前記コントロールゲート電極に前記第１電位よりも低い第３電位を与え、
    前記フローティングゲート電極から前記ドレイン領域へ電子を引き抜くことにより、前記メモリセルのデータを消去する
    ことを特徴とするデータ消去方法。
  46. 前記第１及び第２電位は、正電位であり、前記第３電位は、接地電位であることを特徴とする請求項４５に記載のデータ消去方法。
  47. 前記第１及び第２電位は、正電位であり、前記第３電位は、負電位であることを特徴とする請求項４５に記載のデータ消去方法。
  48. 前記第２セレクトゲートトランジスタのゲート電極に正電位を与え、前記ソース線に負電位を与え、前記フローティングゲート電極から前記ドレイン領域へ電子を引き抜くことに加え、前記ドレイン領域から前記フローティングゲート電極へ熱正孔を注入することにより、前記メモリセルのデータを消去することを特徴とする請求項４６又は４７に記載のデータ消去方法。
  49. 前記メモリセル及び前記第１及び第２セレクトゲートトランジスタが形成されるウェル領域に正電位を与え、前記フローティングゲート電極から前記ドレイン領域へ電子を引き抜くことに加え、前記ドレイン領域から前記フローティングゲート電極へ熱正孔を注入することにより、前記メモリセルのデータを消去することを特徴とする請求項４６又は４７に記載のデータ消去方法。
  50. ドレイン領域がビット線に接続される第１セレクトゲートトランジスタと、ソース領域がソース線に接続される第２セレクトゲートトランジスタと、前記第１及び第２セレクトゲートトランジスタの間に接続され、コントロールゲート電極とフローティングゲート電極とを有するメモリセルとから構成されるセルユニットに対して、
    前記ソース線に第１電位を与え、前記第２セレクトゲートトランジスタのゲート電極に前記第１電位よりも高い第２電位を与え、前記コントロールゲート電極に前記第１電位よりも低い第３電位を与え、
    前記フローティングゲート電極から前記ソース領域へ電子を引き抜くことにより、前記メモリセルのデータを消去する
    ことを特徴とするデータ消去方法。
  51. 前記第１及び第２電位は、正電位であり、前記第３電位は、接地電位であることを特徴とする請求項５０に記載のデータ消去方法。
  52. 前記第１及び第２電位は、正電位であり、前記第３電位は、負電位であることを特徴とする請求項５０に記載のデータ消去方法。
  53. 前記第１セレクトゲートトランジスタのゲート電極に正電位を与え、前記ビット線に負電位を与え、前記フローティングゲート電極から前記ソース領域へ電子を引き抜くことに加え、前記ソース領域から前記フローティングゲート電極へ熱正孔を注入することにより、前記メモリセルのデータを消去することを特徴とする請求項５１又は５２に記載のデータ消去方法。
  54. 前記メモリセル及び前記第１及び第２セレクトゲートトランジスタが形成されるウェル領域に正電位を与え、前記フローティングゲート電極から前記ソース領域へ電子を引き抜くことに加え、前記ソース領域から前記フローティングゲート電極へ熱正孔を注入することにより、前記メモリセルのデータを消去することを特徴とする請求項５１又は５２に記載のデータ消去方法。
  55. 異なる種類の少なくとも２つのメモリセルアレイを有し、前記少なくとも２つのメモリセルアレイは、
    １個のメモリセルと１個のセレクトゲートトランジスタとから構成される第１セルユニットを有する第１メモリセルアレイ、
    １個のメモリセルとこれを挟み込む２個のセレクトゲートトランジスタとから構成される第２セルユニットを有する第２メモリセルアレイ、及び、
    複数個のメモリセルから構成される第３セルユニットを有する第３メモリセルアレイ
    のうちの少なくとも２つを含んでいることを特徴とする混載メモリチップ。
  56. 前記第１乃至第３セルユニット内のメモリセルは、それぞれ、フローティングゲート電極とコントロールゲート電極とを有するスタックゲート構造を有することを特徴とする請求項５５記載の混載メモリチップ。
  57. 前記第１乃至第３セルユニット内のメモリセルは、それぞれ、ＦＮトンネル現象を用いて、データ書き込み／消去を実行することを特徴とする請求項５６記載の混載メモリチップ。
  58. 前記第３セルユニットは、前記複数個のメモリセルが直列接続されるＮＡＮＤセルユニット、又は、前記複数個のメモリセルが並列接続されるＡＮＤセルユニット若しくはＤＩＮＯＲセルユニットであることを特徴とする請求項５５記載の混載メモリチップ。
  59. 前記少なくとも２つのメモリセルアレイは、それぞれ、独立に配置されることを特徴とする請求項５５記載の混載メモリチップ。
  60. 前記少なくとも２つのメモリセルアレイは、互いに隣接して配置され、ビット線を共有することを特徴とする請求項５５記載の混載メモリチップ。
  61. 前記少なくとも２つのメモリセルアレイは、書き込み及び読み出しのための回路を共有することを特徴とする請求項６０記載の混載メモリチップ。
  62. 請求項５５記載の混載メモリチップにおいて、
    さらに、前記少なくとも２つのメモリセルアレイの各々に対して、ページデータをセンスアンプ回路に読み出し、前記センスアンプ回路においてバイト単位でデータの上書きを行うと共にページ消去を行い、前記センスアンプ回路のデータをページ書き込みすることにより、バイト単位の書き換えを実行する制御回路を具備することを特徴とする混載メモリチップ。
  63. 請求項５５記載の混載メモリチップにおいて、
    さらに、前記少なくとも２つのメモリセルアレイの各々に対して、ページデータをセンスアンプ回路に読み出し、前記センスアンプ回路においてバイト単位でデータの上書きを行うと共にバイト消去を行い、前記センスアンプ回路のデータをページ書き込みすることにより、バイト単位の書き換えを実行する制御回路を具備することを特徴とする混載メモリチップ。
  64. 請求項５５記載の混載メモリチップにおいて、
    さらに、前記少なくとも２つのメモリセルアレイの各々に対して、バイトデータをセンスアンプ回路に読み出し、前記センスアンプ回路においてバイト単位でデータの上書きを行うと共にバイト消去を行い、前記センスアンプ回路のデータをバイト書き込みすることにより、バイト単位の書き換えを実行する制御回路を具備することを特徴とする混載メモリチップ。
  65. 請求項５５記載の混載メモリチップにおいて、
    さらに、前記少なくとも２つのメモリセルアレイの各々に対して、書き込みデータとしてのバイトデータをセンスアンプ回路にラッチすると共にバイト消去を行い、前記センスアンプ回路のデータをバイト書き込みすることにより、バイト単位の書き換えを実行する制御回路を具備することを特徴とする混載メモリチップ。
  66. 請求項５５記載の混載メモリチップにおいて、
    さらに、ロジック回路を有することを特徴とする混載メモリチップ。
  67. 請求項５５記載の混載メモリチップにおいて、
    さらに、ロジック回路とＲＦ回路とを有することを特徴とする混載メモリチップ。
  68. 請求項５５に記載の混載メモリチップを有するメモリカード。
  69. 請求項５５に記載の混載メモリチップと、前記混載メモリチップを制御するコントローラとを有するメモリカード。
  70. 請求項５５に記載の混載メモリチップを有するメモリカードと、前記混載メモリカードが装着される電子機器とから構成されるメモリカードシステム。
JP2003117290A 2003-04-22 2003-04-22 不揮発性半導体メモリ Pending JP2004326864A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003117290A JP2004326864A (ja) 2003-04-22 2003-04-22 不揮発性半導体メモリ
US10/805,460 US7099200B2 (en) 2003-04-22 2004-03-22 Nonvolatile semiconductor memory
KR1020040027559A KR100624596B1 (ko) 2003-04-22 2004-04-21 불휘발성 반도체 메모리
US11/477,649 US7388783B2 (en) 2003-04-22 2006-06-30 Nonvolatile semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003117290A JP2004326864A (ja) 2003-04-22 2003-04-22 不揮発性半導体メモリ

Publications (2)

Publication Number Publication Date
JP2004326864A true JP2004326864A (ja) 2004-11-18
JP2004326864A5 JP2004326864A5 (ja) 2006-06-15

Family

ID=33447076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003117290A Pending JP2004326864A (ja) 2003-04-22 2003-04-22 不揮発性半導体メモリ

Country Status (3)

Country Link
US (2) US7099200B2 (ja)
JP (1) JP2004326864A (ja)
KR (1) KR100624596B1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007080394A (ja) * 2005-09-14 2007-03-29 Seiko Epson Corp 集積回路装置及び電子機器
WO2007043136A1 (ja) * 2005-10-04 2007-04-19 Renesas Technology Corp. ディスターブを防止したｎａｎｄ型フラッシュメモリ
KR100764060B1 (ko) 2006-09-29 2007-10-09 삼성전자주식회사 불휘발성 메모리 장치 및 시스템 그리고 그것을 위한메모리 셀 어레이 구조
JP2008084499A (ja) * 2006-09-29 2008-04-10 Toshiba Corp 半導体記憶装置
JP2008234820A (ja) * 2007-03-20 2008-10-02 Toshiba Corp 半導体記憶装置
JP2009099185A (ja) * 2007-10-16 2009-05-07 Dainippon Printing Co Ltd メモリをリフレッシュする機能を備えたストレージデバイス
JP2010073971A (ja) * 2008-09-19 2010-04-02 Toppan Printing Co Ltd 不揮発性半導体メモリセル及び不揮発性半導体メモリ装置
US7692987B2 (en) 2007-05-21 2010-04-06 Kabushiki Kaisha Toshiba Semiconductor storage device
JP2011527068A (ja) * 2008-07-02 2011-10-20 サンディスク コーポレイション 不揮発性記憶装置のための選択的消去処理
US8743624B2 (en) 2008-07-02 2014-06-03 SanDisk Technologies, Inc. Programming and selectively erasing non-volatile storage
KR20150080531A (ko) * 2012-10-26 2015-07-09 마이크론 테크놀로지, 인크. 부분 페이지 메모리 동작
JP6122531B1 (ja) * 2016-01-19 2017-04-26 力旺電子股▲ふん▼有限公司ｅＭｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． バイト消去動作を実行することができるメモリアレイ
US9779816B2 (en) 2011-08-15 2017-10-03 Micron Technology, Inc. Apparatus and methods including source gates
US10541029B2 (en) 2012-08-01 2020-01-21 Micron Technology, Inc. Partial block memory operations

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0207307D0 (en) * 2002-03-27 2002-05-08 Koninkl Philips Electronics Nv In-pixel memory for display devices
JP2005268621A (ja) * 2004-03-19 2005-09-29 Toshiba Corp 半導体集積回路装置
JP4469651B2 (ja) * 2004-04-23 2010-05-26 株式会社東芝 不揮発性半導体記憶装置
JP4287400B2 (ja) * 2005-03-31 2009-07-01 株式会社東芝 半導体集積回路装置
ITMI20050608A1 (it) * 2005-04-11 2006-10-12 St Microelectronics Srl Dispositivo elettronico di memoria non volatile a struttura cnand integrato monoliticamente su semiconduttore
KR100706247B1 (ko) * 2005-06-03 2007-04-11 삼성전자주식회사 플래시 메모리 장치 및 그것의 독출 방법
KR100630537B1 (ko) * 2005-08-09 2006-10-02 주식회사 하이닉스반도체 듀얼 페이지 프로그램 기능을 가지는 플래시 메모리 장치의페이지 버퍼 회로 및 그 프로그램 동작 방법
US7760552B2 (en) * 2006-03-31 2010-07-20 Semiconductor Energy Laboratory Co., Ltd. Verification method for nonvolatile semiconductor memory device
US7525841B2 (en) * 2006-06-14 2009-04-28 Micron Technology, Inc. Programming method for NAND flash
JP4171032B2 (ja) * 2006-06-16 2008-10-22 株式会社東芝 半導体装置及びその製造方法
US7932547B2 (en) * 2006-07-27 2011-04-26 Hynix Semiconductor Inc. Nonvolatile ferroelectric memory device using silicon substrate, method for manufacturing the same, and refresh method thereof
US7684243B2 (en) * 2006-08-31 2010-03-23 Micron Technology, Inc. Reducing read failure in a memory device
KR100875292B1 (ko) * 2006-09-19 2008-12-23 삼성전자주식회사 플래시 메모리 장치 및 그것의 리프레쉬 방법
US7705387B2 (en) * 2006-09-28 2010-04-27 Sandisk Corporation Non-volatile memory with local boosting control implant
US7977186B2 (en) * 2006-09-28 2011-07-12 Sandisk Corporation Providing local boosting control implant for non-volatile memory
US7995397B1 (en) 2007-05-03 2011-08-09 Cypress Semiconductor Corporation Power supply tracking single ended sensing scheme for SONOS memories
US7968934B2 (en) * 2007-07-11 2011-06-28 Infineon Technologies Ag Memory device including a gate control layer
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
US7821866B1 (en) * 2007-11-14 2010-10-26 Cypress Semiconductor Corporation Low impedance column multiplexer circuit and method
US7660177B2 (en) * 2007-12-21 2010-02-09 Silicon Storage Technology, Inc. Non-volatile memory device having high speed serial interface
US7859043B2 (en) * 2008-02-25 2010-12-28 Tower Semiconductor Ltd. Three-terminal single poly NMOS non-volatile memory cell
US7800156B2 (en) * 2008-02-25 2010-09-21 Tower Semiconductor Ltd. Asymmetric single poly NMOS non-volatile memory cell
US8344440B2 (en) * 2008-02-25 2013-01-01 Tower Semiconductor Ltd. Three-terminal single poly NMOS non-volatile memory cell with shorter program/erase times
US7990761B2 (en) 2008-03-31 2011-08-02 Ovonyx, Inc. Immunity of phase change material to disturb in the amorphous phase
US8159857B2 (en) * 2009-09-21 2012-04-17 Infineon Technologies Ag Electronic device with a programmable resistive element and a method for blocking a device
US8134853B2 (en) * 2009-12-18 2012-03-13 Spansion Llc High read speed electronic memory with serial array transistors
US20110157140A1 (en) * 2009-12-31 2011-06-30 Silicon Laboratories Inc. Voltage control on n-wells in multi-voltage environments
US8279674B2 (en) 2010-06-28 2012-10-02 Spansion Llc High read speed memory with gate isolation
US9424938B2 (en) 2011-06-09 2016-08-23 Micron Technology, Inc. Reduced voltage nonvolatile flash memory
US8804424B2 (en) 2011-08-25 2014-08-12 Micron Technology, Inc. Memory with three transistor memory cell device
FR3006491A1 (fr) * 2013-06-04 2014-12-05 St Microelectronics Rousset Procede d’ecriture dans une memoire de type eeprom incluant un rafraichissement de cellules memoire
KR102234273B1 (ko) 2014-07-02 2021-04-02 삼성전자주식회사 반도체 메모리 장치
US9912832B2 (en) * 2014-08-14 2018-03-06 Kabushiki Kaisha Toshiba Image forming apparatus and control method of the same
EP3002760A1 (de) * 2014-09-30 2016-04-06 Anvo-Systems Dresden GmbH Flash-speicheranordnung
KR102416099B1 (ko) * 2018-03-28 2022-07-01 에스케이하이닉스 주식회사 반도체 메모리 소자, 이의 구동 방법 및 이의 제조 방법
US11742024B2 (en) * 2020-05-27 2023-08-29 Taiwan Semiconductor Manufacturing Company Limited Memory device comprising source line coupled to multiple memory cells and method of operation
WO2023281613A1 (ja) * 2021-07-06 2023-01-12 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体素子を用いたメモリ装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8300497A (nl) * 1983-02-10 1984-09-03 Philips Nv Halfgeleiderinrichting met niet-vluchtige geheugentransistors.
JP3730272B2 (ja) * 1994-09-17 2005-12-21 株式会社東芝 不揮発性半導体記憶装置
JPH1027484A (ja) * 1996-07-11 1998-01-27 Toshiba Corp 半導体不揮発性記憶装置
JPH11195718A (ja) 1997-10-31 1999-07-21 Sony Corp 不揮発性半導体記憶装置と、その製造方法及びその駆動方法
JP3850136B2 (ja) 1998-04-03 2006-11-29 株式会社リコー 不揮発性半導体記憶装置
JP3999900B2 (ja) 1998-09-10 2007-10-31 株式会社東芝 不揮発性半導体メモリ
JP3844930B2 (ja) * 2000-02-09 2006-11-15 株式会社東芝 不揮発性半導体記憶装置
JP3940544B2 (ja) * 2000-04-27 2007-07-04 株式会社東芝 不揮発性半導体メモリのベリファイ方法
JP2002043444A (ja) 2000-07-27 2002-02-08 Toshiba Corp 不揮発性半導体メモリ
US6850438B2 (en) * 2002-07-05 2005-02-01 Aplus Flash Technology, Inc. Combination nonvolatile memory using unified technology with byte, page and block write and simultaneous read and write operations
US6862223B1 (en) * 2002-07-05 2005-03-01 Aplus Flash Technology, Inc. Monolithic, combo nonvolatile memory allowing byte, page and block write with no disturb and divided-well in the cell array using a unified cell structure and technology with a new scheme of decoder and layout
US6847087B2 (en) * 2002-10-31 2005-01-25 Ememory Technology Inc. Bi-directional Fowler-Nordheim tunneling flash memory

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007080394A (ja) * 2005-09-14 2007-03-29 Seiko Epson Corp 集積回路装置及び電子機器
JP4785150B2 (ja) * 2005-10-04 2011-10-05 ルネサスエレクトロニクス株式会社 ディスターブを防止したｎａｎｄ型フラッシュメモリ
WO2007043136A1 (ja) * 2005-10-04 2007-04-19 Renesas Technology Corp. ディスターブを防止したｎａｎｄ型フラッシュメモリ
JPWO2007043136A1 (ja) * 2005-10-04 2009-04-16 株式会社ルネサステクノロジ ディスターブを防止したｎａｎｄ型フラッシュメモリ
KR100764060B1 (ko) 2006-09-29 2007-10-09 삼성전자주식회사 불휘발성 메모리 장치 및 시스템 그리고 그것을 위한메모리 셀 어레이 구조
JP2008084499A (ja) * 2006-09-29 2008-04-10 Toshiba Corp 半導体記憶装置
US7733696B2 (en) 2006-09-29 2010-06-08 Samsung Electronics Co., Ltd. Non-volatile memory devices including local control gates on multiple isolated well regions and related methods and systems
JP2008234820A (ja) * 2007-03-20 2008-10-02 Toshiba Corp 半導体記憶装置
US7692987B2 (en) 2007-05-21 2010-04-06 Kabushiki Kaisha Toshiba Semiconductor storage device
JP2009099185A (ja) * 2007-10-16 2009-05-07 Dainippon Printing Co Ltd メモリをリフレッシュする機能を備えたストレージデバイス
US8743624B2 (en) 2008-07-02 2014-06-03 SanDisk Technologies, Inc. Programming and selectively erasing non-volatile storage
USRE45699E1 (en) 2008-07-02 2015-09-29 Sandisk Technologies Inc. Programming and selectively erasing non-volatile storage
JP2011527068A (ja) * 2008-07-02 2011-10-20 サンディスク コーポレイション 不揮発性記憶装置のための選択的消去処理
JP2010073971A (ja) * 2008-09-19 2010-04-02 Toppan Printing Co Ltd 不揮発性半導体メモリセル及び不揮発性半導体メモリ装置
US10170189B2 (en) 2011-08-15 2019-01-01 Micron Technology, Inc. Apparatus and methods including source gates
US9779816B2 (en) 2011-08-15 2017-10-03 Micron Technology, Inc. Apparatus and methods including source gates
US10783967B2 (en) 2011-08-15 2020-09-22 Micron Technology, Inc. Apparatus and methods including source gates
US11211126B2 (en) 2011-08-15 2021-12-28 Micron Technology, Inc. Apparatus and methods including source gates
US10541029B2 (en) 2012-08-01 2020-01-21 Micron Technology, Inc. Partial block memory operations
US11626162B2 (en) 2012-08-01 2023-04-11 Micron Technology, Inc. Partial block memory operations
JP2015536521A (ja) * 2012-10-26 2015-12-21 マイクロン テクノロジー， インク． 部分的なページメモリ動作
KR20150080531A (ko) * 2012-10-26 2015-07-09 마이크론 테크놀로지, 인크. 부분 페이지 메모리 동작
KR102274276B1 (ko) 2012-10-26 2021-07-08 마이크론 테크놀로지, 인크. 부분 페이지 메모리 동작
JP6122531B1 (ja) * 2016-01-19 2017-04-26 力旺電子股▲ふん▼有限公司ｅＭｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． バイト消去動作を実行することができるメモリアレイ
JP2017130247A (ja) * 2016-01-19 2017-07-27 力旺電子股▲ふん▼有限公司ｅＭｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． バイト消去動作を実行することができるメモリアレイ
US9847133B2 (en) 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation

Also Published As

Publication number Publication date
US20040240273A1 (en) 2004-12-02
US20060245263A1 (en) 2006-11-02
KR100624596B1 (ko) 2006-09-20
US7388783B2 (en) 2008-06-17
KR20040093410A (ko) 2004-11-05
US7099200B2 (en) 2006-08-29

Similar Documents

Publication Publication Date Title
KR100624596B1 (ko) 불휘발성 반도체 메모리
JP3999900B2 (ja) 不揮発性半導体メモリ
US7525841B2 (en) Programming method for NAND flash
US8493785B2 (en) Page-buffer and non-volatile semiconductor memory including page buffer
US8711635B2 (en) Nonvolatile semiconductor memory device
US6330189B1 (en) Nonvolatile semiconductor memory device
US20060268653A1 (en) Semiconductor device including MOS transistors having floating gate and control gate
CN101447229A (zh) 集成电路闪存器件及其擦除方法
JP2005108273A (ja) 不揮発性半導体記憶装置
JP3558510B2 (ja) 不揮発性半導体記憶装置
WO2006059375A1 (ja) 半導体装置および半導体装置の制御方法
JP2006277926A (ja) 不揮発性半導体メモリ
JP2006228432A (ja) 不揮発性半導体メモリ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060421

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090519