NL8300497A - Halfgeleiderinrichting met niet-vluchtige geheugentransistors. - Google Patents

Description

. .J* EHN 10580 1 N.V. Philips' Gloeilanpenfabrieken te Eindhoven.

"Halfgeleiderinrichting met niet-vluchtige géheugentransistcrs".

De uitvinding betreft een half geleider inrichting bevattende een matrix van geheugencellen die in rijen en kolomen gerangschikt zijn, waarbij iedere geheugencel een niet-vluchtige geheugentrans is tor en een daarmee in serie geschakelde toegangstransistor heeft, waarbij de geheu-5 gentransistor een geïsoleerde besturingseléktrode en de toegangs trans is tor een geïsoleerde poortelektrode heeft en waarbij de poortelektroden van de toegangstransistors van een rij van geheugencellen verbonden zijn net een voor die rij gemeenschappelijke toegangslijn en de toegangslijnen zijn verbonden met een decodeur voor het aansturen van de toegangslijnen met 10 selektiesignalen, waarbij de toegangstransistors van een gekozen rij van geheugencellen geleidend zijn, terwijl de toegangstransistors van de overige rijen van geheugencellen niet-geleidend zijn, en waarbij iedere rij van geheugencellen uit tenminste twee groepen van geheugencellen bestaat, waarbij in elk van deze groepen de geïsoleerde bes turings elektroden met 15 elkaar en door middel van een met gemeenschappelijke toegangslijn bestuurbare schakelaar met een voor een kolcm van groepen gemeenschappelijke be-sturingslijn zijn verbonden en waarbij iedere geheugencel aan een uiteinde van de serieschakeling is verbonden met een voor een kolcm van geheugencellen gemeenschappelijke eerste geleider en aan het andere uiteinde 20 van de serieschakeling is gekoppeld met een voor tenminste een kolcm van geheugencellen gemeenschappelijke tweede geleider.

Een dergelijke halfgeleiderinrichting is bekend uit het Amerikaanse octrooischrift 4,266,283. Het betreft een elektrisch veranderbaar dood geheugen (EARCM of EEROM), waarin de geheugentr ans is tors van het ty-25 pe met een zwevende poortelektrode zijn. Via de besturingslijnen kunnen groepen van geheugencellen of bytes geselekteerd worden. De besturingslijnen zijn elk via een selektieschakelaar verbonden met een gemeenschappelijke lijn waaraan een controlesignaal wordt toegevoerd. Met dit controles ignaal wordt bepaald of in het geheugen geschreven, gewist of gelezen 30 kan worden.

De onderhavige uitvinding beoogt een verbeterde halfgeleiderinrichting van de in de aanhef beschreven soort te verschaffen met een gering stroomverbruik en een relatief geringe ongewenste verandering van de 8300497

* I

PHN 10580 2 informatie-inhoud.

De uitvinding berust onder meer op het inzicht, dat bij voorkeur alleen tijdens het lezen van de informatie-inhoud stroom van de eerste geleiders door de te lezen geheugencellen naar de tweede geleiders vloeit 5 en bovendien in alle niet-geselekteerde geheugencellen, dus alle geheugencellen waarin niet gelezen, geschreven of gewist wordt, de potentiaal van de besturingselektroden is vastgelegd op een waarde die ongewenste verandering van de informatie-inhoud zoveel mogelijk voorkomt. Veelal kant een geschikte waarde voor deze potentiaal overeen met het controlesignaal dat 10 in de lees toes tand aan de besturingselektroden wordt toegevoerd.

Een halfgeleiderinrichting van de in de aanhef beschreven soort is volgens de uitvinding daardoor gekenmerkt, dat in elk van de geheugencellen in de serieschakeling tussen de eerste en tweede geleiders behalve de genoemde toegangs trans is tor, verder eerste toegangstransistor ge-15 noemd, en de geheugentr ans is tor, een tweede toegangstransistor met geïsoleerde poortelektrode aanwezig is, waarbij de poortelektroden van de tweede toegangstransistors van een rij van geheugencellen verbonden zijn met een voor die rij gemeenschappelijke tweede toegangslijn, waarbij de deco-deur middelen bevat om tijdens schrijven en wissen in iedere rij de eerste 20 en tweede toegangslijnen met aan elkaar conplementaire signalen aan te sturen en tijdens lezen althans in een daartoe gekozen rij de eerste en tweede toegangslijnen met aan elkaar gelijke signalen aan te sturen en waarbij in elke groep van geheugencellen de geïsoleerde besturingselektroden door middel van een met de tweede gemeenschappelijke toegangslijn 25 bestuurbare schakelaar zijn verbonden met een punt van geschikte potentiaal waarmee de potentiaalverschillen die over de geheugentransistor optreden beperkt kunnen worden tot waarden die kleiner of hoogstens vergelijkbaar zijn met de waarden die in de leestoestand over de geheugentransistor kunnen optreden.

30 Bij een belangrijke voorkeursuitvoeringsvorm zijn de met de twee de toegangslijnen bestuurde schakelaars verbonden met een voor een kolom van groepen van geheugencellen gemeenschappelijke tweede besturingslijn, die deel uitmaakt van de verbinding tussen deze schakelaars en het punt van geschikte potentiaal.

35 Door toepassing van de uitvinding wordt op eenvoudige wijze be reikt, dat tijdens schrijven en wissen geen stroom door de geheugencellen kan vloeien terwijl toch de eerste toegangslijn voor de selektie van een rij van geheugencellen kan worden gebruikt. Bij schrijven en wissen worden 830 0 49 7 « ' t 4 EHN 10580 3 de beide toegangs trans is tors zo aangestuurd dat steeds een van beide niet-geleidend is en de stroomweg door de geheugencel onderbreekt. Bovendien wordt de aansturing van de tweede toegangstransistor benut on met behulp van een verdere schakelaar de spanning van de besturingselektroden van 5 niet-geselekteerde geheugentransistors vast te leggen qp een vooraf bepaalde waarde, die laag genoeg is cm te voorkomen of althans in belang-rijke mate tegen te gaan, dat de informatie-inhoud van niet-geselekteerde geheugentransistors ongewenste verandering ondergaat.

Met de genoemde geschikte potentiaal worden tijdens het bedrijf 10 de potentiaalverschillen die in de niet-geselektorde géheugencellen aan de geheugentransistor optreden beperkt tot waarden die van de orde van grootte van de in de leestoestand aan de geheugentransistor optredende potentiaalverschillen of kleiner zijn en die dus wezenlijk kleiner zijn dan de potentiaalverschillen tijdens het schrijven en het wissen. Meestal 15 zullen deze begrensde waarden overeenkomen met de waarden die in de lees-toestand optreden. Afhankelijk van de gekozen organisatie en aansturing van de geheugencellen kunnen de begrensde waarden ook een of twee drempel-spanningen van de toegepaste schakeltrans is toren groter dan de in de lees-toestand optredende waarden zijn.

20 De vooraf bepaalde waarde van de aan te leggen geschikte poten tiaal kan verschillend zijn in de verschillende bedrijfstoestanden van de matrix. Dit geldt vooral als het substraatgebied van de geheugentransistor in de verschillende bedrijfstoestanden verschillende potentialen heeft.

Bij voorkeur is het punt van geschikte potentiaal wel gemeenschap-25 pelijk voor alle groepen van de matrix zodat dit punt van geschikte potentiaal met alleen met de tweede toegangs lijn bestuurbare schakelaars van de matrix is verbonden.

Met voordeel kunnen de transistors van de geheugencellen worden aangebracht in een of meer althans voor een geheugencel gemeenschappelijke 30 substraatgebieden, waarbij de substraatgebieden van een kolom van groepen van geheugencellen met elkaar verbonden of verenigd zijn. Dit maakt het mogelijk cm de substraatgebieden van een kolom van groepen eenvoudig gemeenschappelijk aan te sturen.

Bij een verdere belangrijke voorkeursuitvoeringsvorm zijn de twee-35 de geleiders van de geheugencellen van een kolom van groepen met elkaar verbonden. - Het gebruik van dergelijke voor een kolom gemeenschappelijke tweede geleider vereenvoudigd het benodigde geleiderpatroon, waarbij de tweede toegangs transistors voorkomen dat via deze gemeenschappelijke tweede 8300497 PHN 10580 4 « * i * geleider overspraak tussen verschillende eerste geleiders kan plaatsvinden.

Bij voorkeur zijn de gemeenschappelijke tweede geleider en de substraatgebieden van een kolom van groepen van geheugencellen met elkaar verbonden. Dit betekent bijvoorbeeld dat de met elkaar verbonden of ver-5 enigde substraatgebieden tevens als gemeenschappelijke tweede geleider kunnen dienen.

Voor veel toepassingen kan de geschikte potentiaal met voordeel praktisch gelijk zijn aan de potentiaal die in de leestoestand aan de be-sturingselektroden van de voor lezen geselekteerde geheugencellen wordt 10 toegevoerd. Voor het punt van geschikte potentiaal behoeft dan geen aparte potentiaalwaarde te worden toegevoerd of gegenereerd.

De uitvinding zal nader worden uiteengezet aan de hand van een uitvoeringsvoorbeeld en de bijgaande tekening, waarin

Fig. 1 een elektrisch schema van een voorbeeld van de halfgelei-15 der inrichting volgens de uitvinding toont en

Fig. 2 een deel van een bovenaanzicht van deze halfgeleiderinrichting schematisch weergeeft, waarbij

Fig. 3 en Fig. 4 schematisch doorsneden tonen die resp. volgens de lijnen III-III en IV-IV van fig. 2 verlopen.

20 Het voorbeeld betreft een halfgeleiderinrichting met een matrix van geheugencellen waarvan een deel schematisch is weergegeven in fig. 1.

De geheugencellen zijn in rijen en kolommen gerangschikt. De matrix kan bijvoorbeeld een geheugenmatrix zijn of kan bijvoorbeeld deel uit maken van een programmeerbare logische matrix bekend onder de Engelse benaming 25 "programmable logic array".

Iedere geheugencel heeft een niet-vluchtige geheugentransistor T.j en een daarmee in serie geschakelde toegangstransistor T2. De geheugentransistor heeft een geïsoleerde besturingselektrode 11 en de toe-gangstransistor T2 heeft een geïsoleerde poorteléktrode 12, waarbij de 30 poortelektroden 12 van de toegangstransistors T2 van een rij van geheugencellen verbonden zijn met een voor die rij gemeenschappelijke toegangs-lijn 13. De toegangslijnen 13 zijn verbonden met een decodeur 14 voor het aansturen van de toegangslijnen 13 met selektiesignalen, waarbij de toegangs trans is tors T2 van een gekozen rij van geheugencellen geleidend zijn 35 terwijl de toegangs transistors T2 van de overige, de niet-gekozen rijen van geheugencellen niet-geleidend zijn.

Iedere rij van geheugencellen bestaat uit tenminste twee groepen bijvoorbeeld , G^, , G2n, waarbij in elk van deze groepen de ge- 8300497 * 1 * - * PHN 10580 5 isoleerde besturingselektroden 11 met elkaar en door middel van een met de gemeenschappelijke toegangslijn 13 bestuurbare schakelaar 36 met een voor een kolom van groepen G^, G21.........of G1nr G2n.......gemeenschap pelijke besturinqslijn 15 zijn verbonden.

5 Praktisch zullen de groepen veelal acht geheugencellen bevatten zodat in elke groep één hyte van 8 bits aan informatie kan worden opgeslagen. Afhankelijk van de praktische toepassing kunnen de groepen echter ook een ander aantal, bijvoorbeeld vier, zestien of meer geheugencellen bevatten.

10 Iedere geheugencel is aan een uiteinde van de serieschakeling van geheugentrans is tor en toegangstrans is tor T2 verbonden met een voor een kolom van geheugencellen gemeenschappelijke eerste geleider 16 en is aan het andere uiteinde van de serieschakeling gekoppeld met een voor tenminste een kolom van geheugencellen gemeenschappelijke tweede geleider 17.

15 Het onderhavige voorbeeld heeft een voor alle geheugencellen van de matrix gemeenschappelijke tweede geleider 17 of althans zijn alle tweede geleiders 17 van de gehele matrix direct met elkaar verbonden via de lijnen 23 en 24.

Volgens de uitvinding is in elk van de geheugencellen in de 20 serieschakeling tussen de eerste en tweede geleiders 16 resp. 17 behalve de genoemde toegangstransistor T2, verder de eerste toegangstransistor T2 genoemd, en de geheugentrans is tor een tweede toegangstransistor met geïsoleerde poorteléktrode 18 aanwezig, waarbij de poortelektroden 18 van de tweede toegangstransistor van een rij van geheugencellen verbonden 25 zijn met een voor die rij gemeenschappelijke tweede toegangslijn 19 waarbij de schematisch aangegeven decodeur 14 middelen, in fig. 1 aangegeven met twee-ingangs-NIET-EN-poorten 29, heeft cm tijdens het schrijven en wissen in iedere rij de eerste en tweede toegangslijnen 13 resp. 19 met aan elkaar complementaire signalen aan te sturen en tijdens het lezen althans 30 in een voor lezen gekozen of aangewezen rij en bij voorkeur alleen in de gekozen rij, de eerste en tweede toegangslijnen 13 resp. 19 met praktisch aan elkaar gelijke signalen aan te sturen. In het onderhavige voorbeeld is voor elke rij een NIET-EN-poort 20 aangegeven, waaraan behalve het aan de betreffende eerste toegangslijn 13 toegevoerde signaal, ook een lees-35 carmandosignaal VR wordt toegevoerd via de verbindingslijn 21.

In elke groep G11' G1n' G21' G2n...... .. van geheugencellen zijn de met elkaar verbonden geïsoleerde besturingselektroden 11 door middel van een met de tweede gemeenschappelijke toegangslijn 19 bestuurbare 830 0 49 7 • .' PHN 10580 6 schakelaar 22 verbonden met een punt van geschikte potentiaal Vp via de lijnen 23 en 24 die in dit voorbeeld de tweede geleiders 17 met elkaar verbinden. De geschikte potentiaal Vp is zo gekozen dat de potentiaalverschillen die over de geheugentransistors in de niet-gekozen rijen van 5 geheugencellen worden beperkt tot waarden die ten hoogste van de zelfde orde van grootte zijn als de waarden die in de lees toes tand van een ge-heugencel over de geheugentransistor van deze te lezen gèheugencel kunnen optreden.

De inrichting is voorts voorzien van een decodeur 25 voor het 10 kiezen van een kolom van groepen van geheugencellen ......of G^n, G2n......., waarbij bijvoorbeeld met behulp van schakelaars 26 en 27 en inverters 28 aan een gekozen bes tarings lijn 15 een potentiaal Vc en aan de overige, de niet-gekozen besturingslijnen 15 de eerder genoemde geschikte potentiaal Vp wordt toegevoerd.

15 Deze bijzondere vorm heeft als extra voordeel dat niet alleen aan de besturingselektroden 11 in niet-gekozen rijen, maar ook aan de besturingselektroden 11 in de niet-gekozen groepen van de gekozen rij een bepaalde, vastgestelde potentiaal wordt toegevoerd die de potentiaalverschillen over de niet-gekozen geheugentransistors beperkt houdt.

20 De eerste geleiders 16 kunnen alle net een versterker voor uit lezen van informatie en het toevoeren van te schrijven informatie zijn verbonden. Ook kunnen zoals in het onderhavige voorbeeld via met de decodeur 25 aangestuurde schakelaars 29 steeds alleen de eerste geleiders 16 van de gekozen kolom van groepen van geheugencellen met lijnen 30 en ver-25 sterkers 31 zijn verbonden. Het aantal lijnen 30 is dan gelijk aan het aantal geheugencellen per groep G^ ^.......

De decodeurs 14 en 25 hebben enkele aansluitingen 32 voor de voeding en het aanbieden van adresinformatie. De decodeur 33 heeft aansluitingen 34 voor de voeding en voor signalen waarmee de gewenste be-30 drijfstoestand zoals lezen, schrijven en wissen wordt aangegeven. Deze decodeur 33 genereert op overigens bekende wijze de gewenste potentialen Vc, vpen^.

De versterkers 31 hebben aansluitingen 35 voor de voeding en het invoeren en af voeren van informaties ignalen.

35 Het zal duidelijk zijn dat de aansturing van de matrix van ge heugencellen met decodeurs 14, 25 en 33 en versterkers 31 op zichzelf ook op andere bekende wijze kan worden gerealiseerd. In het kader van de onderhavige uitvinding is vooral van belang dat de geheugen (feilen een 830 0 49 7 PHN 10580 7 tweede toegangstransistor hebben en een tweede toegangslijn 19 die bij schrijven en wissen in tegenfase met de eerste toegangslijn 13 wordt aangestuurd en waarmee een verdere schakelaar 22 wordt bediend. Op deze wijze wordt bereikt dat tijdens schrijven en wissen geen stroon door de ge-5 heugencellen vloeit en de besturingselektroden 11 van de geheugentransis-tors in niet-geselekteerde geheugencellen op een geschikte potentiaal worden gehouden.

De geheugentr arts is tors kunnen van elk gebruikelijk type zijn.

Zij kunnen een zwevende poortelektrcde hebben zoals in het genoemde Ameri-10 kaanse octrooischrift 4,266,283 of in IEEE Journal of Solid-State Circuits, Vol.SC-7, No.5, Oktober 1972, blz. 369-375, waarbij tunnelen of lawine-doorslag wordt toegepast. Bij voorkeur zijn de geheugentrans is tors echter van het type met een diëlektrische laag waarin in een niet-gelei-dende tussenlaag lading kan worden opgeslagen, waarbij de hoeveelheid op-15 geslagen lading de informatie-inhoud van de geheugentransistor bepaalt. Voorbeelden van dergelijke géheugentransistors zijn onder meer beschreven in IEEE Transactions on Electron Devices, Vol. ED-27, No.1, januari 1980, blz. 266-276, de internationale octrooiaanvrage met publicatienummer TO 82/02275 en de niet-voorgepubliceerde Nederlandse octrooiaanvrage 20 8200756 (PHN 10280).

Uitgevoerd in het bekende proces ter vervaardiging van veld-effekttransistors met zelfregistrerende geïsoleerde poortelektroden behoeven de toegangs transistors en de toegangslijn 19 weinig extra ruimte aan het half geleider oppervlak in te netten, narrelijk weinig meer dan de 25 ruimte voor het geleiderspoor dat de toegangslijn 19 en de poortelektrcde 18 vormt. Bij het gebruik van geheugentransistors T2 met ladingsopslag in het poortdiëlectricum kunnen de drie transistors , T2 en bovendien worden verenigd in een struktuur met twee toe- en afvoerzones waartussen de drie kanaalgebieden direkt aan elkaar aansluiten zodat in feite een 30 enkele transistor met drie geïsoleerde poortelektroden ontstaat.

Overigens behoeven de toegangstrans is tors T2 en niet noodzakelijk aan tegenoverliggende zijden van de geheugentransistor gerangschikt te zijn, maar kan de geheugentransistor aan een zijde direkt met de eerste of de tweede geleider 16 resp. 17 verbonden zijn terwijl de an-35 dere zijde is verbonden met de serieschakeling van de toegangs trans is tors T2 en T3. Vooral bij geheugentransistors met ladingsopslag in het poortdiëlectricum heeft echter de rangschikking met transistor in het midden de voorkeur omdat dan de toegangstransistor aan de met de tweede 83 0 0 49 7 PHN 10580 8

I I

# geleider verbonden zijde direkt kunnen worden verbonden net het halfge-leidersubstraatgebied waarin de transistors , T2 en zijn aangebracht.

De schakelaars 22 en 36 zijn bij voorkeur uitgevoerd als op zichzelf bekende transmissiepoorten die elk bestaan uit twee in tegenfase 5 aangestuurde complementaire transistors 22 en 22a resp. 36 en 36a waarvan de hoofdstroombanen aan elkaar parallel geschakeld zijn. Zoals bekend kunnen door transmissepoorten in beide richtingen signalen praktisch zonder spanningsverlies worden doorgegeven.

Ook de schakelaars 26 en 27 zijn bij voorkeur als transmissie-10 poort uitgevoerd. De schakelaars 22, 26, 27 of 36 kunnen echter ook als enkelvoudige transistors, bijvoorbeeld als veldeffekttransistor met geïsoleerde poortelektrode en van hetzelfde geleidingstype als de toegangs-transistors en T^, worden uitgevoerd.

De toegangstransistors en zullen, eventueel rekening hou- 15 dend met de potentiaal van het substraatgebied waarin de transistors zijn aangebracht (back gate spanning), meestal van het verrijkingstype zijn.

De enkelvoudige schakeltransistors 22,26,27,29 en 36 zullen een geschikt gekozen drempelspanning hebben, waarbij de schakeltransistors 22,27 en 29 van het verrij kings type kunnen zijn en de schakeltransistors 26 en 36 bij 20 voorkeur van het verarmings type zijn om te voorkomen dat de doorgegeven spanning een drempelspanning lager is dan de aangeboden, de door te geven spanning. Het kan dan echter gewenst zijn cm bijvoorbeeld de door de deco-deurs 14 en 25 geleverde spanningen aan te passen. In het beschreven voorbeeld kan in dit geval daardoor dat de meest negatieve spanningen van de 25 decodeurs 14 en 25 tenminste een bedrag gelijk aan de drempelspanning van de schakeltransistors 26 en 36 van het ver armings type negatiever gekozen worden dan de meest negatieve waarde van de spanningen V_ en V zeker gesteld worden dat de schakeltransistors 26 en 36 van het ver armings type ook inderdaad in de niet-geleidende toestand geschakeld worden.

30 Bij transmissiepoorten worden de stuurelektroden van de beide parallel geschakelde complementaire transistors gebruikelijk in tegenfase aangestuurd. De transistors zijn dan óf beide geleidend óf beide niet-geleidend.

Bij de transmissiepoorten 22,22a en 36,36a zijn de stuursignalen 35 bij schrijven en wissen in tegenfase. Tijdens het lezen echter zijn de stuursignalen op de lijnen 13 en 19 in de gekozen rij praktisch aan elkaar gelijk. Dit betekent dat in beide transmissiepoorten éên transistor geleidend en één transistor niet-geleidend is. Deze situatie kan worden toege- 83 0 0 49 7 1 * PHN 10580 9 staan als tijdens het lezen V^=Vp en deze spanning ongelijk is aan de spanning op de stuurelektroden van de geleidende transistors.

In het onderhavige voorbeeld zijn de geheugen- en toegangstran-sistors , ^2 en T3 ^kanaal transistors en worden op de toegangslijnen 5 spanningen van bijvoorbeeld ongeveer +5 Volt en ongeveer -10 Volt gebruikt. Tijdens het lezen zijn Vc en Vp beide ongeveer 0 Volt. In de geselékteerde rij hebben de transistors T2 en T3 en de n-kanaalschakelaars 22 en 36 een poortspanning van ongeveer 5 Volt, zodat deze geleidend zijn en aan de hiervoor genoemde voorwaarden is voldaan.

10 De halfgeleiderinrichting heeft een gemeenschappelijk halfge- leiderlichaam 40 (fig. 2 t/m 4) met bijvoorbeeld een n-type silicium substraat 41 met een soortelijke weerstand van 3 tot 6 item. In dit n-type substraat 41 zijn op bekende wijze pr-type substraatgebieden 42 en 43 aangebracht. Het in fig. 2 weergegeven deel van de halfgeleiderinrichting 15 toont een substraatgebied 42 dat gemeenschappelijk is voor de geheugencel-len van twee naburige, tot verschillende rijen maar tot eenzelfde kolom behorende groepen. In dit substraatgebied zijn de betreffende transistors ,ï2 en in de vorm van n-kanaal veldeffekttransistors met geïsoleerde poortelektrede aangebracht. De transistors van de twee naburige groe-20 pen hebben een gemeenschappelijk n-type toe voergebied 17. Verdere n-type toe- en af voergebieden van de transistors , T2 en zijn aangegeven met 44,45 en 46.

Het halfgeleider lichaam is voorzien van een patroon van isolerend materiaal 47 dat als veldisolatie dienst-doet. Het kan bijvoorbeeld 25 uit siliciumoxyde bestaan en zijn verkregen door plaatselijke oxydatie van het halfgeleiderlichaam 40. Het patroon van isolerend materiaal definieert actieve gebieden aan het oppervlak 48 van het halfgeleiderlichaam, waarin schakelelementen zijn aangebracht. Onder het patroon van silicium-oxyde 47 kunnen in de p-type gebieden 42 en 43 hoger gedoteerde p-type 30 kanaalonderbrékers 49 en in het n-type substraat 41 hoger gedoteerde n-type kanaalonderbrekers 50, aanwezig zijn.

Op het halfgeleideroppervlak 48 is in de aktieve gebieden onder de poortelektroden 11 van de geheugentrans is toren T2 een diëlectricum aanwezig waarin op gebruikelijke wijze lading kan worden opgeslagen. In 35 het onderhavige voorbeeld heeft dit diëlectricum een dunne siliciumoxyde-laag 51 en een siliciumnitridelaag 52, waarbij de 'siliciumnitridelaag 52 een gemeenschappelijke laag is die onder het gehele geleiderspoor 53 ligt, dat de poortelektroden 11 van de geheugentransistors T2 van een groep van 830 0 49 7 EHN 10580 10 geheugencellen vormt en met elkaar verbindt.

Verder zijn in de fig. 2 en 4 de door geleidersporen gevormde toegangslijnen 13 en 19 aangegeven die elk voor een gehele rij van geheugencellen gemeenschappelijk zijn. In de aktieve gebieden van de geheugen-5 cellen vormen zij poortelektroden 12 resp. 18 die door een poortdiëlec-tricum 54 van het halfgeleideroppervlak 48 zijn gescheiden. De toe- en af voergebieden van de verschillende transistors zijn bedekt met een isolerende laag 55. Deze isolerende laag 55 en het poortdiëlectricum kunnen bijvoorbeeld uit siliciumoxyde bestaan.

10 De geleidersporen 13, 19 en 56 die bijvoorbeeld uit polykristal- lijn halfgeleidermateriaal en/of uit een geschikt metaalsilicide kunnen bestaan, zijn bedekt met een isolerende laag 56. De geleidersporen 13, 19 en 56 behoren tot een eerste laag die door de isolerende laag 56 is gescheiden van een tweede laag van geleidersporen, waartoe de geleidersporen 15 15, 16 en 23 behoren. De geleidersporen van deze tweede laag kunnen uit een geschikt materiaal, zoals bijvoorbeeld aluminium, bestaan.

Via vensters 57 in de isolerende lagen 55 en 56 zijn de n-type afvoergebieden 46 van de transistors van de geheugencellen verbonden met de geleidersporen 16 die voor een kolom van geheugencellen gemeen-20 schappelijke eerste geleiders of bitlijnen vormen. Via vensters 58 zijn de gemeenschappelijke tweede geleiders 17 met de linker verbindingslijn 23 verkonden. Via vensters 59 is deze linker verbindingslijn 23 tevens verbonden met het p-type substraatgebied 42. De linker verbindingslijn 23 verbindt de substraatgebieden 42 van een kolom van groepen met elkaar en 25 met het punt van geschikte potentiaal V . Tussen de p-type substraatgebieden 42 en 43 zijn voor elke groep van geheugencellen twee p-kanaal veldeffekttransistors 22a en 36a in het n-type substraat 41 aanwezig. Deze p-kanaal transistors hebben p-type toe- en afvoerelektrodezones 60, waarvan er een aansluit op het p-type substraatgebied 42 en via het venster 30 59 is verbonden met de linker verbindingslijn 23. Het andere uiteinde van de serieschakeling van deze twee transistors is via een venster 61 verbonden met een verbindingslijn 15. De twee transistors zijn in serie geschakeld met behulp van een venster 62, dat het geleiderspoor 53 overlapt en de aan beide zijden daaraan grenzende elektrodenzones 60 gedeeltelijk 35 blootlegt, en een geleiderspoor 63, dat tot de tweede laag van geleidersporen behoort en dat tot in dit venster 62 reikt.

In het p-type substraatgebied 43 zijn de schakelaars 22 en 36 in de vorm van n-kanaal veldeffekttransistors met geïsoleerde poortelek- 830 0 49 7 EHN 10580 11 % - 0 trede aangebracht. Het suhstraatgebied 43 kan een in de kolanrichting doorlopend aaneengesloten gebied zijn waarin alle schakelaars 22 en 36 voor twee kolorrmen van groepen van geheugencellen kunnen zijn ondergebracht. Over het midden van dit gebied 43 loopt de rechter verbindings-5 lijn 23. De hartlijn van deze rechter verbindingslijn 23 kan een spiegel-as zijn waarbij de in fig. 2 links van deze hartlijn aangegeven kolan van groepen van geheugencellen aan de rechterkant van de hartlijn gespiegeld kan zijn herhaald.

De n-kanaal transistors 22 en 36 hebben n-type elektrodezones 64, 10 waarbij de middelste zone 64 van de serieschakeling van de beide n-kanaal-transistors via een venster 65 aansluit op het geleiderspoor 63. Aan het ene uiteinde van deze serieschakeling is de betreffende elektrodezone 64 via een venster 66 aangesloten op een verbindingslijn 15. Aan het andere uiteinde is de betreffende elektrodezone 64 via een venster 67 verbonden 15 met de rechter verbindingslijn 23.

Met de verbinding 68 is schematisch aangegeven dat de linker en rechter verbindingslijnal 23 met elkaar zijn verbonden. Aan deze lijnen wordt de spanning Vp toegevoerd. Aan de lijnen 15 wordt in de geselekteer-de toestand de spanning Vc en in de niet-geselekteerde toestand de span-20 ning Vp toegevoerd.

Het suhstraatgebied 43 is van een schematisch aangegeven aansluiting 69 voorzien waaraan een negatieve voedingsspanning van bijvoorbeeld ongeveer -10 Volt wordt toegevoerd. Het substraat 41 heeft een schematisch aangegeven aansluiting 70 voor een positieve voedingsspanning 25 VDD van bijvoorbeeld ongeveer + 5 Volt.

De overige, in fig. 1 aangegeven delen van de inrichting, zoals de decodeurs 14,25 en 33 en de versterker 31 kunnen op gebruikelijke wijze in hetzelfde halfgeleiderlichaam 40 samen met de geheugenmatrix worden geïntegreerd. Bij voorkeur worden deze delen in CMOS-techniek uitgevoerd.

30 De beschreven inrichting kan verder op gebruikelijke wijze worden bedreven. Meer details kunnen wat dit betreft bijvoorbeeld worden ontleend aan de eerdergenoemde Nederlandse octrooiaanvrage 8200756 (EHN 10.280).

Voorts kan de beschreven inrichting geheel op gebruikelijke wijze worden vervaardigd. Onder meer kan de werkwijze worden toegepast, die in 35 genoemde Nederlandse octrooiaanvrage 8200756 is beschreven, waarbij de siliciumnitridelaag 52 zoals daarin is voorgesteld kan worden opgedeeld in gescheiden delen, die uitsluitend onder de poortelektrodes 11 boven het kanaalgebied van de geheugentrans is tors zijn gelegen. Ook kunnen de 8300497 I t FHN 10580 12 betreffende, aan het aanbrengen van de eerste laag van geleidersporen voorafgaande etsbehandeling van het siliciumnitride en de daarop volgende oxydatiebehandeling worden overgeslagen, in welk geval een doorlopende siliciumnitridelaag 52 wordt verkregen.

5 Volledigheidshalve wordt opgemerkt, dat de inhoud van eerder genoemde Nederlandse octrooiaanvrage 8200756 (PHN 10.280) en/of van daar-mee korresponderende octrooiaanvragen in andere landen door deze verwijzing geacht wordt deel uit te maken van de onderhavige octrooiaanvrage.

Het zal duidelijk zijn dat de onderhavige uitvinding niet be-10 perkt is tot het beschreven uitvoeringsvoorbeeld maar dat binnen het kader van de uitvinding vele variaties mogelijk zijn. Zo kunnen in plaats van MNOS-transistors andere geheugentrans is tors worden gebruikt die een diëlectricum hebben dat de besturingseléktrode van het halfgeleiderli-chaam scheidt en waarin in een van de besturingselektrode en het halfge-15 leider lichaam gescheiden niet-geleidende tussenlaag lading kan worden ingevangen en opgeslagen, waarbij de hoeveelheid opgeslagen lading de informatie-inhoud van de geheugentransistors bepaalt. De tussenlaag kan zich aan en/of nabij de grenslaag tussen twee isolerende lagen van verschillende samenstelling bevinden, waarbij deze twee isolerende lagen be-20 halve uit oxyde en nitride bijvoorbeeld ook uit siliciumoxyde en aluminium-oxyde kunnen bestaan. Ook kunnen een of beide isolerende lagen oxynitride-lagen zijn. Voorts kan het diëlectricum uit deze twee of ook uit meer dan twee lagen bestaan. Ook kan op andere wijze een diëlectricum net een tussenlaag met vangcentra voor lading worden gerealiseerd, bijvoorbeeld door 25 het inbouwen van halfgeleiderdeeltjes of van geschikte atomen en/of ionen.

In het beschreven voorbeeld zijn alle tweede geleiders 17, alle substraatgebieden van de geheugencellen en één zijde van alle tweede toe-gangstransistors met elkaar en met het punt van geschikte potentiaal verbonden. Het zal duidelijk zijn dat dit voordelen biedt en bijvoorbeeld 30 de pakkingsdichtheid ten goede komt. Echter, afhankelijk van onder meer het type geheugentransistor dat wordt toegepast en de gewenste organisatie en aansturing van de matrix kunnen andere vormen nuttig zijn. Bij voorkeur bevat de verbinding tussen de met de tweede toegangslijn 19 bestuurbare schakelaars 22 en het punt van geschikte potentiaal tenminste voor 35 een kolom van groepen van geheugencellen gemeenschappelijke tweede be-sturingslijnen 23. Voorts kunnen de eerste en tweede geleiders als eerste resp. tweede bitlijn dienen, waarbij de tweede geleiders als in de kolan-richting verlopend geleiderspoor kunnen zijn uitgevoerd of als een voor 8300497 * ! * * ΕΉΝ 10580 13 een kolctn van geheugeneellen gemeenschappelijk subs traatgebied, waarin de transistors van die kolcm zijn ondergebracht. Bij voorkeur zijn de tweede geleiders van een kolcm van groepen van geheugeneellen echter met elkaar verbonden en vormen zij een voor een dergelijke kolcm gemeenschappelijke 5 verbindingslijn.

Indien de substraatgebieden van een kolcm van groepen van geheugeneellen met elkaar verbonden of verenigd worden, kunnen dez.e met elkaar verbonden substraatgebieden of kan dit gemeenschappelijke subs traatgebied bijvoorbeeld als tweede besturingslij n en/of als gemeenschappelijke ver-10 bindingslijn dienen.

In het voorbeeld wordt de geschikte potentiaal zowel aan de substraatgebieden 42 als aan de niet-geselékteerde besturingselektroden 11 toegevoerd. Het potentiaalverschil over het diëlectricum van de MNOS-transistors is in de niet-geselekteerde toestand daardoor gelijk aan nul, 15 waarmee de kans op ongewenste verandering of aantasting van de informatie-inhoud van niet-geselekteerde MNOS-trans is tors zo klein mogelijk is. Aangezien het commandos ignaal in de lees toes tand gelijk is aan V^, is het potentiaalverschil over het diëlectricum in niet-geselekteerde MNOS-transistors beperkt tot de waarde die dit potentiaalverschil heeft in voor 20 lezen van informatie geselekteerde MNOS-transistors.

Zoals vermeld kunnen geheugentrans is tors van elk bekend type war-den toegepast. Daarbij is onder een geheugentransistor iedere struktuur te verstaan, die een geheugenplaats bevat met een halfgeleidergebied en een daarvan door een diëlectricum gescheiden bes turingselektrode en waar-25 bij in het diëlectricum lading kan worden opgeslagen, hetzij doordat in het diëlectricum een zogenoemde zwevende elektrode aangebracht is, hetzij doordat* in het diëlectricum een tussenlaag voorhanden is waarin ladingsdragers kunnen worden ingevangen en opgeslagen, en waarbij het halfgeleidergebied als kanaalgebied is opgenemen in een veldeffëkttransistorstruk-30 tuur en de dreirpelspanning in het kanaalgebied met de hoeveelheid opgeslagen lading veranderbaar is. Het kanaalgebied kan direkt aansluiten op toe- en afvoerelektrodezones van de veldeffekttransis tors truktuur en het kan ook aan een of beide uiteinden aansluiten op een verder kanaalgebied van de veldeffekttrans is tors truktuur dat met een verdere poortelektrode 35 stuurbaar is.

Met de tweede toegangstransistor, de met de tweede toegangslijn bestuurbare schakelaar en de geschikt gekozen potentiaal wordt in de niet-geselekteerde geheugeneellen vooral het potentiaalverschil over het diëlec- 83 0 0 49 7 * 1 PHN 10580 14 tp tricum of het deel van het diëlectricum van de geheugen trans is tor waardoor tijdens schrijven en wissen ladings transport plaatsvindt om de in-formatie-inhoud te veranderen, beter gedefinieerd en/of begrensd tot een waarde waarbij praktisch geen verandering van de informatie-inhoud kan 5 optreden.

De in het voorbeeld aangegeven geleidingstypen kunnen worden verwisseld waarbij de aangegeven spanningen overeenkomstig worden aangepast. Als halfgeleidermateriaal kan in plaats van silicium ook germanium of een Aii^Bv-verbinding worden toegepast.

10 De als veldisolatie dienende isolerende laag 47 kan met behulp van andere gebruikelijke methoden dan plaatselijke oxydatie worden verkregen of door een andere vorm van veldisolatie worden vervangen. De poly-siliciumgeleidersporen 13, 53 en 19 kunnen geheel of gedeeltelijk worden vervangen door geleidersporen van een geschikte metaal zoals molybdeen of 15 een geschikt metaalsilicide.

20 25 30 83 0 0 49 7 35

Claims (12)

1. Halfgeleider inrichting te vattende een matrix van geheugencellen, die in rijen en kolarmen gerangschikt zijn, waarbij iedere geheugencel een niet-vluchtige geheugentrans is tor en een daarmee in serie geschakelde toegangstransistor heeft, waarbij de geheugentransistor een geïsoleerde 5 besturingselektrode en de toegangs trans is tor een geïsoleerde poortelek-trode heeft en waarbij de poorteléktroden van de toegangs trans is tors van een rij van geheugencellen verbonden zijn met een voor die rij gemeenschappelijke toegangslijn en de toegangslijnen zijn verbonden met een de-ccdeur voor het aansturen van de toegangslijnen met selektiesignalen waar-10 bij de toegangstransistors van een gekozen rij van geheugencellen geleidend zijn terwijl de toegangstransistors van de overige rijen van geheugencellen niet-geleidend zijn en waarbij iedere rij van geheugencellen uit tenminste twee groepen van geheugencellen bestaat, waarbij in elk van deze groepen de geïsoleerde besturingselektroden met elkaar ei door mid-15 del van een met de gemeenschappelijke toegangslijn bestuurbare schakelaar met een voor een kolom van groepen gemeenschappelijke besturingslijn zijn verbonden en waarbij iedere geheugencel aan een uiteinde van de serie-schakeling is verbonden met een voor een kolom van geheugencellen gemeenschappelijke eerste geleider en aan het andere uiteinde van de serieschar 20 keling is gekoppeld met een voor tenminste een kolcm van geheugencellen gemeenschappelijke tweede geleider, met het kenmerk, dat in elk van de geheugencellen in de serieschakeling tussen de eerste en tweede geleiders behalve de geheugentransistor en de genoemde toegangs trans is tor, verder eers te toegangs trans is tor genoemd, een tweede toegangs trans is tor met geï-25 soleerde poortelektrode aanwezig is, waarbij de poorteléktroden van de tweede toegangstransistors van een rij van geheugencellen verbonden zijn met een voor die rij gemeenschappelijke tweede toegangslijn, waarbij de decodeur middelen bevat om tijdens schrijven en wissen in iedere rij de eerste en tweede toegangslijnen met aan elkaar complementaire signalen 30 aan te sturen en tijdens lezen althans in een daartoe gekozen rij de eerste en tweede toegangslijnen met praktisch aan elkaar gelijke signalen aan te sturen en waarbij in elke groep van geheugencellen de geïsoleerde besturingselektroden door middel van een met de tweede gemeenschappelijke toegangslijn bestuurbare schakelaar zijn verbonden met een punt van ge-35 schikte potentiaal, waarmee de potentiaalverschillen die over de geheugenr transistors optreden beperkt kunnen worden tot waarden die kleiner of hoogstens vergelijkbaar zijn met de waarden die in de lees toes tand over de geheugentrans is tor kunnen optreden. 8300497 ¢. - PHN 10580 16

21 Half geleider inrichting volgens conclusie 1/ met het kenmerk, dat de verbinding tassen de met de tweede toegangslijn bestuurbare schakelaars en het punt van geschikte potentiaal een voor een kolcm van groepen van geheugencellen gemeenschappelijke tweede besturingslijn bevat.

3. Halfgeleiderinrichting volgens conclusie 2, met het kenmerk, dat de verbinding tussen de genoemde schakelaars en het punt van geschikte potentiaal voor alle groepen van geheugencellen gemeenschappenjk is.

4. Halfgeleiderinrichting volgens conclusie 1,2 of 3, met het kenmerk, dat de transistors van de geheugencellen zijn aangebracht in een 10 of meer althans voor een géheugencel gemeenschappelijke substraatgebieden, waarbij de substraatgebieden van een kolcm van groepen van geheugencellen met elkaar verbonden zijn.

5. Halfgeleiderinrichting volgens conclusie 1,2,3 of 4 net het kenmerk, dat de tweede geleiders van de geheugencellen van een kolcm van groe- 15 pen met elkaar zijn verbonden.

6. Halfgeleiderinrichting volgens conclusie 4 en 5, met het kenmerk, dat de substraatgebieden en de tweede geleiders van een kolcm van groepen van geheugencellen met elkaar zijn verbonden.

7. Halfgeleiderinrichting volgens conclusie 4 of 6, met het kenmerk, 20 dat de met elkaar verbonden substraatgebieden met het punt van geschikte potentiaal zijn verbonden.

8. Halfgeleiderinrichting volgens een of meer der voorgaande conclusies, met het kenmerk, dat de geschikte potentiaal praktisch gelijk is aan de potentiaal die in de lees toes tand aan de bes tur ingselektroden van 25 de geheugentrans is tors van de voor lezen geselekteerde geheugencellen wordt toegevoerd.

9. Halfgeleiderinrichting volgens een of meer der voorgaande conclusies, met het kenmerk, dat alle tweede geleiders en alle substraatgebieden van de geheugencellen met elkaar verbonden zijn.

10. Halfgeleiderinrichting volgens een of meer der voorgaande conclusies, met het kenmerk, dat de geheugentrans is tors een diëlectricum hebben, dat de besturingselektrode van het halfgeleiderlichaam scheidt en waarin in een van de besturingselektrode en het halfgeleiderlichaam gescheiden niet-geleidende tussenlaag lading kan worden ingevangen en op-35 geslagen, waarbij de hoeveelheid opgeslagen lading de informatie-inhoud van de geheugentrans is tor bepaalt.

11. Halfgeleiderinrichting volgens een of meer der voorgaande conclusies, met het kenmerk, dat de besturingslijnen zijn verbonden met 830 0 49 7 rt , » P * EHN 10580 17 middelen om een besturingslij n te selekteren en daaraan een ccnrnandosig-naal toe te voeren en cm aan niet-ges elekteerde bes tur ings lij nen genoemde geschikte potentiaal toe te voeren..

12. Halfgeleiderinrichting volgens een of meer der voorgaande con-5 clusies, met het kenmerk, dat de met de eerste en de tweede toegangslij- * nen bestuurbare schakelaars als transmissiepoort zijn uitgevoerd. 10 15 20 25 30 830 0 49 7 35