JP4287400B2 - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP4287400B2
JP4287400B2 JP2005100955A JP2005100955A JP4287400B2 JP 4287400 B2 JP4287400 B2 JP 4287400B2 JP 2005100955 A JP2005100955 A JP 2005100955A JP 2005100955 A JP2005100955 A JP 2005100955A JP 4287400 B2 JP4287400 B2 JP 4287400B2
Authority
JP
Japan
Prior art keywords
block selection
gate electrode
memory cell
insulating film
plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005100955A
Other languages
English (en)
Other versions
JP2006286697A (ja
Inventor
敦祥 佐藤
紀久子 杉前
正之 市毛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005100955A priority Critical patent/JP4287400B2/ja
Priority to PCT/JP2005/017206 priority patent/WO2006112056A1/en
Priority to KR1020067020134A priority patent/KR100871183B1/ko
Publication of JP2006286697A publication Critical patent/JP2006286697A/ja
Priority to US11/567,805 priority patent/US7692252B2/en
Application granted granted Critical
Publication of JP4287400B2 publication Critical patent/JP4287400B2/ja
Priority to US12/716,322 priority patent/US7919823B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND

Description

この発明は、半導体集積回路装置に係わり、特に、不揮発性半導体メモリを有した半導体集積回路装置に関する。
半導体メモリ、例えば、不揮発性半導体メモリとして、ＥＥＰＲＯＭが知られている。ＥＥＰＲＯＭには、電位を変化させることができるウェル、及びこのウェルに形成されたメモリセルトランジスタを有するものがある。代表的な例は、複数のメモリセルトランジスタから同時にデータを消去するフラッシュメモリ、例えば、ＮＡＮＤ型フラッシュメモリである。
ＮＡＮＤ型フラッシュメモリのメモリセルトランジスタは電荷蓄積層、例えば、浮遊ゲートを有する。メモリセルトランジスタのしきい値のレベルは、浮遊ゲートに蓄積された電子の量に応じて変化する。データはしきい値のレベルに対応され、そして、記憶される。
ＮＡＮＤ型フラッシュメモリは、データを消去するとき、セルウェルと呼ばれるウェルに正の電位を印加する。また、データを書き込むとき、及びデータを読み出すときには、セルウェルの電位は、例えば、０Ｖにされる。
このように、ＮＡＮＤ型フラッシュメモリは、動作に応じてセルウェルの電位を変化させる。このため、セルウェルは、動作に応じた電位をセルウェルに与えるためのセルウェルバイアス回路に接続される。セルウェルバイアス回路で発生された電位は、セルウェルバイアス線を介してメモリセルアレイ中に引き込まれ、さらに、セルウェルコンタクトを介してセルウェルに与えられる。セルウェルバイアス線は、メモリセルアレイ中に、例えば、ビット線と並行して何本かレイアウトされ、セルウェルコンタクトは、メモリセルアレイ中で、かつ、セルウェルバイアス線下に何個か配置される。
ビット線、ワード線、ブロック選択線、及び浮遊ゲート等の配線体は、メモリセルアレイ内に周期性を有してレイアウトされるが、その周期性はセルウェルバイアス線、及びセルウェルコンタクトのところで崩れる。このような周期性が崩れたレイアウトパターンを持つＮＡＮＤ型フラッシュメモリは、特許文献１に記載されている。
特開２０００−９１５４６号公報
この発明は、メモリセルアレイの微細化、及び高集積化を進展させ易い半導体メモリを含む半導体集積回路装置を提供する。
この発明の一態様に係る半導体集積回路装置は、互いに平行して配置され且つ第１方向に沿って延びる複数の第１活性領域と、前記第１活性領域上に形成された一対のブロック選択トランジスタと、前記第１活性領域上に形成され、且つ前記一対の前記ブロック選択トランジスタ間に電流経路が直列接続された複数のメモリセルトランジスタとを含む、複数のメモリセルエリアと、互いに平行して配置され且つ第１方向に沿って延びる複数の第２活性領域と、前記第２活性領域上に形成された一対のダミーブロック選択トランジスタと、前記第２活性領域上に形成され、且つ前記一対の前記ダミーブロック選択トランジスタ間に電流経路が直列接続された複数のダミーメモリセルトランジスタとを含み、隣接する前記メモリセルエリア間に配置されたセルウェルコンタクトエリアと、前記ブロック選択トランジスタに接続され、前記第１方向に沿ったストライプ形状を有するビット線と、前記ビット線と前記ブロック選択トランジスタとを接続する第１プラグと、前記ダミーブロック選択トランジスタに接続され、前記第１方向に沿ったストライプ形状を有するセルウェルバイアス線と、前記セルウェルバイアス線と前記ダミーブロック選択トランジスタとを接続する第２プラグとを具備し、前記ブロック選択トランジスタの各々は、前記第１活性領域上に第１ゲート絶縁膜を介在して形成された下部電極と、前記下部電極上に形成された上部電極とを含み、且つ前記第１方向に直交する第２方向に沿って延設された第１ゲート電極と、前記第１活性領域の表面内において互いに離隔して形成された不純物拡散層とを備え、前記メモリセルトランジスタの各々は、前記第１活性領域上に第２ゲート絶縁膜を介在して浮遊ゲート電極と、前記浮遊ゲート電極上に電極間絶縁膜を介在して形成された制御ゲート電極とを含み、且つ前記第２方向に沿って延設された第２ゲート電極を備え、前記ダミーブロック選択トランジスタの各々は、前記第２活性領域上に第１絶縁膜を介在して形成された第１導電体膜と、前記第１導電体膜上に形成された第２導電体膜とを含み、且つ前記第２方向に沿って延設された第３ゲート電極を備え、前記ダミーメモリセルトランジスタの各々は、前記第２活性領域上に第２絶縁膜を介在して第３導電体膜と、前記第３導電体膜上に第３絶縁膜を介在して形成された第４導電体膜とを含み、且つ前
記第２方向に沿って延設された第４ゲート電極を備え、前記第１絶縁膜は前記第１ゲート絶縁膜と同一の構造を有し、前記第１導電体膜は前記下部電極と同一の構造を有し、且つ前記第２導電体膜は前記上部電極と同一の構造を有し、前記第２絶縁膜は前記第２ゲート絶縁膜と同一の構造を有し、前記第３導電体膜は前記浮遊ゲート電極と同一の構造を有し、前記第３絶縁膜は前記電極間絶縁膜と同一の構造を有し、且つ前記第４導電体膜は前記制御ゲート電極と同一の構造を有し、前記第２方向で隣接する前記ブロック選択トランジスタの第１ゲート電極と、前記ダミーブロック選択トランジスタの前記第３ゲート電極は、ブロック選択線により共通に接続され、前記第２方向で隣接する前記メモリセルトランジスタの第２ゲート電極と、前記ダミーメモリセルトランジスタの前記第４ゲート電極は、ワード線により共通に接続され、前記第１プラグは、前記一対の前記ブロック選択トランジスタの一方の前記不純物拡散層上に、前記第２方向に沿って配置され、前記第２プラグは、前記第２活性領域上に、前記一対の前記ダミーブロック選択トランジスタの一方の前記第３ゲート電極に隣接しつつ、且つ前記第２方向に沿って配置され、前記第１プラグの配置ピッチ、前記第２プラグの配置ピッチ、及び前記第１、第２プラグ間のピッチは同一であり、前記第１、第２活性領域の前記第２方向に沿った幅は同一であり、且つ前記第１、第２活性領域の配置ピッチ、及び前記第１、第２活性領域間のピッチは同一であり、前記ビット線及び前記セルウェルバイアス線の前記第２方向に沿った線幅は同一であり、且つ前記ビット線及び前記セルウェルバイアス線の配置ピッチ、並びに前記ビット線と前記セルウェルバイアス線との間のピッチは同一である。
この発明によれば、メモリセルアレイの微細化、及び高集積化を進展させ易い半導体メモリを含む半導体集積回路装置を提供できる。
半導体集積回路装置を微細化するにあたって、重要な要素の一つがリソグラフィ技術である。リソグラフィ技術の解像度を向上させることで、微細なパターンを半導体集積回路装置に転写させることが可能になっていく。解像度を向上させるには、照明条件の工夫、及びフォトマスクの工夫等、リソグラフィ技術自体の工夫が大切である。
しかし、解像しやすいレイアウトパターンの提供といった、半導体集積回路装置自体の工夫もまた、大切である。例えば、ビット線、及びワード線の周期性の崩れや、さらには、ブロック選択線、セルソース線、及び浮遊ゲート層等があれば、これらの配線体の周期性の崩れも、今後、微細化を進展させる際のネックになる可能性がある。本実施形態は、後者の半導体集積回路装置自体の工夫に関している。
以下、この発明の一実施形態を、図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
図１は、この発明の一実施形態に係る半導体集積回路装置のレイアウト例を示す平面図である。本例は、半導体集積回路装置の一例として半導体メモリ、例えば、ＮＡＮＤ型フラッシュメモリを示す。
図１に示すように、半導体チップ１上には、主にメモリセルアレイ３、ロウデコーダ５、ページバッファ７、及び周辺回路９が配置される。
メモリセルトランジスタは、メモリセルアレイ３にマトリクス状に配置される。ロウデコーダ５は、アドレス信号に従ってメモリセルアレイ３のロウを選択する。ページバッファ７は、書き込み動作時、例えば、外部から与えられた１ページ分の書き込みデータを保持し、保持した書き込みデータをメモリセルアレイ３の、選択されたページに与える。また、読み出し動作時、メモリセルアレイ３から読み出された１ページ分の書き込みデータを保持し、保持した読み出しデータを、例えば、外部に出力する。周辺回路９には、コマンドデコーダ、昇圧回路、及びセルウェルバイアス回路等のメモリ周辺回路が配置される。
本例のメモリセルアレイ３は、セルウェル、例えば、Ｐ型のセルウェル（CELL P-WELL）上に形成される。メモリセルアレイ３には、メモリセルエリア１１とセルウェルコンタクトエリア１３とが設定される。メモリセルエリア１１、及びセルウェルコンタクトエリア１３は複数あり、例えば、交互に設定される。
（回路例）
図２は、図１に示すメモリセルアレイ３の回路例を示す回路図である。
図２に示すように、メモリセルエリア１１には、メモリセルトランジスタＭＴ、ソース側ブロック選択トランジスタＳＴＳ、及びドレイン側ブロック選択トランジスタＳＴＤが配置される。これらトランジスタＭＴ、ＳＴＳ、及びＳＴＤはセルウェル（CELL P-WELL）に形成され、バックゲートをセルウェル（CELL P-WELL）に接続する。
また、セルウェルコンタクトエリア１３には、ダミーメモリセルトランジスタＤＭＴ、ダミーソース側ブロック選択トランジスタＤＳＴＳ、及びダミードレイン側ブロック選択トランジスタＤＳＴＤが配置される。これらダミートランジスタＤＭＴ、ＤＳＴＳ、及びＤＳＴＤはセルウェル（CELL P-WELL）に形成され、トランジスタＭＴ、ＳＴＳ、及びＳＴＤと同じく、バックゲートをセルウェル（CELL P-WELL）に接続する。ダミートランジスタＤＭＴ、及びＤＳＴＳの構造は、トランジスタＭＴ、及びＳＴＳの構造と同じである。また、ダミートランジスタＤＳＴＤの構造は、ソース／ドレインの一方の導電型がセルウェル（CELL P-WELL）と同じであることを除いて、トランジスタＳＴＤの構造と同じである。これらダミートランジスタＤＭＴ、ＤＳＴＤ、及びＤＳＴＳは、メモリセル、及びブロック選択トランジスタとしては使用しない。
ビット線ＢＬは、カラム方向に沿ってメモリセルエリア１１に配置され、トランジスタＳＴＤのソース／ドレインの一方に接続される。
セルウェルバイアス線ＣＰＷＥＬＬは、ビット線ＢＬと並行してセルウェルコンタクトエリア１３に配置され、セルウェル（CELL P-WELL）に接続される。本例では、セルウェル（CELL P-WELL）に、ダミートランジスタＤＳＴＤのソース／ドレインの一方を介して接続される。ダミートランジスタＤＳＴＤのソース／ドレインの一方の導電型は、セルウェル（CELL P-WELL）の導電型と同じである。本例では、例えば、Ｐ型である。セルウェルバイアス線ＣＰＷＥＬＬは、セルウェル（CELL P-WELL）にバイアス電位を与える配線である。バイアス電位は、セルウェルバイアス回路において発生される。セルウェル（CELL P-WELL）は、例えば、読み出し動作時、及び書き込み動作において低い電位（例えば、０Ｖ）に、セルウェルバイアス線ＣＰＷＥＬＬを介してバイアスされる。また、消去動作時においては高い電位（例えば、２０Ｖ）に、セルウェルバイアス線ＣＰＷＥＬＬを介してバイアスされる。
セルソース線ＳＲＣは、ロウ方向に沿ってメモリセルエリア１１、及びセルウェルコンタクトエリア１３の双方を横断して配置される。カラム方向は、ロウ方向と交差する方向であり、例えば、カラム方向は、ロウ方向と直交する。セルソース線ＳＲＣは、トランジスタＳＴＳのソース／ドレインの一方、及びダミートランジスタＤＳＴＳのソース／ドレインの一方に接続される。
トランジスタＭＴは、トランジスタＳＴＤのソース／ドレインの他方と、トランジスタＳＴＳのソース／ドレインの他方との間に直列に接続される。同じくダミートランジスタＭＴも、ダミートランジスタＤＳＴＤのソース／ドレインの他方と、ダミートランジスタＤＳＴＳのソース／ドレインの他方との間に直列に接続される。
ロウ方向に沿って並んだトランジスタＭＴの制御ゲート、及びダミートランジスタＤＭＴの制御ゲートは共通に接続され、ワード線ＷＬとして機能する。
同様に、ロウ方向に沿って並んだトランジスタＳＴＳのゲート、及びダミートランジスタＤＳＴＳのゲートは共通に接続され、ソース側ブロック選択線ＳＧＳとして機能する。
同様に、ロウ方向に沿って並んだトランジスタＳＴＤのゲート、及びダミートランジスタＤＳＴＤのゲートは共通に接続され、ドレイン側ブロック選択線ＳＧＳとして機能する。
（構造例）
図３〜図５は、図１に示すメモリセルアレイ３の構造例を示す平面図である。図３はゲートレイアウトパターン例を示し、以下同様に、図４は第１層メタル（Ｍ０）レイアウトパターン例を、図５は第２層メタル（Ｍ１）レイアウトパターン例を示す。また、図６は図３〜図５中の６−６線に沿う断面図、図７は図３〜図５中の７−７線に沿う断面図、図８は図３〜図５中の８−８線に沿う断面図である。
図３〜図８に示すように、例えば、Ｐ型の半導体基板（P-SUBSTRATE）、例えば、Ｐ型のシリコン基板１中には、Ｎ型のセルウェル（CELL N-WELL）３３、及びＰ型のセルウェル（CELL P-WELL）３５が形成される。セルウェル３３は、セルウェル３５を基板１から電気的に分離する。
基板１の表面領域（図３〜図８においてはセルウェル３５の表面領域）内、には、素子分離絶縁膜３７が形成される。素子分離絶縁膜３７の一例は、シャロートレンチアイソレーション（ＳＴＩ）である。素子分離絶縁膜３７は、基板１の表面領域（図３〜図８においてはセルウェル３５の表面領域）に、活性領域ＡＡを分離する。本例では、メモリセルエリア１１の活性領域ＡＡのレイアウトパターンと、セルウェルコンタクトエリア１３の活性領域ＡＡのレイアウトパターンとが同じである。
活性領域ＡＡ上には、ゲート絶縁膜３９が形成される。ゲート絶縁膜３９の一例は、二酸化シリコン膜である。ゲート絶縁膜３９上には、浮遊ゲート（ＦＧ）４１が形成される。浮遊ゲート４１の一例は、導電性のポリシリコン膜である。浮遊ゲート４１上には、ゲート間絶縁膜４３が形成される。ゲート間絶縁膜４３の一例は、窒化シリコン膜／二酸化シリコン膜／窒化シリコン膜の三層構造膜（ＯＮＯ膜）である。ゲート間絶縁膜４３上には、制御ゲート４５が形成される。制御ゲート４５の一例は、導電性ポリシリコン膜と珪化金属膜との積層構造膜（ポリサイド膜）である。
メモリセルトランジスタＭＴ、及びダミーメモリセルトランジスタＤＭＴのゲート電極は、浮遊ゲート４１、ゲート間絶縁膜４３、及び制御ゲート４５の積層構造を含む。制御ゲート４５は、ロウ方向に沿って並ぶトランジスタＭＴ、及びダミートランジスタＤＭＴどうしで共有され、ワード線ＷＬとして機能する。
ブロック選択トランジスタＳＴＤ（又はＳＴＳ）、及びダミーブロック選択トランジスタＤＳＴＤ（又はＤＳＴＳ）のゲート電極は、浮遊ゲート４１と同じ導電体膜４１´、ゲート間絶縁膜４３と同じ絶縁膜４３´、及び制御ゲート４５と同じ導電体膜４５´が利用された積層構造を含む。本例の絶縁膜４３´は開孔４７を有し、導電体膜４５´は開孔４７を介して導電体膜４１´に電気的に接続される。本例においては、導電体膜４１´、及び導電体膜４５´は、ロウ方向に沿って並ぶトランジスタＳＴＤ（又はＳＴＳ）、及びダミートランジスタＤＳＴＤ（又はＤＳＴＳ）どうしで共有され、ドレイン側ブロック選択線ＳＧＤ（又はソース側ブロック選択線ＳＧＳ）として機能する。
このように、本例では、メモリセルエリア１１に配置されたゲートのレイアウトパターンと、及びセルウェルコンタクトエリア１３に配置されたゲートのレイアウトパターンとが同じである。
活性領域ＡＡの、トランジスタＭＴのゲート電極どうし間下の部分にはＮ型ソース／ドレイン拡散層４９が形成される。また、Ｎ型ソース／ドレイン拡散層４９は、活性領域ＡＡの、トランジスタＭＴのゲート電極とトランジスタＳＴＤ（又はＳＴＳ）のゲート電極との間下の部分、ダミートランジスタＤＭＴのゲート電極どうし間下の部分、及びダミートランジスタＤＭＴのゲート電極とダミートランジスタＤＳＴＤ（又はＤＳＴＳ）のゲート電極との間下の部分にも形成される。
活性領域ＡＡの、トランジスタＳＴＤのゲート電極どうし間下の部分には、Ｎ型ソース／ドレイン拡散層４９´が形成される。
また、活性領域ＡＡの、ダミートランジスタＤＳＴＤのゲート電極どうし間下の部分には、セルウェル３５と同じ導電型のＰ型拡散層５０が形成される。
また、活性領域ＡＡの、トランジスタＳＴＳのゲート電極どうし間下の部分、及びダミートランジスタＤＳＴＳのゲート電極どうし間下の部分には、Ｎ型ソース／ドレイン拡散層４９´´が形成される。
Ｎ型ソース／ドレイン拡散層４９´、及びＰ型拡散層５０は、プラグ５１に接続される。また、Ｎ型ソースドレイン拡散層４９´´は、プラグ５２に接続される。プラグ５１、５２の一例は金属膜である。金属膜の例は、チタン膜や、タングステン膜である。本例では、メモリセルエリア１１に配置されたプラグ５１、５２のレイアウトパターンと、セルウェルコンタクトエリア１３に配置されたプラグ５１、５２のレイアウトパターンとが同じである。
プラグ５１は、ローカル内部配線５３に接続される。ローカル内部配線５３の一例は、金属膜である。金属膜の例は、アルミニウム膜や、銅膜である。
プラグ５２は、セルソース線ＳＲＣに接続される。セルソース線ＳＲＣの一例は、金属膜である。金属膜の例は、アルミニウム膜や、銅膜である。本例では、セルソース線ＳＲＣは、ローカル内部配線５３と同じ平面上にある。これらは、例えば、同じ導電体膜、例えば、第１層メタル（Ｍ０）を利用して形成される。そして、本例では、メモリセルエリア１１に配置された第１層メタル（Ｍ０）のレイアウトパターンとセルウェルコンタクトエリアに配置された第１層メタル（Ｍ０）のレイアウトパターンとが同じである。
ローカル内部配線５３はプラグ５５に接続される。本例では、メモリセルエリア１１に配置されたプラグ５５のレイアウトパターンと、セルウェルコンタクトエリア１３に配置されたプラグ５５のレイアウトパターンとが同じである。
メモリセルエリア１１に配置されたプラグ５５は、ビット線ＢＬに接続される。また、セルウェルコンタクトエリア１３に配置されたプラグ５５は、セルウェルバイアス線ＣＰＷＥＬＬに接続される。本例では、ビット線ＢＬ、及びセルウェルバイアス線ＣＰＷＥＬＬは同じ導電体層、例えば、第２層メタル（Ｍ１）を利用して形成される。そして、例えば、図８に示されるように、ビット線ＢＬのロウ方向に沿った幅、及びセルウェルバイアス線ＣＰＷＥＬＬのロウ方向に沿った幅Ｗが同じである。さらに、ビット線ＢＬ、及びセルウェルバイアス線ＣＰＷＥＬの配置ピッチＰが同じである。つまり、本例においては、ビット線ＢＬのレイアウトパターンと、セルウェルバイアス線ＣＰＷＥＬＬのレイアウトパターンとは同じとなる。
この発明の一実施形態に係る半導体集積回路装置は、メモリセルアレイ３中に配置される物理的構造体のレイアウトパターンが、メモリセルエリア１１とセルウェルコンタクトエリア１３とで同じである。このため、物理的構造体の周期性が、セルウェルコンタクトエリア１３のところで崩れることがなく、周期性は、メモリセルアレイ３の全域で一定となる。物理的構造体とは、例えば、ＮＡＮＤ型フラッシュメモリでは、ビット線ＢＬ、ワード線ＷＬ、ブロック選択線ＳＧＳ、ＳＧＤ、及びセルウェルバイアス線ＣＰＷＥＬＬである。
図９、及び図１０を参照して、この発明の一実施形態に係る半導体集積回路装置の利点の一つを説明する。
利点の一つは、メモリセルアレイ３からダミーエリアを減らすことができること、もしくは無くすことができること、である。
図９Ａは、この発明の一実施形態に係る半導体集積回路装置のメモリセルアレイの平面図であり、ビット線、及びセルウェルバイアス線のレイアウトパターンを示す。また、図１０Ａは、この発明の参考例に係る半導体集積回路装置のメモリセルアレイの平面図であり、同じくビット線、及びセルウェルバイアス線のレイアウトパターンを示す。
図９Ａに示すように、一実施形態によれば、ビット線ＢＬ、及びセルウェルバイアス線ＣＰＷＥＬＬのレイアウトパターンが、メモリセルエリア１１とセルウェルコンタクトエリア１３とで同じである。このため、ビット線ＢＬ、及びセルウェルバイアス線ＣＰＷＥＬＬのレイアウトパターンの周期性は、メモリセルアレイ３の全域で一定となる。
対して、図１０Ａに示すように、参考例、例えば、特許文献１に記載されるデバイスでは、セルウェルバイアス線ＣＰＷＥＬＬの幅が、ビット線ＢＬの幅よりも広いので、ビット線ＢＬ、及びセルウェルバイアス線ＣＰＷＥＬＬのレイアウトパターンの周期性は、セルウェルコンタクトエリア１３のところで崩れる。
これによる弊害は、ビット線ＢＬのリソグラフィを均一に行うことが困難なことである。この理由の一つは、図１０Ｂに示すように、フォトマスク１００のセルウェルバイアス線パターン部分Ａと、ビット線パターン部分Ｂとの間に、透過部分/遮光部分の比率に粗密差が生ずることにある。セルウェルバイアス線パターンは幅が広いから遮光部分が多い。従って、遮光部分は密である。反対にビット線パターンは幅が狭いから遮光部分が少ない。従って、遮光部分は粗である。粗密差は、部分Ａを通過する平均通過光量と、部分Ｂを通過する平均通過光量とに差Δ０を生じさせる。差Δ０のために、部分Ａと部分Ｂとの間には、平均通過光量が変化する部分Ｃが生ずる。部分Ｃには、セルウェルバイアス線パターンではなく、部分Ｂと同じようにビット線パターンが形成される。しかし、部分Ｃ付近を通過する平均通過光量は、部分Ｂ付近を通過する平均通過光量と異なるから、形成されるビット線ＢＬの幅には差が生ずる。ビット線ＢＬの幅が異なれば、例えば、ビット線容量が変わるので、半導体メモリとしては、読み出し速度や書き込み速度のビット線間ばらつきが大きくなる。これは、半導体メモリとしての性能を劣化させる。このため、部分Ｃにはビット線パターンを形成するものの、図１０Ａに示すように、実際のデバイスにおいては、メモリとして使用しない領域（ダミーエリア）１５とするのが一般的である。
対して、一実施形態によれば、セルウェルバイアス線ＣＰＷＥＬＬの幅が、ビット線ＢＬの幅と同じであり、かつ、配置ピッチも均一である。このため、図９Ｂに示すように、フォトマスク１００のセルウェルバイアス線パターン部分Ａと、ビット線パターン部分Ｂとの間に、透過部分/遮光部分の比率に粗密差が生じない。この結果、部分Ａを通過する平均通過光量は、部分Ｂを通過する平均通過光量と同じとなり、参考例のような、平均通過光量が変化する部分Ｃが無くなる。従って、メモリセルアレイ３からダミーエリア１５を減らすことができ、もしくは無くすことも可能である。
このように、ダミーエリア１５を減らすこと、もしくは無くすことができれば、図１１に示すように、メモリ容量を一定とした場合には、メモリセルアレイ３の面積を縮小できる、という利点を得ることができる。
また、図１２に示すように、メモリセルアレイ３の面積を一定とした場合には、メモリセルエリア１１を増やすことができるから、メモリ容量を増加できる、という利点を得ることができる。
従って、一実施形態によれば、メモリセルアレイ３の微細化、及びメモリセルアレイ３の高集積化を進展させ易い半導体メモリを提供できる。
なお、セルウェルバイアス線ＣＰＷＥＬＬの容量を大きくする、あるいは抵抗値を下げたい場合には、一実施形態のように、セルウェルバイアス回路を、複数のセルウェルバイアス線に接続すれば良い。例えば、一実施形態では、セルウェルコンタクトエリア１３一つ当たり、セルウェルバイアス回路は２本のセルウェルバイアス線ＣＰＷＥＬＬに接続される。
次に、一実施形態に係る半導体集積回路装置に施された周期性を崩さないための工夫のいくつかについて説明する。
（セルウェルコンタクト）
一実施形態では、セルウェルバイアス線ＣＰＷＥＬＬの下に、セルウェルコンタクト用ダミートランジスタを持つ。コンタクト用ダミートランジスタは、Ｐ型のセルウェル３５と同じ導電型のＰ型ソース／ドレイン部分５０を有する。コンタクト用ダミートランジスタは、一実施形態においては、図７に示したようにダミーブロック選択トランジスタＤＳＴＤである。セルウェルバイアス線ＣＰＷＥＬＬと、セルウェル３５との接続（セルウェルコンタクト）は、Ｐ型ソース／ドレイン部分５０を介して為される。
このように、セルウェルコンタクトに、トランジスタのソース／ドレイン部分を利用することで、例えば、図１０Ａに示した参考例のような、特異パターンを形成せずに済む。
従って、セルウェルコンタクトエリア１３のゲートレイアウトパターンと、メモリセルエリア１１のゲートレイアウトパターンとを同じにすることができる。
Ｐ型ソース／ドレイン部分５０は、例えば、以下のようにして形成することができる。
まず、コンタクト用ダミートランジスタのソース／ドレイン部分に、他のトランジスタと同様に、Ｎ型のソース／ドレイン部分を形成する。この後、例えば、コンタクト用ダミートランジスタのソース／ドレイン部分のみに、Ｐ型不純物を導入し、Ｎ型のソース／ドレイン部分の導電型をＰ型に変えれば良い。
また、一実施形態では、ビット線ＢＬの下に、トランジスタを持つ。このトランジスタは、Ｐ型のセルウェル３５のとは異なる導電型のＮ型のソース／ドレイン部分４９´を有する。このトランジスタは、一実施形態においては、図６に示したようにブロック選択トランジスタＳＴＤである。
ビット線ＢＬは、トランジスタのＮ型のソース／ドレイン部分４９´に、接続部材を介して接続される。一実施形態ではプラグ５１である。また、セルウェルバイアス線は、コンタクト用ダミートランジスタのＰ型のソース／ドレイン部分５０に、接続部材を介して接続される。一実施形態ではプラグ５１である。これらプラグ５１は、図３に示したように、一実施形態においては、ロウ方向に沿って一列に並ぶ。
このように、プラグ５１をロウ方向に沿って一列に並べると、セルウェルコンタクトエリア１３のプラグ５１のレイアウトパターンと、メモリセルエリア１１のプラグ５１のレイアウトパターンとを同じにすることができる。
また、従来、プラグ５１にはドープトポリシリコン、例えば、Ｎ型のソース／ドレイン部分４９´と同じＮ型のドープトポリシリコンを用いる場合がある。しかし、一実施形態では、ソース／ドレイン部分に、Ｎ型の部分４９´とＰ型の部分５０とがある。このため、プラグ５１にドープトポリシリコンを用いると、プラグ５１とソース／ドレイン部分との間に、ＰＮジャンクションを形成する場合がある。ＰＮジャンクションの形成を防ぐためには、例えば、プラグ５１に、上述したように、金属を用いると良い。金属の例は、上述したように、チタン、タングステンである。
（ブロック選択線）
一般的に、ブロック選択線は、その抵抗値を下げるために、他の導電体層を用いてシャントする。このため、他の導電体層を、ブロック選択線に接続するブロック選択線コンタクトエリアが必要となる。このコンタクトエリアも、メモリセルアレイ３中のレイアウトパターンの周期性を崩す。
一実施形態では、ブロック選択線コンタクトエリアが無い。代わりに、例えば、電荷蓄積層４１（ＦＧ）と同じ導電体を利用して形成された導電層４１´に、制御ゲート４５と同じ導電体を利用して形成された導電体膜４５´を接続する。この接続は、図６、及び図７に示したように、絶縁膜４３´に形成された開孔４７を介して行う。
このように、導電層４１´に、導電体膜４５´を接続することで、ブロック選択線の抵抗値を下げることができる。そして、その接続を、絶縁膜４３´に形成された開孔４７を介して行うことで、メモリセルアレイ３中に、ブロック選択線コンタクトエリアを設けずに済む。
このように、一実施形態によれば、ブロック選択線の低抵抗値を図った場合でも、メモリセルアレイ３のレイアウトパターンの周期性を崩すことが無い。
なお、図１３、及び図１４に示すように、導電層４１´と導電体膜４５´との接続は、開孔４７を形成せずに、絶縁膜４３´を除去して導電層４１´の上面を導電体膜４５´の下面に接触させるようにしても良い。図１３は図６に示す断面に対応し、図１４は図７に示す断面に対応する。
以上、この発明を一実施形態により説明したが、この発明は一実施形態に限定されるものではなく、その実施にあたっては、発明の要旨を逸脱しない範囲で種々に変形することが可能である。そして、この発明の実施形態は上記一実施形態が唯一の実施形態でもない。
また、上記一実施形態には、種々の段の発明が含まれており、各実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。
また、上記実施形態では、この発明を半導体集積回路装置、例えば、半導体メモリに適用した例に基づき説明したが、上述したような半導体メモリを内蔵した半導体集積回路装置、例えば、プロセッサ、システムＬＳＩ等もまた、この発明の範疇である。
図１はこの発明の一実施形態に係る半導体集積回路装置のレイアウト例を示す平面図 図２は図１に示すメモリセルアレイ３の回路例を示す回路図 図３は図１に示すメモリセルアレイ３のゲートレイアウトパターン例を示す平面図 図４は図１に示すメモリセルアレイ３の第１層メタルレイアウトパターン例を示す平面図 図５は図１に示すメモリセルアレイ３の第２層メタルレイアウトパターン例を示す平面図 図６は図３〜図５中の６−６線に沿う断面図 図７は図３〜図５中の７−７線に沿う断面図 図８は図３〜図５中の８−８線に沿う断面図 図９Ａはこの発明の一実施形態に係る半導体集積回路装置のメモリセルアレイの平面図、図９Ｂはフォトマスクの平均通過光量を示す図 図１０Ａはこの発明の参考例に係る半導体集積回路装置のメモリセルアレイの平面図、図１０Ｂはフォトマスクの平均通過光量を示す図 図１１は一実施形態による利点を示す図 図１２は一実施形態による利点を示す図 図１３は一実施形態の変形例に係る半導体集積回路装置の断面図 図１４は一実施形態の変形例に係る半導体集積回路装置の断面図
符号の説明
３…メモリセルアレイ、１１…メモリセルエリア、１３…セルウェルコンタクトエリア、３５…セルウェル、ＢＬ…ビット線、ＷＬ…ワード線、ＳＧＤ、ＳＧＳ…ブロック選択線、ＣＰＷＥＬＬ…セルウェルバイアス線。

Claims (2)

  1. 互いに平行して配置され且つ第１方向に沿って延びる複数の第１活性領域と、前記第１活性領域上に形成された一対のブロック選択トランジスタと、前記第１活性領域上に形成され、且つ前記一対の前記ブロック選択トランジスタ間に電流経路が直列接続された複数のメモリセルトランジスタとを含む、複数のメモリセルエリアと、
    互いに平行して配置され且つ第１方向に沿って延びる複数の第２活性領域と、前記第２活性領域上に形成された一対のダミーブロック選択トランジスタと、前記第２活性領域上に形成され、且つ前記一対の前記ダミーブロック選択トランジスタ間に電流経路が直列接続された複数のダミーメモリセルトランジスタとを含み、隣接する前記メモリセルエリア間に配置されたセルウェルコンタクトエリアと、
    前記ブロック選択トランジスタに接続され、前記第１方向に沿ったストライプ形状を有するビット線と、
    前記ビット線と前記ブロック選択トランジスタとを接続する第１プラグと、
    前記ダミーブロック選択トランジスタに接続され、前記第１方向に沿ったストライプ形状を有するセルウェルバイアス線と、
    前記セルウェルバイアス線と前記ダミーブロック選択トランジスタとを接続する第２プラグと
    を具備し、前記ブロック選択トランジスタの各々は、前記第１活性領域上に第１ゲート絶縁膜を介在して形成された下部電極と、前記下部電極上に形成された上部電極とを含み、且つ前記第１方向に直交する第２方向に沿って延設された第１ゲート電極と、前記第１活性領域の表面内において互いに離隔して形成された不純物拡散層とを備え、
    前記メモリセルトランジスタの各々は、前記第１活性領域上に第２ゲート絶縁膜を介在して浮遊ゲート電極と、前記浮遊ゲート電極上に電極間絶縁膜を介在して形成された制御ゲート電極とを含み、且つ前記第２方向に沿って延設された第２ゲート電極を備え、
    前記ダミーブロック選択トランジスタの各々は、前記第２活性領域上に第１絶縁膜を介在して形成された第１導電体膜と、前記第１導電体膜上に形成された第２導電体膜とを含み、且つ前記第２方向に沿って延設された第３ゲート電極を備え、
    前記ダミーメモリセルトランジスタの各々は、前記第２活性領域上に第２絶縁膜を介在して第３導電体膜と、前記第３導電体膜上に第３絶縁膜を介在して形成された第４導電体膜とを含み、且つ前記第２方向に沿って延設された第４ゲート電極を備え、
    前記第１絶縁膜は前記第１ゲート絶縁膜と同一の構造を有し、前記第１導電体膜は前記下部電極と同一の構造を有し、且つ前記第２導電体膜は前記上部電極と同一の構造を有し、
    前記第２絶縁膜は前記第２ゲート絶縁膜と同一の構造を有し、前記第３導電体膜は前記浮遊ゲート電極と同一の構造を有し、前記第３絶縁膜は前記電極間絶縁膜と同一の構造を有し、且つ前記第４導電体膜は前記制御ゲート電極と同一の構造を有し、
    前記第２方向で隣接する前記ブロック選択トランジスタの第１ゲート電極と、前記ダミーブロック選択トランジスタの前記第３ゲート電極は、ブロック選択線により共通に接続され、
    前記第２方向で隣接する前記メモリセルトランジスタの第２ゲート電極と、前記ダミーメモリセルトランジスタの前記第４ゲート電極は、ワード線により共通に接続され、
    前記第１プラグは、前記一対の前記ブロック選択トランジスタの一方の前記不純物拡散層上に、前記第２方向に沿って配置され、
    前記第２プラグは、前記第２活性領域上に、前記一対の前記ダミーブロック選択トランジスタの一方の前記第３ゲート電極に隣接しつつ、且つ前記第２方向に沿って配置され、
    前記第１プラグの配置ピッチ、前記第２プラグの配置ピッチ、及び前記第１、第２プラグ間のピッチは同一であり、
    前記第１、第２活性領域の前記第２方向に沿った幅は同一であり、且つ前記第１、第２活性領域の配置ピッチ、及び前記第１、第２活性領域間のピッチは同一であり、
    前記ビット線及び前記セルウェルバイアス線の前記第２方向に沿った線幅は同一であり、且つ前記ビット線及び前記セルウェルバイアス線の配置ピッチ、並びに前記ビット線と前記セルウェルバイアス線との間のピッチは同一である
    ことを特徴とする半導体集積回路装置。
  2. 前記第１プラグは、前記不純物拡散層上に形成された第３プラグと、前記第３プラグ上に形成され、前記ビット線に接続された第４プラグとを含み、
    前記第２プラグは、前記第２活性領域上に形成された第５プラグと、前記第５プラグ上に形成され、前記セルウェルバイアス線に接続された第６プラグとを含む
    ことを特徴とする請求項１に記載の半導体集積回路装置。
JP2005100955A 2005-03-31 2005-03-31 半導体集積回路装置 Expired - Fee Related JP4287400B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005100955A JP4287400B2 (ja) 2005-03-31 2005-03-31 半導体集積回路装置
PCT/JP2005/017206 WO2006112056A1 (en) 2005-03-31 2005-09-12 Eeprom array with well contacts
KR1020067020134A KR100871183B1 (ko) 2005-03-31 2005-09-12 반도체 집적 회로 장치
US11/567,805 US7692252B2 (en) 2005-03-31 2006-12-07 EEPROM array with well contacts
US12/716,322 US7919823B2 (en) 2005-03-31 2010-03-03 EEPROM array with well contacts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005100955A JP4287400B2 (ja) 2005-03-31 2005-03-31 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JP2006286697A JP2006286697A (ja) 2006-10-19
JP4287400B2 true JP4287400B2 (ja) 2009-07-01

Family

ID=36177762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005100955A Expired - Fee Related JP4287400B2 (ja) 2005-03-31 2005-03-31 半導体集積回路装置

Country Status (4)

Country Link
US (2) US7692252B2 (ja)
JP (1) JP4287400B2 (ja)
KR (1) KR100871183B1 (ja)
WO (1) WO2006112056A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005002739B4 (de) 2005-01-20 2010-11-25 Infineon Technologies Ag Verfahren zum Herstellen eines Feldeffekttransistors, Tunnel-Feldeffekttransistor und integrierte Schaltungsanordnung mit mindestens einem Feldeffekttransistor
US7948021B2 (en) * 2007-04-27 2011-05-24 Kabushiki Kaisha Toshiba Semiconductor memory device and method of fabricating the same
KR100966265B1 (ko) * 2008-02-15 2010-06-28 재단법인서울대학교산학협력재단 차단 게이트 라인을 갖는 낸드 플래시 메모리 어레이와 그동작 및 제조방법
KR101022666B1 (ko) 2008-08-27 2011-03-22 주식회사 하이닉스반도체 메모리 소자 및 그 제조 방법
JP5197406B2 (ja) * 2009-01-27 2013-05-15 株式会社東芝 半導体記憶装置
JP6367044B2 (ja) * 2014-08-13 2018-08-01 ルネサスエレクトロニクス株式会社 半導体装置
CN107431044B (zh) * 2015-06-24 2021-11-30 瑞萨电子株式会社 半导体器件
KR102420539B1 (ko) * 2015-08-26 2022-07-14 에스케이하이닉스 주식회사 반도체 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4311358C2 (de) 1992-04-07 1999-07-22 Mitsubishi Electric Corp Nicht-flüchtige Halbleiterspeichereinrichtung und Betriebsverfahren für eine nicht-flüchtige Halbleiterspeichereinrichtung und Verfahren zum Programmieren von Information in eine nicht-flüchtige Halbleiterspeichereinrichtung
US5973374A (en) * 1997-09-25 1999-10-26 Integrated Silicon Solution, Inc. Flash memory array having well contact structures
JP3905984B2 (ja) 1998-09-11 2007-04-18 株式会社東芝 不揮発性半導体記憶装置
US6353242B1 (en) * 1998-03-30 2002-03-05 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory
GB9813130D0 (en) * 1998-06-17 1998-08-19 Harada Ind Europ Limited Antenna assembly
KR100304710B1 (ko) 1999-08-30 2001-11-01 윤종용 셀 어레이 영역내에 벌크 바이어스 콘택 구조를 구비하는 비휘발성 메모리소자
US6847087B2 (en) * 2002-10-31 2005-01-25 Ememory Technology Inc. Bi-directional Fowler-Nordheim tunneling flash memory
JP2004326864A (ja) * 2003-04-22 2004-11-18 Toshiba Corp 不揮発性半導体メモリ
JP4832767B2 (ja) * 2005-02-03 2011-12-07 株式会社東芝 半導体集積回路装置及びそのデータプログラム方法

Also Published As

Publication number Publication date
US7919823B2 (en) 2011-04-05
US7692252B2 (en) 2010-04-06
US20070096218A1 (en) 2007-05-03
KR100871183B1 (ko) 2008-12-01
JP2006286697A (ja) 2006-10-19
KR20070026431A (ko) 2007-03-08
WO2006112056A1 (en) 2006-10-26
US20100155814A1 (en) 2010-06-24

Similar Documents

Publication Publication Date Title
KR101095726B1 (ko) 반도체장치 및 그 제조방법
US6925008B2 (en) Non-volatile semiconductor memory device with a memory unit including not more than two memory cell transistors
JP3583579B2 (ja) 不揮発性半導体記憶装置およびその製造方法
KR100915468B1 (ko) 비휘발성 반도체 메모리
JP4802040B2 (ja) 不揮発性半導体記憶装置
JP4287400B2 (ja) 半導体集積回路装置
US7271063B2 (en) Method of forming FLASH cell array having reduced word line pitch
JP2007299975A (ja) 半導体装置およびその製造方法
US20120135356A1 (en) Semiconductor device
US10559581B2 (en) Semiconductor device
KR101038127B1 (ko) 불휘발성 반도체 기억 장치
US7358129B2 (en) Nonvolatile semiconductor memory device and a method of the same
JP2003249578A (ja) 半導体集積回路装置
JP2006344735A (ja) 半導体装置
JP2003051557A (ja) 不揮発性半導体記憶装置
JP2009277847A (ja) 不揮発性半導体記憶装置
JP4271223B2 (ja) 半導体集積回路装置
JP2009164349A (ja) 不揮発性半導体記憶装置及びその製造方法
JP5099691B2 (ja) 半導体装置
US8390076B2 (en) Semiconductor device and manufacturing method thereof
JP2007043185A (ja) 半導体集積回路装置
JP2010165788A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090326

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees