JP2006344735A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006344735A JP2006344735A JP2005168338A JP2005168338A JP2006344735A JP 2006344735 A JP2006344735 A JP 2006344735A JP 2005168338 A JP2005168338 A JP 2005168338A JP 2005168338 A JP2005168338 A JP 2005168338A JP 2006344735 A JP2006344735 A JP 2006344735A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- semiconductor device
- nonvolatile memory
- memory element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】半導体装置は、不揮発性メモリ素子C100を含む半導体装置であって、第1領域10Aと、該第1領域10Aに隣接した第2領域10Bと、該第2領域10Bに隣接した第3領域10Cとを含み、さらに、半導体層10に設けられ、不揮発性メモリ素子C100の形成領域を画定する分離絶縁層20と、前記第1領域10Aに形成された第1拡散層12と、前記第2領域10Bに形成されたP型の第1ソース領域及び第1ドレイン領域36と、前記第3領域10Cに形成されたP型の第2ソース領域及び第2ドレイン領域38と、前記半導体層10上方に形成された絶縁層30と、前記絶縁層30上方に形成された導電層32とを含む。
【選択図】図1
Description
不揮発性メモリ素子を含む半導体装置であって、
前記不揮発性メモリ素子は、第1領域と、該第1領域に隣接して形成された第2領域と、該第2領域に隣接して形成された第3領域とを含み、
さらに、前記不揮発性メモリ素子は、
半導体層と、
前記半導体層に設けられ、前記不揮発性メモリ素子の形成領域を画定する分離絶縁層と、
前記第1領域の前記半導体層に形成された第1拡散層と、
前記第2領域であって、前記半導体層に形成されたP型の第1ソース領域及び第1ドレイン領域と、
前記第3領域であって、前記半導体層に形成されたP型の第2ソース領域及び第2ドレイン領域と、
前記不揮発性メモリ素子の前記形成領域の前記半導体層上方に形成された絶縁層と、
前記絶縁層上方に形成された導電層と、
を含む。
前記第2領域の前記半導体層であって、前記第1ソース領域及び前記第1ドレイン領域の周囲に形成された、N型の第2拡散層を含み、
前記第1拡散層は、N型であり、
前記第1拡散層と前記第2拡散層とは、連続していることができる。
前記第3領域の半導体層であって、前記第2ソース領域及び前記第2ドレイン領域の周囲に形成された、N型の第3拡散層を含み、
前記第2拡散層と前記第3拡散層との間の前記半導体層に、P型の第4拡散層が形成されていることができる。
不揮発性メモリ素子を含む半導体装置であって、
前記不揮発性メモリ素子は、第1領域と、該第1領域に隣接して形成された第2領域と、該第2領域に隣接して形成された第3領域とを含み、
さらに、前記不揮発性メモリ素子は、
半導体層と、
前記半導体層に設けられ、前記不揮発性メモリ素子の形成領域を画定する分離絶縁層と、
前記第1領域であって、前記半導体層に形成された第1導電型の第1ソース領域及び第1ドレイン領域と、
前記第2領域の前記半導体層に形成された第1拡散層と、
前記第3領域であって、前記半導体層に形成された第1導電型の第2ソース領域及び第2ドレイン領域と、
前記不揮発性メモリ素子の前記形成領域の前記半導体層上方に形成された絶縁層と、
前記絶縁層上方に形成された導電層と、
を含む。
前記第1領域の半導体層であって、前記第1ソース領域及び前記第1ドレイン領域の周囲に形成された、第2導電型の第2拡散層と、
前記第3領域の半導体層であって、前記第2ソース領域及び前記第2ドレイン領域の周囲に形成された、第2導電型の第3拡散層と、
を含む、半導体装置。
不揮発性メモリ素子を含む半導体装置であって、
前記不揮発性メモリ素子は、第1領域と、該第1領域に隣接して形成された第2領域と、該第2領域に隣接して形成された第3領域とを含み、
さらに、前記不揮発性メモリ素子は、
半導体層と、
前記半導体層に設けられ、前記不揮発性メモリ素子の形成領域を画定する分離絶縁層と、
前記第1領域であって、前記半導体層上方に形成された第1ソース領域及び第1ドレイン領域と、
前記第2領域の前記半導体層に形成された第1拡散層と、
前記第3領域であって、前記半導体層上方に形成された第2ソース領域及び第2ドレイン領域と、
前記不揮発性メモリ素子の前記形成領域の前記半導体層上方に形成された絶縁層と、
前記絶縁層上方に形成された導電層と、
を含む。
前記第1領域の前記半導体層であって、前記第1ソース領域及び前記第1ドレイン領域の周囲に形成された、第2導電型の第2拡散層と、
前記第3領域の半導体層であって、前記第2ソース領域及び前記第2ドレイン領域の周囲に形成された、第2導電型の第3拡散層と、
を含むことができる。
上記記載の不揮発性メモリ素子を複数含む、半導体装置であって、
第1不揮発性メモリ素子と、
前記第1の不揮発性メモリ素子と隣接して設けられた第2の不揮発性メモリ素子と、を含み、
前記第2不揮発性メモリ素子は、前記第1不揮発性メモリ素子の前記導電層の一の辺を軸として対称に配置されている。
請求項5または7に記載の不揮発性メモリ素子を複数含む、半導体装置であって、
第1不揮発性メモリ素子と、
前記第1不揮発性メモリ素子の前記第1不揮発性メモリ素子の前記導電層の一の辺を軸として対称に配置された第2の不揮発性メモリ素子と、を含み、
前記第1不揮発性メモリ素子の前記第2拡散層と、前記第2不揮発性メモリ素子の前記第2拡散層とは、連続していることができる。
前記第1導電型はP型であり、前記第2導電型はN型であることができる。
1.1.第1の実施の形態
図1ないし図3は、第1の実施の形態にかかる半導体装置を説明するための図である。図1は、本実施の形態にかかる半導体装置を示す斜視図である。図2は、フローティングゲート電極と各種不純物領域との位置関係を示す平面図である。図3(A)は、図2のA−A線に沿った断面図であり、図3(B)は、図2のB−B線に沿った断面図であり、図3(C)は、C−C線に沿った断面図である。なお、図1の斜視図のX−X線と、図2のX−X線に対応している。
次に、第2の実施の形態にかかる半導体装置について、図4ないし図6を参照しつつ説明する。第2の実施の形態にかかる半導体装置は、第1の実施の形態にかかる半導体装置と比してコントロールゲートの構造が異なる例である。具体的には、本実施の形態にかかる半導体装置では、フローティングゲート電極32下に設けられたN型の不純物領域をコントロールゲートとしている点が第1の実施の形態と異なる点である。図4は、本実施の形態の半導体装置に含まれるメモリセルC100を示す斜視図であり、図5は、メモリセルC100のフローティングゲート電極32と、各種不純物領域の配置を示す平面図であり、図6(A)は、図5のA−A線に沿った断面図である。図6(B)は、図5のB−B線に沿った断面である。図6(C)は、図5のC−C線に沿った断面図である。なお、第1の実施の形態と同様の構造、同様の部材については、詳細な説明を省略する。
次に、第3の実施の形態について図7、8を参照しつつ説明する。図7、8は、本実施の形態にかかる半導体装置を模式的に示す斜視図であり、図8は、メモリセルC100のフローティングゲート電極32と、各種不純物領域の配置を示す平面図である。本変形例では、第1領域10Aないし第3領域10Cの配置が異なる例である。なお、以下の説明では、第2の実施の形態にかかる不揮発性記憶装置と異なる構造について説明し、共通する構造についての説明は省略する。
次に、第3の実施の形態にかかる半導体装置の実験例について説明する。本実験例では、図7、8に示す構造のメモリセルを形成した。そして、メモリセルC100に、表1に示す条件で各端子に電圧を印加し、メモリセルC100に流れた電流(セル電流)を測定した。その結果を、図9に示す。図9に示すグラフにおいて、縦軸はセル電流であり、横軸はPチャネル型MOSトランジスタ100Bのドレイン領域に各種電圧を印加した累積時間である。なお、図9中のBL=「X」Vとは、ビット線(MOSトランジスタ100Bのドレイン領域)に「X」Vを印加したことを示している。
次に、第1ないし第3の実施の形態にかかる半導体装置の動作方法について説明する。図10は、第1ないし第2の実施の形態にかかる不揮発性記憶装置の等価回路を示す図である。図1ないし図3および図4ないし図6では、特に図示しないが、本実施の形態の不揮発性メモリには、選択トランジスタが設けられている。図10に示すように、選択トランジスタのゲート電極は、ワード線と電気的に接続され、ドレイン領域は、ビット線に電気的に接続されている。そして、ソース領域は、書き込み領域のMOSトランジスタ100Bのドレイン領域36と電気的に接続している。書き込み領域のトランジスタのソース領域は、グランド線に接続されている。
次に、上述の半導体装置の製造方法について、図11、12を参照しつつ説明する。図11、12は、本実施の形態にかかる半導体装置の製造工程を説明するための斜視図である。なお、以下の説明では、第1の実施の形態にかかる半導体装置の製造方法について説明をした後に、第2の実施の形態の不揮発性記憶装置の製造方法で異なる点について説明する。
次に、本実施の形態にかかる半導体装置について、図13を参照しつつ説明する。本実施の形態にかかる半導体装置は、上述の1.の項で述べた不揮発性メモリ素子が複数配置されたメモリセルアレイA100を含む。なお、図13は、メモリセルアレイA100の一部を示す図である。
Claims (10)
- 不揮発性メモリ素子を含む半導体装置であって、
前記不揮発性メモリ素子は、第1領域と、該第1領域に隣接して形成された第2領域と、該第2領域に隣接して形成された第3領域とを含み、
さらに、前記不揮発性メモリ素子は、
半導体層と、
前記半導体層に設けられ、前記不揮発性メモリ素子の形成領域を画定する分離絶縁層と、
前記第1領域の前記半導体層に形成された第1拡散層と、
前記第2領域であって、前記半導体層に形成されたP型の第1ソース領域及び第1ドレイン領域と、
前記第3領域であって、前記半導体層に形成されたP型の第2ソース領域及び第2ドレイン領域と、
前記不揮発性メモリ素子の前記形成領域の前記半導体層上方に形成された絶縁層と、
前記絶縁層上方に形成された導電層と、
を含む、半導体装置。 - 請求項1において、
前記第2領域の前記半導体層であって、前記第1ソース領域及び前記第1ドレイン領域の周囲に形成された、N型の第2拡散層を含み、
前記第1拡散層は、N型であり、
前記第1拡散層と前記第2拡散層とは、連続している、半導体装置。 - 請求項2において、
前記第3領域の半導体層であって、前記第2ソース領域及び前記第2ドレイン領域の周囲に形成された、N型の第3拡散層を含み、
前記第2拡散層と前記第3拡散層との間の前記半導体層に、P型の第4拡散層が形成されている、半導体装置。 - 不揮発性メモリ素子を含む半導体装置であって、
前記不揮発性メモリ素子は、第1領域と、該第1領域に隣接して形成された第2領域と、該第2領域に隣接して形成された第3領域とを含み、
さらに、前記不揮発性メモリ素子は、
半導体層と、
前記半導体層に設けられ、前記不揮発性メモリ素子の形成領域を画定する分離絶縁層と、
前記第1領域であって、前記半導体層に形成された第1導電型の第1ソース領域及び第1ドレイン領域と、
前記第2領域の前記半導体層に形成された第1拡散層と、
前記第3領域であって、前記半導体層に形成された第1導電型の第2ソース領域及び第2ドレイン領域と、
前記不揮発性メモリ素子の前記形成領域の前記半導体層上方に形成された絶縁層と、
前記絶縁層上方に形成された導電層と、
を含む、半導体装置。 - 請求項4において、
前記第1領域の半導体層であって、前記第1ソース領域及び前記第1ドレイン領域の周囲に形成された、第2導電型の第2拡散層と、
前記第3領域の半導体層であって、前記第2ソース領域及び前記第2ドレイン領域の周囲に形成された、第2導電型の第3拡散層と、
を含む、半導体装置。 - 不揮発性メモリ素子を含む半導体装置であって、
前記不揮発性メモリ素子は、第1領域と、該第1領域に隣接して形成された第2領域と、該第2領域に隣接して形成された第3領域とを含み、
さらに、前記不揮発性メモリ素子は、
半導体層と、
前記半導体層に設けられ、前記不揮発性メモリ素子の形成領域を画定する分離絶縁層と、
前記第1領域であって、前記半導体層に形成された第1ソース領域及び第1ドレイン領域と、
前記第2領域の前記半導体層に形成された第1拡散層と、
前記第3領域であって、前記半導体層に形成された第2ソース領域及び第2ドレイン領域と、
前記不揮発性メモリ素子の前記形成領域の前記半導体層上方に形成された絶縁層と、
前記絶縁層上方に形成された導電層と、
を含む、半導体装置。 - 請求項6において、
前記第1領域の前記半導体層であって、前記第1ソース領域及び前記第1ドレイン領域の周囲に形成された、第2導電型の第2拡散層と、
前記第3領域の半導体層であって、前記第2ソース領域及び前記第2ドレイン領域の周囲に形成された、第2導電型の第3拡散層と、
を含む、半導体装置。 - 請求項1ないし7のいずれかに記載の不揮発性メモリ素子を複数含む、半導体装置であって、
第1不揮発性メモリ素子と、
前記第1の不揮発性メモリ素子と隣接して設けられた第2の不揮発性メモリ素子と、を含み、
前記第2不揮発性メモリ素子は、前記第1不揮発性メモリ素子の前記導電層の一の辺を軸として対称に配置されている、半導体装置。 - 請求項5または7に記載の不揮発性メモリ素子を複数含む、半導体装置であって、
第1不揮発性メモリ素子と、
前記第1不揮発性メモリ素子の前記第1不揮発性メモリ素子の前記導電層の一の辺を軸として対称に配置された第2の不揮発性メモリ素子と、を含み、
前記第1不揮発性メモリ素子の前記第2拡散層と、前記第2不揮発性メモリ素子の前記第2拡散層とは、連続している、半導体装置。 - 請求項4ないし9のいずれかにおいて、
前記第1導電型はP型であり、前記第2導電型はN型である、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005168338A JP2006344735A (ja) | 2005-06-08 | 2005-06-08 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005168338A JP2006344735A (ja) | 2005-06-08 | 2005-06-08 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006344735A true JP2006344735A (ja) | 2006-12-21 |
Family
ID=37641481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005168338A Pending JP2006344735A (ja) | 2005-06-08 | 2005-06-08 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006344735A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007149943A (ja) * | 2005-11-28 | 2007-06-14 | Nec Electronics Corp | 不揮発性メモリセル及びeeprom |
JP2013102119A (ja) * | 2011-11-07 | 2013-05-23 | Ememory Technology Inc | 不揮発性メモリーセル |
JP2014086435A (ja) * | 2012-10-19 | 2014-05-12 | Floadia Co Ltd | 不揮発性半導体記憶装置 |
JP2014239205A (ja) * | 2013-06-07 | 2014-12-18 | 力旺電子股▲ふん▼有限公司 | 不揮発性メモリ構造 |
US8958245B2 (en) | 2010-06-17 | 2015-02-17 | Ememory Technology Inc. | Logic-based multiple time programming memory cell compatible with generic CMOS processes |
US9042174B2 (en) | 2010-06-17 | 2015-05-26 | Ememory Technology Inc. | Non-volatile memory cell |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62200769A (ja) * | 1986-02-28 | 1987-09-04 | Nec Corp | 半導体記憶装置 |
JPS63166274A (ja) * | 1986-12-22 | 1988-07-09 | エッセジーエッセ ミクロエレットロニカ ソチエタ ペル アノニマ | ビット毎に書込みおよび消去可能な単層ポリシリコン層を有するeepromメモリセル |
JPH05267606A (ja) * | 1992-03-19 | 1993-10-15 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JPH0685275A (ja) * | 1990-12-31 | 1994-03-25 | Sgs Thomson Microelettronica Spa | プログラム回路に向かうインターフェイスから分離された外部回路に向かうインターフェイスを有する単一金属レベルのゲートを有するeepromセル |
JPH0846067A (ja) * | 1994-07-29 | 1996-02-16 | Ricoh Co Ltd | 不揮発性半導体メモリ装置 |
JPH1070250A (ja) * | 1996-08-26 | 1998-03-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH1070203A (ja) * | 1995-11-21 | 1998-03-10 | Programmable Microelectron Corp | Pmos単一ポリ非揮発性メモリ構成体 |
JP2001185633A (ja) * | 1999-12-15 | 2001-07-06 | Texas Instr Inc <Ti> | Eepromデバイス |
JP2001257324A (ja) * | 2000-03-09 | 2001-09-21 | Hitachi Ltd | 半導体集積回路 |
JP2003060071A (ja) * | 2001-08-08 | 2003-02-28 | Seiko Epson Corp | 半導体集積回路装置 |
WO2003088366A1 (fr) * | 2002-04-15 | 2003-10-23 | Stmicroelectronics Sa | Dispositif semiconducteur de memoire, non volatile, programmable et effacable electriquement, a une seule couche de materiau de grille, et plan memoire correspondant |
WO2004006340A1 (en) * | 2002-07-09 | 2004-01-15 | Impinj,Inc. | Floating-gate semiconductor structures |
JP2004200553A (ja) * | 2002-12-20 | 2004-07-15 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2005039067A (ja) * | 2003-07-15 | 2005-02-10 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
-
2005
- 2005-06-08 JP JP2005168338A patent/JP2006344735A/ja active Pending
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62200769A (ja) * | 1986-02-28 | 1987-09-04 | Nec Corp | 半導体記憶装置 |
JPS63166274A (ja) * | 1986-12-22 | 1988-07-09 | エッセジーエッセ ミクロエレットロニカ ソチエタ ペル アノニマ | ビット毎に書込みおよび消去可能な単層ポリシリコン層を有するeepromメモリセル |
JPH0685275A (ja) * | 1990-12-31 | 1994-03-25 | Sgs Thomson Microelettronica Spa | プログラム回路に向かうインターフェイスから分離された外部回路に向かうインターフェイスを有する単一金属レベルのゲートを有するeepromセル |
JPH05267606A (ja) * | 1992-03-19 | 1993-10-15 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JPH0846067A (ja) * | 1994-07-29 | 1996-02-16 | Ricoh Co Ltd | 不揮発性半導体メモリ装置 |
JPH1070203A (ja) * | 1995-11-21 | 1998-03-10 | Programmable Microelectron Corp | Pmos単一ポリ非揮発性メモリ構成体 |
JPH1070250A (ja) * | 1996-08-26 | 1998-03-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2001185633A (ja) * | 1999-12-15 | 2001-07-06 | Texas Instr Inc <Ti> | Eepromデバイス |
JP2001257324A (ja) * | 2000-03-09 | 2001-09-21 | Hitachi Ltd | 半導体集積回路 |
JP2003060071A (ja) * | 2001-08-08 | 2003-02-28 | Seiko Epson Corp | 半導体集積回路装置 |
WO2003088366A1 (fr) * | 2002-04-15 | 2003-10-23 | Stmicroelectronics Sa | Dispositif semiconducteur de memoire, non volatile, programmable et effacable electriquement, a une seule couche de materiau de grille, et plan memoire correspondant |
WO2004006340A1 (en) * | 2002-07-09 | 2004-01-15 | Impinj,Inc. | Floating-gate semiconductor structures |
JP2004200553A (ja) * | 2002-12-20 | 2004-07-15 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2005039067A (ja) * | 2003-07-15 | 2005-02-10 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007149943A (ja) * | 2005-11-28 | 2007-06-14 | Nec Electronics Corp | 不揮発性メモリセル及びeeprom |
US8958245B2 (en) | 2010-06-17 | 2015-02-17 | Ememory Technology Inc. | Logic-based multiple time programming memory cell compatible with generic CMOS processes |
US9042174B2 (en) | 2010-06-17 | 2015-05-26 | Ememory Technology Inc. | Non-volatile memory cell |
JP2013102119A (ja) * | 2011-11-07 | 2013-05-23 | Ememory Technology Inc | 不揮発性メモリーセル |
JP2014086435A (ja) * | 2012-10-19 | 2014-05-12 | Floadia Co Ltd | 不揮発性半導体記憶装置 |
JP2014239205A (ja) * | 2013-06-07 | 2014-12-18 | 力旺電子股▲ふん▼有限公司 | 不揮発性メモリ構造 |
US9041089B2 (en) | 2013-06-07 | 2015-05-26 | Ememory Technology Inc. | Nonvolatile memory structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100724029B1 (ko) | 반도체 장치 및 트랜지스터 | |
JP5985293B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US8189377B2 (en) | Semiconductor device | |
TWI642166B (zh) | 半導體裝置及其製造方法 | |
KR100736506B1 (ko) | 불휘발성 기억 장치 | |
JP4818061B2 (ja) | 不揮発性半導体メモリ | |
JP2001244424A (ja) | 半導体集積回路装置および半導体集積回路装置の製造方法 | |
KR20150077339A (ko) | 반도체 장치 | |
US9368506B2 (en) | Integrated circuits and methods for operating integrated circuits with non-volatile memory | |
JP4405489B2 (ja) | 不揮発性半導体メモリ | |
JP4287400B2 (ja) | 半導体集積回路装置 | |
JP2009130136A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2006344735A (ja) | 半導体装置 | |
US20070241387A1 (en) | Nonvolatile semiconductor memory device | |
US7358129B2 (en) | Nonvolatile semiconductor memory device and a method of the same | |
JP2007335717A (ja) | 不揮発性メモリ及びその製造方法 | |
US7936005B2 (en) | Semiconductor memory device including laminated gate having electric charge accumulating layer and control gate and method of manufacturing the same | |
CN112117281A (zh) | 半导体器件 | |
JP2008187051A (ja) | 半導体記憶装置 | |
JP2009010110A (ja) | 不揮発性メモリ及びその製造方法 | |
JP4591691B2 (ja) | 半導体装置 | |
JP2007208152A (ja) | 半導体装置およびその製造方法 | |
JP3940477B2 (ja) | 半導体装置 | |
JP2002124584A (ja) | 半導体集積回路装置および半導体集積回路装置の製造方法 | |
US8390052B2 (en) | Nonvolatile semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071030 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080626 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100317 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100318 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100609 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100804 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100929 |