TWI613659B - 記憶單元 - Google Patents

記憶單元 Download PDF

Info

Publication number
TWI613659B
TWI613659B TW106108098A TW106108098A TWI613659B TW I613659 B TWI613659 B TW I613659B TW 106108098 A TW106108098 A TW 106108098A TW 106108098 A TW106108098 A TW 106108098A TW I613659 B TWI613659 B TW I613659B
Authority
TW
Taiwan
Prior art keywords
voltage
write
read
line signal
transistor
Prior art date
Application number
TW106108098A
Other languages
English (en)
Other versions
TW201822212A (zh
Inventor
羅俊元
張緯宸
王世辰
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Application granted granted Critical
Publication of TWI613659B publication Critical patent/TWI613659B/zh
Publication of TW201822212A publication Critical patent/TW201822212A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G11C16/0458—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates comprising two or more independent floating gates which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

記憶單元包含耦合裝置、讀取電晶體、第一讀取選擇電晶體、第二讀取選擇電晶體、抹除裝置、寫入電晶體、及寫入選擇電晶體。耦合裝置形成於第一摻雜區。抹除裝置形成於第二摻雜區。讀取電晶體、第一讀取選擇電晶體、第二讀取選擇電晶體、寫入電晶體、及寫入選擇電晶體形成於第三摻雜區。耦合裝置之閘極端耦接於共浮動閘極。抹除裝置之閘極端耦接於共浮動閘極。在寫入操作期間內，電子會由寫入電晶體注入至共浮動閘極。在抹除操作期間內，電子會由共浮動閘極注入至抹除裝置。

Description

記憶單元
本發明描述了一種記憶單元，尤指一種將寫入的操作路徑與讀取的操作路徑分離，且具有高耐久度的記憶單元。
非揮發性記憶體(Non-Volatile Memory，NVM)是一種在沒有電力供應至記憶體區塊的情況下，仍然能夠維持原本儲存之資料的記憶體。非揮發性記憶體可應用於許多設備，例如磁性裝置、光碟片、快閃記憶體或是其它半導體製程的記憶裝置。非揮發性記憶體可分為電子式尋址系統(Electrically Addressed Systems)的記憶體，例如唯讀記憶體(Read-Only Memory)，以及機械式尋址系統(Mechanically Addressed Systems)的記憶體，例如硬碟、光碟、磁帶等裝置。並且，非揮發性記憶體不需要將本身儲存之資料做週期性地更新。因此，非揮發性記憶體常被用來當成備份資料的裝置或是能長時間儲存資料的裝置。
因為科技的進步，為了存取巨量資料，高密度以及高容量的非揮發性記憶體是不可或缺的電路元件。因為非揮發性記憶體可以執行資料的寫入操作以及讀取操作，故記憶體的使用次數會與寫入操作次數和讀取操作次數有關。在傳統的非揮發性記憶體中，當使用次數增加時，跨導劣化(Transconductance Degradation)的現象(一般也可稱為Gm Degradation)將很嚴重，這將導致抹除狀態的電流值劣化(一般也可稱為 ERS Ion Degradation)。換句話說，在傳統的非揮發性記憶體中，當使用次數增加時，將產生抹除狀態的電流值劣化現象，導致偵測邊界的電壓降低。因此，當非揮發性記憶體的使用次數上升時，資料存取的效能會降低。
本發明一實施例提出一種記憶單元，包含耦合裝置、讀取電晶體、第一讀取選擇電晶體、第二讀取選擇電晶體、抹除裝置、寫入電晶體、及寫入選擇電晶體。耦合裝置包含用以接收控制線訊號的第一端、及第二端。讀取電晶體包含第一端、耦接於耦合裝置之第二端的控制端、及第二端。第一讀取選擇電晶體包含耦接於讀取電晶體之第二端的第一端、用以接收字元線訊號的控制端、及用以接收位元線訊號的第二端。第二讀取選擇電晶體包含用以接收讀取來源線訊號的第一端、用以接收讀取選擇閘極訊號的控制端、及耦接於讀取電晶體之第一端的第二端。抹除裝置包含用以接收抹除線訊號的第一端、及耦接於耦合裝置之第二端的第二端。寫入電晶體包含第一端、及耦接於耦合裝置之第二端的控制端。寫入選擇電晶體包含用以接收寫入來源線訊號的第一端、用以接收寫入選擇閘極訊號的控制端、及耦接於寫入電晶體之第一端的第二端。
第1圖係為本發明之記憶單元100之實施例的電路架構圖。記憶單元100包含耦合裝置CD、讀取電晶體RT、第一讀取選擇電晶體RST1、第二讀取選擇電晶體RST2、抹除裝置ED、寫入電晶體PT、及寫入選擇電晶體PST。耦合裝置CD包含用以接收控制線訊號CL的第一端、及第二端。耦合裝置CD的第二端可為耦合裝置CD的閘極端。讀取電晶體RT包含第一端、耦接於耦合裝置CD之第二端的控制端、及第二端。第一讀取選擇電晶體RST1包含耦接於讀取電晶體RT之第二端的第一端、用以接收字元線訊號WL的控制端、及用以接收位元線訊號BL的第二端。第二讀取選擇電晶體RST2包含用以接收讀取來源線訊號SL的第一端、用以接收讀取選擇閘極訊號SG的控制端、及耦接於讀取電晶體RT之第一端的第二端。抹除裝置ED包含用以接收抹除線訊號EL的第一端、及耦接於耦合裝置CD之第二端的第二端。寫入電晶體PT包含第一端、及耦接於耦合裝置CD之第二端的控制端。寫入電晶體PT還可包含第二端，且第二端保持在浮接狀態。寫入選擇電晶體PST包含用以接收寫入來源線訊號VB的第一端、用以接收寫入選擇閘極訊號VA的控制端、及耦接於寫入電晶體PT之第一端的第二端。並且，耦合裝置CD可形成於第一摻雜區(Doped Region)Reg1。抹除裝置ED可形成於第二摻雜區Reg2。讀取電晶體RT、第一讀取選擇電晶體RST1、第二讀取選擇電晶體RST2、寫入電晶體PT、及寫入選擇電晶體PST可形成於第三摻雜區Reg3。在記憶單元100中，第一摻雜區Reg1可為N型井。第二摻雜區Reg2可為N型井。第三摻雜區Reg3可為P型井。並且，第一摻雜區Reg1與第二摻雜區Reg2可為兩各自的摻雜區。讀取電晶體RT及寫入電晶體PT可為兩浮動閘極電晶體(Floating Gate Transistors)。耦合裝置CD及抹除裝置ED可為兩金屬氧化半導體電容(Metal-Oxide-Semiconductor Capacitors)。耦合裝置CD的第二端、抹除裝置ED的第二端、讀取電晶體RT及寫入電晶體PT的閘極端可耦接於共浮動閘極(Common Floating Gate)。不同於傳統的記憶單元使用相同路徑來執行寫入操作以及讀取操作，記憶單元100可利用不同路徑來執行寫入操作、抺除操作以及讀取操作，因此可以達到提升耐久度的功效。以下將描述記憶單元100在各種操作模式下的狀態。
第2圖係為記憶單元100在寫入操作期間內，各訊號狀態的示意圖。在第2圖中，記憶單元100的控制線訊號CL可為在18伏特的第一電壓(後文稱為，第一電壓VPGM)。讀取來源線訊號SL可為在5伏特的第二電壓(後文稱為，第二電壓VDD)。讀取選擇閘極訊號SG可為在第二電壓VDD。字元線訊號WL可為在5伏特的第二電壓VDD。位元線訊號BL可為在第二電壓VDD。抹除線訊號EL可為在18伏特的第一電壓VPGM。寫入選擇閘極訊號VA可為在第二電壓VDD。寫入來源線訊號VB可為一接地電壓(0伏特)。第三摻雜區Reg3(例如P型井)的電壓為0伏特。由於抹除裝置ED之第一端與第二端的跨壓趨近於0伏特，因此電子不會由抹除裝置ED之第二端(耦接於共浮動閘極)注入至第一端。並且，由於寫入選擇電晶體PST之第一端與控制端(源極端與閘極端)的跨壓趨近於5伏特，因此寫入選擇電晶體PST會在導通狀態。由於寫入選擇電晶體PST為導通，因此，寫入選擇電晶體PST的第一端與第二端的電壓會在0伏特。因此，由於耦接於寫入電晶體PT之控制端的共浮動閘極會接收到趨近於18伏特的偏壓，且寫入電晶體PT的源極/汲極區域會被匯入趨近於0伏特的電壓，因此電子流Ic1將會依據FN穿隧(Fowler-Nordheim)效應，由寫入電晶體PT注入至共浮動閘極。
第3圖係為記憶單元100在寫入禁止操作期間內，各訊號狀態的示意圖。在第3圖中，記憶單元100的控制線訊號CL、讀取來源線訊號SL、讀取選擇閘極訊號SG、字元線訊號WL、位元線訊號BL、抹除線訊號EL、及寫入選擇閘極訊號VA的電壓狀態相似於記憶單元100在寫入操作期間內的電壓狀態。因此，第一讀取選擇電晶體RST1、第二讀取選擇電晶體RST2、讀取電晶體RT、及抹除裝置ED的操作模式也類似於記憶單元100在寫入操作期間內的操作模式。然而，不同的是，寫入來源線訊號VB可為在5伏特的第二電壓VDD。因此，由於寫入選擇電晶體PST的第一端與控制端(源極端與閘極端)的跨壓趨近於0伏特，因此寫入選擇電晶體PST會是截止狀態。這將導致寫入電晶體PT的源極/汲極的通道電壓會被升壓至60%至80%之控制線訊號CL的電壓(18伏特)。換句話說，寫入電晶體PT之氧化層的電場將不足以觸發FN穿隧效應。因此，記憶單元100於寫入禁止操作期間內，可視為未被選擇的記憶單元。
第4圖係為在讀取操作期間且記憶單元100被選擇時，各訊號狀態的示意圖。在第4圖中，控制線訊號CL可為在0伏特的接地電壓。讀取來源線訊號SL可為在0伏特的接地電壓。讀取選擇閘極訊號SG可為在1.8伏特的第三電壓(後文稱為，第三電壓VG)。字元線訊號WL可為第三電壓VG。位元線訊號BL可為在1.2伏特的第四電壓VBL。抹除線訊號可為在0伏特的接地電壓。寫入選擇閘極訊號VA可為第三電壓VG。寫入來源線訊號VB可為在0伏特的接地電壓。第三摻雜區Reg3的電壓為0伏特。在上述的電壓設定條件之下，第一讀取選擇電晶體RST1以及第二讀取選擇電晶體會是導通狀態。讀取電壓Iread會被產生。換句話說，在讀取操作期間內，讀取電壓Iread的強度會取決於儲存於讀取電晶體RT之控制端所耦接的共浮動閘極內的電子數量(因為這些電子數量會控制讀取電晶體RT的電導率)。並且，寫入選擇閘極訊號VA、讀取選擇閘極訊號SG、及字元線訊號WL可耦接在一起形成共端點，原因為寫入選擇閘極訊號VA、讀取選擇閘極訊號SG、及字元線訊號WL在每一種操作模式的電壓是相同的(在在第4圖中可為在1.8伏特的第三電壓VG)。
第5圖係為在讀取操作期間且記憶單元100未被選擇時，各訊號狀態的示意圖。在第5圖中，記憶單元100的控制線訊號CL、讀取來源線訊號SL、讀取選擇閘極訊號SG、字元線訊號WL、抹除線訊號EL、寫入選擇閘極訊號VA、及寫入來源線訊號VB的電壓狀態相似於記憶單元100在讀取操作期間且記憶單元100被選擇時的電壓狀態(如第4圖所示)。因此，抹除裝置ED、寫入電晶體PT、及寫入選擇電晶體PST的操作模式也類似於記憶單元100在第4圖的操作模式。然而，不同的是，位元線訊號BL可為浮接狀態下的訊號。因此，不同於第4圖，在第5圖中，第二讀取選擇電晶體RST2與第一讀取選擇電晶體RST1不會產生讀取電流。
第6圖係為記憶單元100在抹除操作期間內，各訊號狀態的示意圖。在第6圖中，控制線訊號CL可為在0伏特的接地電壓。讀取來源線訊號SL可為在0伏特的接地電壓。讀取選擇閘極訊號SG可為在5伏特的第二電壓VDD。字元線訊號WL可為在5伏特的第二電壓VDD。位元線訊號BL可為在0伏特的接地電壓。抹除線訊號EL可為在18伏特的第五電壓(後文稱為，第五電壓VERS)。寫入選擇閘極訊號VA可為在5伏特的第二電壓VDD。寫入來源線訊號VB可為在0伏特的接地電壓。並且，由於第一讀取選擇電晶體RST1之源極端與閘極端的跨壓、第二讀取選擇電晶體RST2之源極端與閘極端的跨壓、以及寫入選擇電晶體PST之源極端與閘極端的跨壓夠大，因此，第一讀取選擇電晶體RST1、第二讀取選擇電晶體RST2、以及寫入選擇電晶體PST會是導通狀態。因此，寫入電晶體PT以及讀取電晶體RT的源極/汲極區域將會接收到0伏特的電壓。然而，因為抹除操作的時間點是在寫入操作完成之後，因此，當記憶單元100執行抹除操作的期間，共浮動閘極的初始化條件可視為已經注入了電子的狀態。因此，耦合裝置CD的第二端之電壓會取決於耦合裝置CD的第一端之電壓以及共浮動閘極被注入電子數量的多寡。舉例而言，耦合裝置CD的第二端之電壓可為-2伏特。如前述提及，當第一讀取選擇電晶體RST1、第二讀取選擇電晶體RST2、以及寫入選擇電晶體PST是導通狀態時，寫入電晶體PT以及讀取電晶體RT的源極/汲極區域將會接收到0伏特的電壓。換句話說，寫入電晶體PT以及讀取電晶體RT在源極與汲極之間形成的通道電壓會趨近於0伏特。由於耦接於寫入電晶體PT之控制端的共浮動閘極與通道電壓的跨壓不足，因此FN的穿隧效應將不會被觸發，亦即，電子不會由寫入電晶體PT移動至共浮動閘極。類似地，由於耦接於讀取電晶體RT之控制端的共浮動閘極與通道電壓的跨壓不足，因此FN的穿隧效應將不會被觸發，亦即，電子不會由讀取電晶體RT移動至共浮動閘極。然而，由於抹除裝置ED的第一端接收了18伏特的電壓，因此耦接於抹除裝置ED之第二端的共浮動閘極與第一端的跨壓將達到20伏特。因此，抹除裝置ED將會產生穿隧效應。換句話說，電子流Ic2會由耦接於抹除裝置ED之第二端的共浮動閘極流向抹除裝置ED的第一端。
簡言之，記憶單元100可執行許多的操作模式，例如寫入操作、寫入禁止操作、讀取操作(包含了記憶單元100被選擇以及未被選擇)，以及抹除操作。在寫入操作期間內，耦合裝置CD的第一端會接收到高電壓，寫入選擇電晶體PST會被導通，電子會由寫入電晶體PT注入至共浮動閘極。在抹除操作期間內，抹除裝置ED的第一端會接收到高電壓，電子會由共浮動閘極注入至抹除裝置ED。在讀取操作且記憶單元100被選擇時，第一讀取選擇電晶體RST1以及第二讀取選擇電晶體RST2會被導通，以產生讀取電流Iread，並藉由偵測讀取電流Iread的大小可以辨識出共浮動閘極內電子的多寡(對應記憶單元100的狀態)。換句話說，在記憶單元100中，讀取操作、抹除操作以及寫入操作所使用的操作路徑是不同的(也可以說，是利用不同的電晶體運作)。在寫入操作的期間內，記憶單元100主要運作的電晶體為寫入電晶體PT。在抹除操作的期間內，記憶單元100主要運作的電晶體為抹除裝置ED。在讀取操作的期間內，記憶單元100主要運作的電晶體為讀取電晶體RT。舉例而言，由於讀取電晶體RT不會被連續地操作在不同模式(寫入模式以及抹除模式)，因此，讀取電晶體RT較不會受到電壓準位發生劣化的效應。因此，記憶單元100可提供很高的操作耐久度。為了描述簡潔，上述記憶單元100所有模式下的電壓狀態可用表A來呈現。在表A中，”PGM”表示寫入操作。”PGMI”表示寫入禁止操作。”ERS”表示抹除操作。”READ”表示記憶單元100被選擇的寫入操作。”READI”表示記憶單元100未被選擇的寫入操作。”F”表示浮接狀態。表A可表示為下。 <TABLE border="1" borderColor="#000000" width="85%"><TBODY><tr><td> </td><td> CL </td><td> SL </td><td> SG </td><td> WL </td><td> BL </td><td> EL </td><td> VA </td><td> VB </td></tr><tr><td> PGM </td><td> VPGM </td><td> VDD </td><td> VDD </td><td> VDD </td><td> VDD </td><td> VPGM </td><td> VDD </td><td> 0 </td></tr><tr><td> PGMI </td><td> VPGM </td><td> VDD </td><td> VDD </td><td> VDD </td><td> VDD </td><td> VPGM </td><td> VDD </td><td> VDD </td></tr><tr><td> ERS </td><td> 0 </td><td> 0 </td><td> VDD </td><td> VDD </td><td> 0 </td><td> VERS </td><td> VDD </td><td> 0 </td></tr><tr><td> READ </td><td> 0 </td><td> 0 </td><td> VG </td><td> VG </td><td> VBL </td><td> 0 </td><td> VG </td><td> 0 </td></tr><tr><td> READI </td><td> 0 </td><td> 0 </td><td> VG </td><td> VG </td><td> F </td><td> 0 </td><td> VG </td><td> 0 </td></tr></TBODY></TABLE>表A
表A中列出了記憶單元100在上述每一種操作模式下的各訊號電壓。然而，上述實施例中，任何合理修改記憶單元100所用的電壓範圍都屬於本發明所揭露的範疇。舉例而言，第一電壓VPGM可為範圍在7伏特至24伏特中所選擇的電壓。第二電壓VDD可為範圍在1.2伏特至6.6伏特中所選擇的電壓。第三電壓VG可為範圍在1.2伏特至6.6伏特中所選擇的電壓。第四電壓VBL可為範圍在0.8伏特至2.5伏特中所選擇的電壓。第五電壓VERS可為範圍在7伏特至24伏特中所選擇的電壓。並且，在讀取操作期間內且記憶單元100被選擇時，控制線訊號CL以及抹除線訊號EL可在第六電壓，其中第六電壓可為大於或等於接地電壓。並且，在讀取操作期間內且記憶單元100未被選擇時，控制線訊號CL以及抹除線訊號EL可在第六電壓，並且位元線訊號BL可在第七電壓，其中第七電壓可等於接地電壓或在第三電壓VG與接地電壓之間。任何合理的電壓組合都屬於本發明的範疇。
第7圖係為記憶單元100之佈局架構的示意圖。如第7圖所示，耦合裝置CD可形成於第一摻雜區Reg1。抹除裝置ED可形成於第二摻雜區Reg2。讀取電晶體RT、第一讀取選擇電晶體RST1、第二讀取選擇電晶體RST2、寫入電晶體PT、及寫入選擇電晶體PST形成於第三摻雜區Reg3。讀取電晶體RT及寫入電晶體PT可為兩浮動閘極電晶體。佈局層L1、佈局層L2、及佈局層L3可為三個多晶矽層。在記憶單元100中，佈局層L1可為耦接於耦合裝置CD的閘極端(第二端)、抹除裝置ED的閘極端(控制端)、寫入電晶體PT的閘極端(控制端)、以及讀取電晶體的閘極端(控制端)的共浮動閘極層。並且，在耦合裝置CD中，佈局層L1沒有直接接收到偏壓(因為佈局層L1即為共浮動閘極層，為了簡化描述，後文的” 佈局層L1”以”浮動閘極層L1”稱之)。於此，摻雜態樣為P型的區域與摻雜態樣為N型的區域透過金屬層M1連接，且被植入於第一摻雜區Reg1。控制線訊號CL可透過接點PC輸入至耦合裝置CD中。在第二讀取選擇電晶體RST2及寫入選擇電晶體PST中，控制端利用共多晶矽層實現，例如利用佈局層L2實現。原因為第二讀取選擇電晶體RST2及寫入選擇電晶體PST的控制端，無論記憶單元100操作在哪一種模式，都會接收到相同的電壓。這種特性可以參閱表A，在表A中，讀取選擇閘極訊號SG以及寫入選擇閘極訊號VA在所有的模式下都相同。寫入電晶體PT之源極/汲極接面耦接於寫入選擇電晶體PST之源極/汲極接面。在抹除裝置ED中，摻雜態樣為P型的區域與摻雜態樣為N型的區域透過金屬層M2連接，且被植入於第二摻雜區Reg2。抹除線訊號EL可透過接點PE輸入至抹除裝置ED中。然而，本發明的記憶單元100之佈局架構並非被地7圖所侷限。舉例而言，字元線訊號WL、讀取選擇閘極訊號SG、寫入選擇閘極訊號VA可由多晶矽層上的共節點產生。此外，如同前述提及，第一摻雜區Reg1 可為N型井。第二摻雜區Reg2可為N型井。第三摻雜區Reg3可為P型井。然而，當記憶單元100使用了深度N型井(Deep N Well、DNW)的製程時，第一摻雜區Reg1以及第二摻雜區Reg2的摻雜態樣組合也可以變動。舉例而言，第一摻雜區Reg1以及第二摻雜區Reg2可為兩N型井或是兩P型井。
第8圖係為記憶體陣列200的架構圖，記憶體陣列200可包含前述的記憶單元100。如前述提及，記憶單元100會接收字元線訊號WL、讀取選擇閘極訊號SG、寫入選擇閘極訊號VA、控制線訊號CL、抹除線訊號EL、位元線訊號BL、讀取來源線訊號SL、及寫入來源線訊號VB以執行各種操作模式。並且，字元線訊號WL、讀取選擇閘極訊號SG、及寫入選擇閘極訊號VA可包含選擇訊息。控制線訊號CL及抹除線訊號EL可包含狀態控制訊息。位元線訊號BL、讀取來源線訊號SL、及寫入來源線訊號VB可包含位址訊息。在此，記憶體陣列200包含(n×m)個記憶單元，其中n與m為兩個正整數。也可以說，在記憶體陣列200中的(n×m)個記憶單元，每一個記憶單元都可與記憶單元100相同的電路架構。在此，記憶單元Cell 1,1至記憶單元Cell 1,m組成了記憶體陣列200中第一行的記憶單元。記憶單元Cell 2,1至記憶單元Cell 2,m組成了記憶體陣列200中第二行的記憶單元。記憶單元Cell n,1至記憶單元Cell n,m組成了記憶體陣列200中第n行的記憶單元。並且，記憶單元Cell 1,1至記憶單元Cell n,1組成了記憶體陣列200中第一列的記憶單元。記憶體陣列200中，第一分頁單元(Page Unit)PAGE1定義為包含第一列的記憶單元。記憶單元Cell 1,2至記憶單元Cell n,2組成了記憶體陣列200中第二列的記憶單元。第二分頁單元PAGE2定義為包含第二列的記憶單元。記憶單元Cell 1,m至記憶單元Cell n,m組成了記憶體陣列200中第m列的記憶單元。第m分頁單元PAGEm定義為包含第m列的記憶單元。當記憶體陣列200的每一個記憶單元都與記憶單元100相同的電路架構時，每一個記憶單元所接收的訊號可用有線的方式傳輸。舉例來說，對於記憶體陣列200中之記憶單元Cell 1,1而言，字元線訊號可用字元線WL 1傳遞、讀取選擇閘極訊號可用讀取選擇閘極線SG 1傳遞、寫入選擇閘極訊號可用寫入選擇閘極線VA 1傳遞、控制線訊號可用控制線CL 1傳遞、抹除線訊號可用抹除線EL 1傳遞、讀取來源線訊號可用讀取來源線SL 1傳遞。並且，字元線WL 1、讀取選擇閘極線SG 1、寫入選擇閘極線VA 1、控制線CL 1、抹除線EL 1、及讀取來源線SL 1可用於輸入訊號至第一分頁單元PAGE1。並且，位元線訊號可用位元線BL 1傳遞、寫入來源線訊號可用寫入來源線VB 1傳遞。位元線BL 1以及寫入來源線VB 1可耦接於記憶體陣列200中同一行的複數個記憶單元(例如記憶單元Cell 1,1至記憶單元Cell 1,m)。記憶體陣列200中所有的記憶單元之耦接規則皆類似。換句話說，記憶體陣列200中，每一行以及每一列的記憶單元的連接架構可遵循如第8圖所示的架構。
在記憶體陣列200中，也可執行以分頁單元為單位的操作模式。舉例而言，第一分頁單元PAGE1可先被選擇以準備寫入操作。此時，第二分頁單元PAGE2至第m分頁單元PAGEm將不會被選擇。類似地，第一分頁單元PAGE1可先被選擇以準備讀取操作。此時，第二分頁單元PAGE2至第m分頁單元PAGEm將不會被選擇。為了清楚呈現各分頁單元的狀態，表B將列出分頁單元被選擇以及未被選擇時的所有訊號之電壓狀態。 <TABLE border="1" borderColor="#000000" width="85%"><TBODY><tr><td> </td><td> CL </td><td> SL </td><td> SG </td><td> WL </td><td> BL </td><td> EL </td><td> VA </td><td> VB </td></tr><tr><td> PGM (分頁單元被選擇) </td><td> VPGM </td><td> VDD </td><td> VDD </td><td> VDD </td><td> VDD </td><td> VPGM </td><td> VDD </td><td> 0/VDD </td></tr><tr><td> PGM (分頁單元未被選擇) </td><td> 0 </td><td> 0 </td><td> 0 </td><td> 0 </td><td> VDD </td><td> 0 </td><td> 0 </td><td> 0/VDD </td></tr><tr><td> READ (分頁單元被選擇) </td><td> 0 </td><td> 0 </td><td> VG </td><td> VG </td><td> VBL/F </td><td> 0 </td><td> VG </td><td> 0 </td></tr><tr><td> READ (分頁單元未被選擇) </td><td> 0 </td><td> 0 </td><td> 0 </td><td> 0 </td><td> VBL/F </td><td> 0 </td><td> 0 </td><td> 0 </td></tr></TBODY></TABLE>表B
在表B中， ”READ”表示讀取狀態，而"PGM"表示寫入狀態。第一電壓VPGM、第二電壓VDD、第三電壓VG、第四電壓VBL、以及浮接狀態F的定義和電壓範圍已於前文詳述，於此將不再贅述。在寫入狀態時，對於被選擇的分頁單元，寫入來源線訊號VB的電壓值會有兩種可能。可一併參閱表A，針對單一的記憶單元而言，在寫入操作期間內，寫入來源線訊號VB可在0伏特的接地電壓。而在寫入禁止操作期間，寫入來源線訊號VB可在第二電壓VDD。其他的訊號在寫入操作期間以及寫入禁止操作期間均相同。因此，針對包含同一列的分頁單元而言，表B中之寫入來源線訊號VB可呈現"0/VDD"的電壓狀態以表示內部的記憶單元處於寫入操作期間或是寫入禁止操作期間的可能。如第8圖所示，記憶體陣列200中同一行的記憶單元會接收到相同的來源線訊號。換句話說，記憶體陣列200中使用寫入來源線(例如VB 1)所耦接的所有同一行的記憶單元(例如記憶單元Cell 1,1至記憶單元Cell 1,m)將會接收到電壓狀態為"0/VDD"的寫入來源線訊號。然而，同一行的記憶單元(例如記憶單元Cell 1,1至記憶單元Cell 1,m)會對應不同的分頁單元。因此，由於寫入來源線訊號VB會被不同的分頁單元共用，因此對於未被選擇的分頁單元而言，寫入來源線訊號VB的電壓狀態也會為"0/VDD"。
並且，在讀取狀態時，對於被選擇的分頁單元，位元線訊號BL的電壓值會有兩種可能。可一併參閱表A，針對單一的記憶單元而言，在讀取操作期間且記憶單元被選擇時，位元線訊號BL可在第四電壓VBL。在讀取操作期間且記憶單元未被選擇時，位元線訊號BL可為浮接狀態F的電壓。其他的訊號在讀取操作期間內，無論記憶單元是否被選擇均相同。因此，針對包含同一列的分頁單元而言，表B中之位元線訊號BL可呈現"VBL/F"的電壓狀態以表示內部的記憶單元處於讀取操作期間內，記憶單元被選擇以及未被選擇的可能。如第8圖所示，記憶體陣列200中同一行的記憶單元會接收到相同的位元線訊號。換句話說，記憶體陣列200中使用位元線(例如BL 1)所耦接的所有同一行的記憶單元(例如記憶單元Cell 1,1至記憶單元Cell 1,m)將會接收到電壓狀態為"VBL/F"的位元線訊號。然而，同一行的記憶單元(例如記憶單元Cell 1,1至記憶單元Cell 1,m)會對應不同的分頁單元。因此，由於位元線訊號BL會被不同的分頁單元共用，因此對於未被選擇的分頁單元而言，位元線訊號BL的電壓狀態也會為" VBL/F "。並且，當分頁單元未被選擇時，控制線訊號CL、讀取來源線訊號SL、讀取選擇閘極訊號SG、字元線訊號WL、抹除線訊號EL、及寫入選擇閘極訊號VA可在接地電壓。
第9圖係為擴充記憶體陣列200的示意圖。為了描述簡化，在第9圖中，記憶體陣列200內引入了原有的第一分頁單元PAGE1。並且，列擴充分頁單元PAGER以及行擴充分頁單元PAGEC也一併引入了第9圖中以用來描述記憶體陣列200如何擴充兩個軸向的維度。如第9圖所示，對於列方向的維度擴充而言，當列擴充分頁單元PAGER準備與第一分頁單元PAGE1合併以擴充列方向的維度時，第一分頁單元PAGE1與列擴充分頁單元PAGER內的記憶單元可用字元線WL 1、讀取來源線SL 1、寫入選擇閘極線VA 1、及讀取閘極線SG 1耦接。而控制線CL 1以及抹除線EL 1可選擇性地耦接於第一分頁單元PAGE1與列擴充分頁單元PAGER內的記憶單元。對於行方向的維度擴充而言，當行擴充分頁單元PAGEC準備與第一分頁單元PAGE1合併以擴充行方向的維度時，第一分頁單元PAGE1與行擴充分頁單元PAGEC內的記憶單元可用位元線BL 1以及寫入來源線VB 1耦接(例如第一行)、可用位元線BL 2以及寫入來源線VB 2耦接(例如第二行)，依此類推。簡言之，對於列方向的維度擴充而言，同一列(例如第一列)的記憶體必須要用字元線WL 1、讀取來源線SL 1、寫入選擇閘極線VA 1、及讀取閘極線SG 1耦接。對於行方向的維度擴充而言，同一行(例如第一行)的記憶體必須要用位元線BL 1以及寫入來源線VB 1耦接。其他行之記憶單元的耦接情況也是類似的結構。因此，記憶體陣列200可以依據上述之兩個軸向的維度擴充而增加記憶單元的數量。此外，針對行方向的維度擴充而言，字元線WL 1、讀取選擇閘極線SG 1、寫入選擇閘極線VA 1、及讀取來源線SL 1也可以連接於同一行的記憶單元(同一行但是隸屬於不同分頁單元PAGE及PAGEC的記憶單元)。
綜上所述，本發明描述了一種記憶單元。記憶單元可操作並執行寫入功能、讀取功能、及抹除功能。不同於傳統記憶單元使用單一的操作路徑，本發明的記憶單元使用不同的寫入操作路徑以及讀取操作路徑，因此可達到高耐久度的功效。舉例而言，記憶單元內的讀取電晶體在寫入操作期間以及抹除操作期間內幾乎不會受到電壓驅動，因此耐久度將提高。此外，本發明也揭露了包含許多記憶單元之記憶體陣列的擴充方法。對於列方向的維度擴充而言，同一列的記憶單元可以共用一些帶有選擇訊息及位址訊息的訊號。對於行方向的維度擴充而言，同一行的記憶單元可以共用一些帶有位址訊息的訊號。因此，本發明的記憶單元能增加其耐久度以及防止偵測邊界的電壓劣化。設計人員也可輕易地將多個記憶單元以簡單且具有設計彈性的方式組合成任何維度的記憶體陣列。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100‧‧‧記憶單元
Reg1‧‧‧第一摻雜區
Reg2‧‧‧第二摻雜區
Reg3‧‧‧第三摻雜區
CD‧‧‧耦合裝置
RT‧‧‧讀取電晶體
RST1‧‧‧第一讀取選擇電晶體
RST2‧‧‧第二讀取選擇電晶體
ED‧‧‧抹除裝置
PT‧‧‧寫入電晶體
PST‧‧‧寫入選擇電晶體
CL‧‧‧控制線訊號
EL‧‧‧抹除線訊號
WL‧‧‧字元線訊號
BL‧‧‧位元線訊號
SL‧‧‧讀取來源線訊號
SG‧‧‧讀取選擇閘極訊號
VB‧‧‧寫入來源線訊號
VA‧‧‧寫入選擇閘極訊號
Ic1及Ic2‧‧‧電子流
Iread‧‧‧電流
L1、L2、L3‧‧‧佈局層
PC及PE‧‧‧接點
M1及M2‧‧‧金屬層
Cell1,1、Cell2,1、Cell3,1、Celln,1、Cell1,2、Cell2,2、Cell3,2、Celln,2、Cell1,m、Cell2,m、Cell3,3、Celln,m‧‧‧記憶單元
200‧‧‧記憶體陣列
PAGE1、PAGE2、PAGEm、PACER、PAGEC‧‧‧分頁單元
WL1、WL2、WLm‧‧‧字元線
SG1、SG2、SGm‧‧‧讀取選擇閘極線
CL1、CL2、CLm‧‧‧控制線
EL1、EL2、ELm‧‧‧抹除線
VA1、VA2、VAm‧‧‧寫入選擇閘極線
SL1、SL2、SLm‧‧‧讀取來源線
BL1、BL2、BLn‧‧‧位元線
VB1、VB2、VBn‧‧‧寫入來源線
第1圖係為本發明之記憶單元之實施例的電路架構圖。 第2圖係為第1圖之記憶單元在寫入操作期間內，各訊號狀態的示意圖。 第3圖係為第1圖之記憶單元在寫入禁止操作期間內，各訊號狀態的示意圖。 第4圖係為在讀取操作期間且第1圖之記憶單元被選擇時，各訊號狀態的示意圖。 第5圖係為在讀取操作期間且第1圖之記憶單元未被選擇時，各訊號狀態的示意圖。 第6圖係為第1圖之記憶單元在抹除操作期間內，各訊號狀態的示意圖。 第7圖係為第1圖之記憶單元之佈局架構的示意圖。 第8圖係為本發明之記憶體陣列的架構圖。 第9圖係為擴充第8圖之記憶體陣列的示意圖。
100‧‧‧記憶單元
Reg1‧‧‧第一摻雜區
Reg2‧‧‧第二摻雜區
Reg3‧‧‧第三摻雜區
CD‧‧‧耦合裝置
RT‧‧‧讀取電晶體
RST1‧‧‧第一讀取選擇電晶體
RST2‧‧‧第二讀取選擇電晶體
ED‧‧‧抹除裝置
PT‧‧‧寫入電晶體
PST‧‧‧寫入選擇電晶體
CL‧‧‧控制線訊號
EL‧‧‧抹除線訊號
WL‧‧‧字元線訊號
BL‧‧‧位元線訊號
SL‧‧‧讀取來源線訊號
SG‧‧‧讀取選擇閘極訊號
VB‧‧‧寫入來源線訊號
VA‧‧‧寫入選擇閘極訊號

Claims (25)

  1. 一種記憶單元，包含：一耦合裝置，包含：一第一端，用以接收一控制線訊號；及一第二端；一讀取電晶體，包含：一第一端；一控制端，耦接於該耦合裝置之該第二端；及一第二端；一第一讀取選擇電晶體，包含：一第一端，耦接於該讀取電晶體之該第二端；一控制端，用以接收一字元線訊號；及一第二端，用以接收一位元線訊號；一第二讀取選擇電晶體，包含：一第一端，用以接收一讀取來源線訊號；一控制端，用以接收一讀取選擇閘極訊號；及一第二端，耦接於該讀取電晶體之該第一端；一抹除裝置，包含：一第一端，用以接收一抹除線訊號；及一第二端，耦接於該耦合裝置之該第二端；一寫入電晶體，包含：一第一端；及一控制端，耦接於該耦合裝置之該第二端；及一寫入選擇電晶體，包含： 一第一端，用以接收一寫入來源線訊號；一控制端，用以接收一寫入選擇閘極訊號；及一第二端，耦接於該寫入電晶體之該第一端；其中該讀取電晶體用於執行一讀取操作，該寫入電晶體用於執行一寫入操作，該抹除裝置用於執行一抹除操作，且該讀取操作、該寫入操作及該抹除操作係對應三不同的操作路徑。
  2. 如請求項1所述之記憶單元，其中該寫入電晶體另包含一第二端，且該第二端保持在一浮接狀態。
  3. 如請求項1所述之記憶單元，其中該耦合裝置形成於一第一摻雜區(Doped Region)，且該抹除裝置形成於一第二摻雜區。
  4. 如請求項1所述之記憶單元，其中該讀取電晶體、該第一讀取選擇電晶體、該第二讀取選擇電晶體、該寫入電晶體、及該寫入選擇電晶體形成於一第三摻雜區。
  5. 如請求項1所述之記憶單元，其中該讀取電晶體及該寫入電晶體係為兩浮動閘極電晶體(Floating Gate Transistors)，且該耦合裝置及該抹除裝置係為兩金屬氧化半導體電容(Metal-Oxide-Semiconductor Capacitors)。
  6. 如請求項1所述之記憶單元，其中該字元線訊號、該讀取選擇閘極訊號、及該寫入選擇閘極訊號係由一多晶矽層(Polycrystalline Layer)上的一共節點產生。
  7. 如請求項1所述之記憶單元，其中在一寫入操作期間內，該第一讀取選擇電晶體及該第二讀取選擇電晶體為截止。
  8. 如請求項7所述之記憶單元，其中該控制線訊號係在一第一電壓，該讀取來源線訊號係在一第二電壓，該讀取選擇閘極訊號係在該第二電壓，該字元線訊號係在該第二電壓，該位元線訊號係在該第二電壓，該抹除線訊號係在該第一電壓，該寫入選擇閘極訊號係在該第二電壓，該寫入來源線訊號係在一接地電壓，該第一電壓大於該第二電壓，且該第二電壓大於該接地電壓。
  9. 如請求項1所述之記憶單元，其中在一寫入禁止操作期間內，該寫入選擇電晶體為截止。
  10. 如請求項9所述之記憶單元，其中該控制線訊號係在一第一電壓，該讀取來源線訊號係在一第二電壓，該讀取選擇閘極訊號係在該第二電壓，該字元線訊號係在該第二電壓，該位元線訊號係在該第二電壓，該抹除線訊號係在該第一電壓，該寫入選擇閘極訊號係在該第二電壓，該寫入來源線訊號係在第二電壓，且該第一電壓大於該第二電壓。
  11. 如請求項1所述之記憶單元，其中在一讀取操作期間內且該記憶單元被選擇時，該控制線訊號係在一第六電壓，該讀取來源線訊號係在一接地電壓，該讀取選擇閘極訊號係在一第三電壓，該字元線訊號係在該第三電壓，該位元線訊號係在一第四電壓，該抹除線訊號係在該第六電壓，該寫入選擇 閘極訊號係在該第三電壓，該寫入來源線訊號係在該接地電壓，該第三電壓及該第四電壓大於該接地電壓，且該第六電壓大於或等於該接地電壓。
  12. 如請求項1所述之記憶單元，其中在一讀取操作期間內且該記憶單元未被選擇時，該控制線訊號係在一第六電壓，該讀取來源線訊號係在一接地電壓，該讀取選擇閘極訊號係在一第三電壓，該字元線訊號係在該第三電壓，該位元線訊號係在一第七電壓或在一浮接狀態，該抹除線訊號係在該第六電壓，該寫入選擇閘極訊號係在該第三電壓，該寫入來源線訊號係在該接地電壓，該第三電壓大於該接地電壓，該第六電壓大於或等於該接地電壓，且該第七電壓等於該接地電壓或在該第三電壓與該接地電壓之間。
  13. 如請求項1所述之記憶單元，其中在一抹除操作期間內，該控制線訊號係在一接地電壓，該讀取來源線訊號係在該接地電壓，該讀取選擇閘極訊號係在一第二電壓，該字元線訊號係在該第二電壓，該位元線訊號係在該接地電壓，該抹除線訊號係在一第五電壓，該寫入選擇閘極訊號係在該第二電壓，該寫入來源線訊號係在該接地電壓，該第五電壓大於該第二電壓，且該第二電壓大於該接地電壓。
  14. 如請求項13所述之記憶單元，其中該第一讀取選擇電晶體、該第二讀取選擇電晶體、及該寫入選擇電晶體為導通。
  15. 如請求項1所述之記憶單元，其中該耦合裝置之該第二端耦接於一共浮動閘極(Common Floating Gate)。
  16. 如請求項15所述之記憶單元，其中在一寫入操作期間內，該耦合裝置之該第一端接收一高電壓，該寫入選擇電晶體為導通，且電子會由該寫入電晶體注入至該共浮動閘極。
  17. 如請求項1所述之記憶單元，其中該讀取電晶體之一源極/汲極接面耦接於該第一讀取選擇電晶體之一源極/汲極接面或該第二讀取選擇電晶體之一源極/汲極接面。
  18. 如請求項1所述之記憶單元，其中該抹除裝置之該第二端耦接於一共浮動閘極(Common Floating Gate)。
  19. 如請求項18所述之記憶單元，其中在一抹除操作期間內，該抹除裝置之該第一端接收一高電壓，且電子會由該共浮動閘極注入至該抹除裝置。
  20. 如請求項1所述之記憶單元，其中該寫入電晶體之一源極/汲極接面耦接於該寫入選擇電晶體之一源極/汲極接面。
  21. 如請求項1所述之記憶單元，其中該字元線訊號、該讀取選擇閘極訊號、及該寫入選擇閘極訊號包含選擇訊息，該控制線訊號及該抹除線訊號包含狀態控制訊息，且該位元線訊號、該讀取來源線訊號、及該寫入來源線訊號包含位址訊息。
  22. 如請求項1所述之記憶單元，其中該字元線訊號係用一字元線傳遞、該讀取選擇閘極訊號係用一讀取選擇閘極線傳遞、該寫入選擇閘極訊號係用 一寫入選擇閘極線傳遞、該控制線訊號係用一控制線傳遞、該抹除線訊號係用一抹除線傳遞、該讀取來源線訊號係用一讀取來源線傳遞，且該字元線、該讀取選擇閘極線、該寫入選擇閘極線、該控制線、該抹除線、及該讀取來源線耦接於一記憶體陣列中同一列的複數個記憶單元，以形成一分頁單元。
  23. 如請求項22所述之記憶單元，其中當該分頁單元未被選擇時，該控制線訊號、該讀取來源線訊號、該讀取選擇閘極訊號、該字元線訊號、該抹除線訊號、及該寫入選擇閘極訊號係在一接地電壓。
  24. 如請求項22所述之記憶單元，另包含複數個位元線，用以傳送複數個位元線訊號，以及複數個寫入來源線，用以傳送複數個寫入來源線訊號，且該些位元線及該些寫入來源線耦接於該記憶體陣列中同一行的複數個記憶單元。
  25. 如請求項1所述之記憶單元，其中該位元線訊號係用一位元線傳遞、該寫入來源線訊號係用一寫入來源線傳遞，且該位元線及該寫入來源線耦接於一記憶體陣列中同一行的複數個記憶單元。
TW106108098A 2016-01-19 2017-03-13 記憶單元 TWI613659B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662280683P 2016-01-19 2016-01-19
US15/368,658 2016-12-04
US15/368,658 US9653173B1 (en) 2016-01-19 2016-12-04 Memory cell with different program and read paths for achieving high endurance

Publications (2)

Publication Number Publication Date
TWI613659B true TWI613659B (zh) 2018-02-01
TW201822212A TW201822212A (zh) 2018-06-16

Family

ID=56137184

Family Applications (11)

Application Number Title Priority Date Filing Date
TW105121411A TWI578322B (zh) 2016-01-19 2016-07-06 電壓切換電路
TW105123524A TWI613672B (zh) 2016-01-19 2016-07-26 記憶體陣列
TW105133388A TWI587455B (zh) 2016-01-19 2016-10-17 非揮發性記憶體結構
TW106100743A TWI621123B (zh) 2016-01-19 2017-01-10 非揮發性記憶體的驅動電路
TW106100807A TWI614763B (zh) 2016-01-19 2017-01-11 記憶體裝置、其週邊電路及其單一位元組資料寫入方法
TW106101257A TWI618072B (zh) 2016-01-19 2017-01-13 電源切換電路
TW106101517A TWI630615B (zh) 2016-01-19 2017-01-17 記憶體陣列
TW106104042A TWI646665B (zh) 2016-01-19 2017-02-08 具有抹除元件的單層多晶矽非揮發性記憶胞結構
TW106108098A TWI613659B (zh) 2016-01-19 2017-03-13 記憶單元
TW106113346A TWI613654B (zh) 2016-01-19 2017-04-21 記憶體單元及記憶體陣列
TW106114486A TWI641115B (zh) 2016-01-19 2017-05-02 記憶體單元及記憶體陣列

Family Applications Before (8)

Application Number Title Priority Date Filing Date
TW105121411A TWI578322B (zh) 2016-01-19 2016-07-06 電壓切換電路
TW105123524A TWI613672B (zh) 2016-01-19 2016-07-26 記憶體陣列
TW105133388A TWI587455B (zh) 2016-01-19 2016-10-17 非揮發性記憶體結構
TW106100743A TWI621123B (zh) 2016-01-19 2017-01-10 非揮發性記憶體的驅動電路
TW106100807A TWI614763B (zh) 2016-01-19 2017-01-11 記憶體裝置、其週邊電路及其單一位元組資料寫入方法
TW106101257A TWI618072B (zh) 2016-01-19 2017-01-13 電源切換電路
TW106101517A TWI630615B (zh) 2016-01-19 2017-01-17 記憶體陣列
TW106104042A TWI646665B (zh) 2016-01-19 2017-02-08 具有抹除元件的單層多晶矽非揮發性記憶胞結構

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW106113346A TWI613654B (zh) 2016-01-19 2017-04-21 記憶體單元及記憶體陣列
TW106114486A TWI641115B (zh) 2016-01-19 2017-05-02 記憶體單元及記憶體陣列

Country Status (5)

Country Link
US (13) US9847133B2 (zh)
EP (6) EP3196883B1 (zh)
JP (4) JP6122531B1 (zh)
CN (10) CN106981311B (zh)
TW (11) TWI578322B (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9965267B2 (en) 2015-11-19 2018-05-08 Raytheon Company Dynamic interface for firmware updates
US9847133B2 (en) 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
US9633734B1 (en) * 2016-07-14 2017-04-25 Ememory Technology Inc. Driving circuit for non-volatile memory
CN107768373B (zh) * 2016-08-15 2022-05-10 华邦电子股份有限公司 存储元件及其制造方法
US9882566B1 (en) * 2017-01-10 2018-01-30 Ememory Technology Inc. Driving circuit for non-volatile memory
TWI652683B (zh) * 2017-10-13 2019-03-01 力旺電子股份有限公司 用於記憶體的電壓驅動器
US10332597B2 (en) * 2017-11-08 2019-06-25 Globalfoundries Singapore Pte. Ltd. Floating gate OTP/MTP structure and method for producing the same
JP7143326B2 (ja) 2017-12-20 2022-09-28 タワー パートナーズ セミコンダクター株式会社 半導体装置
KR102422839B1 (ko) * 2018-02-23 2022-07-19 에스케이하이닉스 시스템아이씨 주식회사 수평 커플링 구조 및 단일층 게이트를 갖는 불휘발성 메모리 소자
KR102385951B1 (ko) * 2018-02-23 2022-04-14 에스케이하이닉스 시스템아이씨 주식회사 프로그램 효율이 증대되는 원 타임 프로그래머블 메모리 및 그 제조방법
US10522202B2 (en) * 2018-04-23 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and compensation method therein
US10964708B2 (en) * 2018-06-26 2021-03-30 Micron Technology, Inc. Fuse-array element
CN108986866B (zh) * 2018-07-20 2020-12-11 上海华虹宏力半导体制造有限公司 一种读高压传输电路
TWI659502B (zh) * 2018-08-02 2019-05-11 旺宏電子股份有限公司 非揮發性記憶體結構
CN110828464A (zh) * 2018-08-08 2020-02-21 旺宏电子股份有限公司 非易失性存储器结构
US11176969B2 (en) 2018-08-20 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit including a first program device
DE102019120605B4 (de) 2018-08-20 2022-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Speicherschaltung und verfahren zu deren herstellung
CN109147851B (zh) * 2018-08-31 2020-12-25 上海华力微电子有限公司 一种锁存电路
KR20200031894A (ko) * 2018-09-17 2020-03-25 에스케이하이닉스 주식회사 메모리 모듈 및 이를 포함하는 메모리 시스템
US10797064B2 (en) * 2018-09-19 2020-10-06 Ememory Technology Inc. Single-poly non-volatile memory cell and operating method thereof
CN109524042B (zh) * 2018-09-21 2020-03-17 浙江大学 一种基于反型模式阻变场效应晶体管的与非型存储阵列
TWI708253B (zh) 2018-11-16 2020-10-21 力旺電子股份有限公司 非揮發性記憶體良率提升的設計暨測試方法
CN111342541B (zh) * 2018-12-19 2021-04-16 智原微电子(苏州)有限公司 电源切换电路
KR20200104669A (ko) * 2019-02-27 2020-09-04 삼성전자주식회사 집적회로 소자
US10924112B2 (en) * 2019-04-11 2021-02-16 Ememory Technology Inc. Bandgap reference circuit
US11508719B2 (en) 2019-05-13 2022-11-22 Ememory Technology Inc. Electrostatic discharge circuit
CN112086115B (zh) * 2019-06-14 2023-03-28 力旺电子股份有限公司 存储器系统
CN112131037B (zh) * 2019-06-24 2023-11-14 华邦电子股份有限公司 存储器装置
JP2021048230A (ja) * 2019-09-18 2021-03-25 キオクシア株式会社 半導体記憶装置
US11521980B2 (en) * 2019-11-14 2022-12-06 Ememory Technology Inc. Read-only memory cell and associated memory cell array
US11139006B1 (en) * 2020-03-12 2021-10-05 Ememory Technology Inc. Self-biased sense amplification circuit
US11217281B2 (en) * 2020-03-12 2022-01-04 Ememory Technology Inc. Differential sensing device with wide sensing margin
JP6887044B1 (ja) * 2020-05-22 2021-06-16 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置および読出し方法
TWI739695B (zh) * 2020-06-14 2021-09-11 力旺電子股份有限公司 轉壓器
US11373715B1 (en) * 2021-01-14 2022-06-28 Elite Semiconductor Microelectronics Technology Inc. Post over-erase correction method with auto-adjusting verification and leakage degree detection
TWI819457B (zh) * 2021-02-18 2023-10-21 力旺電子股份有限公司 多次編程非揮發性記憶體的記憶胞陣列
US11854647B2 (en) * 2021-07-29 2023-12-26 Micron Technology, Inc. Voltage level shifter transition time reduction
US11972800B2 (en) * 2021-12-16 2024-04-30 Ememory Technology Inc. Non-volatile memory cell and non-volatile memory cell array
US12014783B2 (en) 2022-01-10 2024-06-18 Ememory Technology Inc. Driving circuit for non-volatile memory

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648669A (en) * 1995-05-26 1997-07-15 Cypress Semiconductor High speed flash memory cell structure and method
US6005806A (en) * 1996-03-14 1999-12-21 Altera Corporation Nonvolatile configuration cells and cell arrays
US7038947B2 (en) * 2002-12-19 2006-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Two-transistor flash cell for large endurance application
US7586792B1 (en) * 2006-08-24 2009-09-08 National Semiconductor Corporation System and method for providing drain avalanche hot carrier programming for non-volatile memory applications
US8493787B2 (en) * 2009-12-30 2013-07-23 Stmicroelectronics S.R.L. FTP memory device programmable and erasable at cell level

Family Cites Families (165)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617652A (en) 1979-01-24 1986-10-14 Xicor, Inc. Integrated high voltage distribution and control systems
JP2685966B2 (ja) 1990-06-22 1997-12-08 株式会社東芝 不揮発性半導体記憶装置
US5331590A (en) 1991-10-15 1994-07-19 Lattice Semiconductor Corporation Single poly EE cell with separate read/write paths and reduced product term coupling
JP3180608B2 (ja) 1994-03-28 2001-06-25 松下電器産業株式会社 電源選択回路
JP3068752B2 (ja) 1994-08-29 2000-07-24 松下電器産業株式会社 半導体装置
US5742542A (en) * 1995-07-03 1998-04-21 Advanced Micro Devices, Inc. Non-volatile memory cells using only positive charge to store data
US5640344A (en) * 1995-07-25 1997-06-17 Btr, Inc. Programmable non-volatile bidirectional switch for programmable logic
JP4659662B2 (ja) 1997-04-28 2011-03-30 ペグレ・セミコンダクターズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
FR2767219B1 (fr) * 1997-08-08 1999-09-17 Commissariat Energie Atomique Dispositif memoire non volatile programmable et effacable electriquement compatible avec un procede de fabrication cmos/soi
JP3037236B2 (ja) * 1997-11-13 2000-04-24 日本電気アイシーマイコンシステム株式会社 レベルシフタ回路
US5959889A (en) * 1997-12-29 1999-09-28 Cypress Semiconductor Corp. Counter-bias scheme to reduce charge gain in an electrically erasable cell
DE19808525A1 (de) 1998-02-27 1999-09-02 Siemens Ag Integrierte Schaltung
JP2000021183A (ja) 1998-06-30 2000-01-21 Matsushita Electric Ind Co Ltd 半導体不揮発性メモリ
US5999451A (en) 1998-07-13 1999-12-07 Macronix International Co., Ltd. Byte-wide write scheme for a page flash device
JP3344331B2 (ja) 1998-09-30 2002-11-11 日本電気株式会社 不揮発性半導体記憶装置
JP2000276889A (ja) 1999-03-23 2000-10-06 Toshiba Corp 不揮発性半導体メモリ
WO2001017030A1 (en) * 1999-08-27 2001-03-08 Macronix America, Inc. Non-volatile memory structure for twin-bit storage and methods of making same
JP2001068650A (ja) * 1999-08-30 2001-03-16 Hitachi Ltd 半導体集積回路装置
KR100338772B1 (ko) * 2000-03-10 2002-05-31 윤종용 바이어스 라인이 분리된 비휘발성 메모리 장치의 워드라인 드라이버 및 워드 라인 드라이빙 방법
US6370071B1 (en) * 2000-09-13 2002-04-09 Lattice Semiconductor Corporation High voltage CMOS switch
KR20040068552A (ko) * 2001-11-27 2004-07-31 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 반도체 디바이스
TW536818B (en) 2002-05-03 2003-06-11 Ememory Technology Inc Single-poly EEPROM
US6621745B1 (en) * 2002-06-18 2003-09-16 Atmel Corporation Row decoder circuit for use in programming a memory device
US6774704B2 (en) 2002-10-28 2004-08-10 Tower Semiconductor Ltd. Control circuit for selecting the greater of two voltage signals
CN1224106C (zh) * 2003-03-05 2005-10-19 力旺电子股份有限公司 只读存储器及其制作方法
JP2004326864A (ja) 2003-04-22 2004-11-18 Toshiba Corp 不揮発性半導体メモリ
FR2856185A1 (fr) 2003-06-12 2004-12-17 St Microelectronics Sa Memoire flash programmable par mot
US6963503B1 (en) 2003-07-11 2005-11-08 Altera Corporation. EEPROM with improved circuit performance and reduced cell size
JP2005051227A (ja) * 2003-07-17 2005-02-24 Nec Electronics Corp 半導体記憶装置
US7169667B2 (en) * 2003-07-30 2007-01-30 Promos Technologies Inc. Nonvolatile memory cell with multiple floating gates formed after the select gate
US7081774B2 (en) * 2003-07-30 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Circuit having source follower and semiconductor device having the circuit
US7145370B2 (en) 2003-09-05 2006-12-05 Impinj, Inc. High-voltage switches in single-well CMOS processes
US20050134355A1 (en) 2003-12-18 2005-06-23 Masato Maede Level shift circuit
US20050205969A1 (en) * 2004-03-19 2005-09-22 Sharp Laboratories Of America, Inc. Charge trap non-volatile memory structure for 2 bits per transistor
US7580311B2 (en) * 2004-03-30 2009-08-25 Virage Logic Corporation Reduced area high voltage switch for NVM
US7629640B2 (en) * 2004-05-03 2009-12-08 The Regents Of The University Of California Two bit/four bit SONOS flash memory cell
EP1610343B1 (en) * 2004-06-24 2007-12-19 STMicroelectronics S.r.l. An improved page buffer for a programmable memory device
US6992927B1 (en) 2004-07-08 2006-01-31 National Semiconductor Corporation Nonvolatile memory cell
US7209392B2 (en) * 2004-07-20 2007-04-24 Ememory Technology Inc. Single poly non-volatile memory
KR100633332B1 (ko) * 2004-11-09 2006-10-11 주식회사 하이닉스반도체 음의 전압 공급회로
KR100642631B1 (ko) * 2004-12-06 2006-11-10 삼성전자주식회사 전압 발생회로 및 이를 구비한 반도체 메모리 장치
US7369438B2 (en) 2004-12-28 2008-05-06 Aplus Flash Technology, Inc. Combo memory design and technology for multiple-function java card, sim-card, bio-passport and bio-id card applications
US7193265B2 (en) 2005-03-16 2007-03-20 United Microelectronics Corp. Single-poly EEPROM
US7263001B2 (en) 2005-03-17 2007-08-28 Impinj, Inc. Compact non-volatile memory cell and array system
US7288964B2 (en) 2005-08-12 2007-10-30 Ememory Technology Inc. Voltage selective circuit of power source
JP4800109B2 (ja) 2005-09-13 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置
JP2007149997A (ja) 2005-11-29 2007-06-14 Nec Electronics Corp 不揮発性メモリセル及びｅｅｐｒｏｍ
US7382658B2 (en) 2006-01-26 2008-06-03 Mosys, Inc. Non-volatile memory embedded in a conventional logic process and methods for operating same
US7391647B2 (en) * 2006-04-11 2008-06-24 Mosys, Inc. Non-volatile memory in CMOS logic process and method of operation thereof
US20070247915A1 (en) * 2006-04-21 2007-10-25 Intersil Americas Inc. Multiple time programmable (MTP) PMOS floating gate-based non-volatile memory device for a general-purpose CMOS technology with thick gate oxide
US7773416B2 (en) * 2006-05-26 2010-08-10 Macronix International Co., Ltd. Single poly, multi-bit non-volatile memory device and methods for operating the same
JP4901325B2 (ja) 2006-06-22 2012-03-21 ルネサスエレクトロニクス株式会社 半導体装置
US7768059B2 (en) 2006-06-26 2010-08-03 Ememory Technology Inc. Nonvolatile single-poly memory device
US20070296034A1 (en) 2006-06-26 2007-12-27 Hsin-Ming Chen Silicon-on-insulator (soi) memory device
TWI373127B (en) * 2006-06-26 2012-09-21 Ememory Technology Inc Nonvolatile single-poly memory device
JP5005970B2 (ja) 2006-06-27 2012-08-22 株式会社リコー 電圧制御回路及び電圧制御回路を有する半導体集積回路
CN100508169C (zh) * 2006-08-02 2009-07-01 联华电子股份有限公司 单层多晶硅可电除可程序只读存储单元的制造方法
KR100805839B1 (ko) * 2006-08-29 2008-02-21 삼성전자주식회사 고전압 발생기를 공유하는 플래시 메모리 장치
US7483310B1 (en) * 2006-11-02 2009-01-27 National Semiconductor Corporation System and method for providing high endurance low cost CMOS compatible EEPROM devices
KR100781041B1 (ko) * 2006-11-06 2007-11-30 주식회사 하이닉스반도체 플래시 메모리 장치 및 그 소거 동작 제어 방법
JP4863844B2 (ja) * 2006-11-08 2012-01-25 セイコーインスツル株式会社 電圧切替回路
US8378407B2 (en) 2006-12-07 2013-02-19 Tower Semiconductor, Ltd. Floating gate inverter type memory cell and array
US7755941B2 (en) * 2007-02-23 2010-07-13 Panasonic Corporation Nonvolatile semiconductor memory device
US7436710B2 (en) 2007-03-12 2008-10-14 Maxim Integrated Products, Inc. EEPROM memory device with cell having NMOS in a P pocket as a control gate, PMOS program/erase transistor, and PMOS access transistor in a common well
JP4855514B2 (ja) * 2007-03-16 2012-01-18 富士通セミコンダクター株式会社 電源スイッチ回路及び半導体集積回路装置
US7663916B2 (en) 2007-04-16 2010-02-16 Taiwan Semicondcutor Manufacturing Company, Ltd. Logic compatible arrays and operations
US7903465B2 (en) * 2007-04-24 2011-03-08 Intersil Americas Inc. Memory array of floating gate-based non-volatile memory cells
JP4455621B2 (ja) * 2007-07-17 2010-04-21 株式会社東芝 エージングデバイス
US8369155B2 (en) * 2007-08-08 2013-02-05 Hynix Semiconductor Inc. Operating method in a non-volatile memory device
JP2009049182A (ja) 2007-08-20 2009-03-05 Toyota Motor Corp 不揮発性半導体記憶素子
US7700993B2 (en) * 2007-11-05 2010-04-20 International Business Machines Corporation CMOS EPROM and EEPROM devices and programmable CMOS inverters
KR101286241B1 (ko) 2007-11-26 2013-07-15 삼성전자주식회사 최대 전압 선택회로
US7968926B2 (en) 2007-12-19 2011-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Logic non-volatile memory cell with improved data retention ability
US8576628B2 (en) * 2008-01-18 2013-11-05 Sharp Kabushiki Kaisha Nonvolatile random access memory
US7639536B2 (en) 2008-03-07 2009-12-29 United Microelectronics Corp. Storage unit of single-conductor non-volatile memory cell and method of erasing the same
US7800426B2 (en) 2008-03-27 2010-09-21 Taiwan Semiconductor Manufacturing Co., Ltd. Two voltage input level shifter with switches for core power off application
JP5266443B2 (ja) * 2008-04-18 2013-08-21 インターチップ株式会社 不揮発性メモリセル及び不揮発性メモリセル内蔵データラッチ
US8344443B2 (en) 2008-04-25 2013-01-01 Freescale Semiconductor, Inc. Single poly NVM devices and arrays
US8218377B2 (en) * 2008-05-19 2012-07-10 Stmicroelectronics Pvt. Ltd. Fail-safe high speed level shifter for wide supply voltage range
US7894261B1 (en) 2008-05-22 2011-02-22 Synopsys, Inc. PFET nonvolatile memory
US8295087B2 (en) * 2008-06-16 2012-10-23 Aplus Flash Technology, Inc. Row-decoder and select gate decoder structures suitable for flashed-based EEPROM operating below +/− 10v BVDS
KR101462487B1 (ko) * 2008-07-07 2014-11-18 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
US7983081B2 (en) 2008-12-14 2011-07-19 Chip.Memory Technology, Inc. Non-volatile memory apparatus and method with deep N-well
US8189390B2 (en) * 2009-03-05 2012-05-29 Mosaid Technologies Incorporated NAND flash architecture with multi-level row decoding
US8319528B2 (en) * 2009-03-26 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having interconnected transistors and electronic device including semiconductor device
KR101020298B1 (ko) 2009-05-28 2011-03-07 주식회사 하이닉스반도체 레벨 시프터 및 반도체 메모리 장치
CN101650972B (zh) * 2009-06-12 2013-05-29 东信和平科技股份有限公司 智能卡的非易失性存储器数据更新方法
JP2011009454A (ja) * 2009-06-25 2011-01-13 Renesas Electronics Corp 半導体装置
FR2952227B1 (fr) 2009-10-29 2013-09-06 St Microelectronics Rousset Dispositif de memoire du type electriquement programmable et effacable, a deux cellules par bit
EP2323135A1 (en) * 2009-11-12 2011-05-18 SiTel Semiconductor B.V. Method and apparatus for emulating byte wise programmable functionality into sector wise erasable memory
KR101071190B1 (ko) * 2009-11-27 2011-10-10 주식회사 하이닉스반도체 레벨 쉬프팅 회로 및 이를 이용한 비휘발성 반도체 메모리 장치
WO2011097592A1 (en) * 2010-02-07 2011-08-11 Zeno Semiconductor , Inc. Semiconductor memory device having electrically floating body transistor, and having both volatile and non-volatile functionality and method
US8284600B1 (en) 2010-02-08 2012-10-09 National Semiconductor Corporation 5-transistor non-volatile memory cell
KR101676816B1 (ko) * 2010-02-11 2016-11-18 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
WO2011118076A1 (ja) 2010-03-23 2011-09-29 シャープ株式会社 半導体装置、アクティブマトリクス基板、及び表示装置
KR101653262B1 (ko) * 2010-04-12 2016-09-02 삼성전자주식회사 멀티-비트 메모리의 프로그램 방법 및 그것을 이용한 데이터 저장 시스템
US8217705B2 (en) 2010-05-06 2012-07-10 Micron Technology, Inc. Voltage switching in a memory device
US8258853B2 (en) * 2010-06-14 2012-09-04 Ememory Technology Inc. Power switch circuit for tracing a higher supply voltage without a voltage drop
US8958245B2 (en) 2010-06-17 2015-02-17 Ememory Technology Inc. Logic-based multiple time programming memory cell compatible with generic CMOS processes
US8355282B2 (en) 2010-06-17 2013-01-15 Ememory Technology Inc. Logic-based multiple time programming memory cell
US9042174B2 (en) 2010-06-17 2015-05-26 Ememory Technology Inc. Non-volatile memory cell
US8279681B2 (en) 2010-06-24 2012-10-02 Semiconductor Components Industries, Llc Method of using a nonvolatile memory cell
US20120014183A1 (en) * 2010-07-16 2012-01-19 Pavel Poplevine 3 transistor (n/p/n) non-volatile memory cell without program disturb
US8044699B1 (en) * 2010-07-19 2011-10-25 Polar Semiconductor, Inc. Differential high voltage level shifter
KR101868332B1 (ko) * 2010-11-25 2018-06-20 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 데이터 저장 장치
US8461899B2 (en) * 2011-01-14 2013-06-11 Stmicroelectronics International N.V. Negative voltage level shifter circuit
JP5685115B2 (ja) * 2011-03-09 2015-03-18 セイコーインスツル株式会社 電源切換回路
DE112012002622B4 (de) * 2011-06-24 2017-01-26 International Business Machines Corporation Aufzeichnungseinheit für lineare Aufzeichnung zum Ausführen optimalen Schreibens beim Empfangen einer Reihe von Befehlen, darunter gemischte Lese- und Schreibbefehle, sowie Verfahren und Programm für dessen Ausführung
US9455021B2 (en) 2011-07-22 2016-09-27 Texas Instruments Incorporated Array power supply-based screening of static random access memory cells for bias temperature instability
KR20130022743A (ko) * 2011-08-26 2013-03-07 에스케이하이닉스 주식회사 고전압 생성회로 및 이를 구비한 반도체 장치
US8999785B2 (en) * 2011-09-27 2015-04-07 Tower Semiconductor Ltd. Flash-to-ROM conversion
CN103078618B (zh) * 2011-10-26 2015-08-12 力旺电子股份有限公司 电压开关电路
JP2013102119A (ja) 2011-11-07 2013-05-23 Ememory Technology Inc 不揮発性メモリーセル
US8508971B2 (en) 2011-11-08 2013-08-13 Wafertech, Llc Semiconductor device with one-time programmable memory cell including anti-fuse with metal/polycide gate
US9165661B2 (en) * 2012-02-16 2015-10-20 Cypress Semiconductor Corporation Systems and methods for switching between voltages
US9048137B2 (en) 2012-02-17 2015-06-02 Flashsilicon Incorporation Scalable gate logic non-volatile memory cells and arrays
US8941167B2 (en) 2012-03-08 2015-01-27 Ememory Technology Inc. Erasable programmable single-ploy nonvolatile memory
TWI467744B (zh) * 2012-03-12 2015-01-01 Vanguard Int Semiconduct Corp 單層多晶矽可電抹除可程式唯讀記憶裝置
US8787092B2 (en) 2012-03-13 2014-07-22 Ememory Technology Inc. Programming inhibit method of nonvolatile memory apparatus for reducing leakage current
US9390799B2 (en) * 2012-04-30 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory cell devices and methods, having a storage cell with two sidewall bit cells
TWI469328B (zh) 2012-05-25 2015-01-11 Ememory Technology Inc 具可程式可抹除的單一多晶矽層非揮發性記憶體
TWI498901B (zh) * 2012-06-04 2015-09-01 Ememory Technology Inc 利用程式化禁止方法減少漏電流的非揮發性記憶體裝置
US9729145B2 (en) * 2012-06-12 2017-08-08 Infineon Technologies Ag Circuit and a method for selecting a power supply
KR101334843B1 (ko) * 2012-08-07 2013-12-02 주식회사 동부하이텍 전압 출력 회로 및 이를 이용한 네거티브 전압 선택 출력 장치
KR102038041B1 (ko) 2012-08-31 2019-11-26 에스케이하이닉스 주식회사 전원 선택 회로
CN104521146B (zh) * 2012-09-06 2017-09-22 松下知识产权经营株式会社 半导体集成电路
US9130553B2 (en) 2012-10-04 2015-09-08 Nxp B.V. Low/high voltage selector
JP5556873B2 (ja) * 2012-10-19 2014-07-23 株式会社フローディア 不揮発性半導体記憶装置
JP6053474B2 (ja) * 2012-11-27 2016-12-27 株式会社フローディア 不揮発性半導体記憶装置
JP2014116547A (ja) 2012-12-12 2014-06-26 Renesas Electronics Corp 半導体装置
JP6078327B2 (ja) * 2012-12-19 2017-02-08 ルネサスエレクトロニクス株式会社 半導体装置
US8963609B2 (en) * 2013-03-01 2015-02-24 Arm Limited Combinatorial circuit and method of operation of such a combinatorial circuit
US9275748B2 (en) * 2013-03-14 2016-03-01 Silicon Storage Technology, Inc. Low leakage, low threshold voltage, split-gate flash cell operation
KR102095856B1 (ko) * 2013-04-15 2020-04-01 삼성전자주식회사 반도체 메모리 장치 및 그것의 바디 바이어스 방법
US9197200B2 (en) 2013-05-16 2015-11-24 Dialog Semiconductor Gmbh Dynamic level shifter circuit
US9362374B2 (en) * 2013-06-27 2016-06-07 Globalfoundries Singapore Pte. Ltd. Simple and cost-free MTP structure
US9520404B2 (en) 2013-07-30 2016-12-13 Synopsys, Inc. Asymmetric dense floating gate nonvolatile memory with decoupled capacitor
CN103456359A (zh) * 2013-09-03 2013-12-18 苏州宽温电子科技有限公司 基于串联晶体管型的改进的差分架构Nor flash存储单元
US9236453B2 (en) * 2013-09-27 2016-01-12 Ememory Technology Inc. Nonvolatile memory structure and fabrication method thereof
US9019780B1 (en) * 2013-10-08 2015-04-28 Ememory Technology Inc. Non-volatile memory apparatus and data verification method thereof
KR20150042041A (ko) * 2013-10-10 2015-04-20 에스케이하이닉스 주식회사 전압발생기, 집적회로 및 전압 발생 방법
FR3012673B1 (fr) * 2013-10-31 2017-04-14 St Microelectronics Rousset Memoire programmable par injection de porteurs chauds et procede de programmation d'une telle memoire
KR102072767B1 (ko) * 2013-11-21 2020-02-03 삼성전자주식회사 고전압 스위치 및 그것을 포함하는 불휘발성 메모리 장치
US9159425B2 (en) * 2013-11-25 2015-10-13 Stmicroelectronics International N.V. Non-volatile memory with reduced sub-threshold leakage during program and erase operations
KR102157875B1 (ko) * 2013-12-19 2020-09-22 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함한 메모리 시스템
JP6235901B2 (ja) * 2013-12-27 2017-11-22 ルネサスエレクトロニクス株式会社 半導体装置
US9331699B2 (en) 2014-01-08 2016-05-03 Micron Technology, Inc. Level shifters, memory systems, and level shifting methods
KR20160132405A (ko) * 2014-03-12 2016-11-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103943570A (zh) * 2014-03-20 2014-07-23 上海华力微电子有限公司 一种一次性编程存储器中金属硅化物掩膜的制备方法
US9508396B2 (en) * 2014-04-02 2016-11-29 Ememory Technology Inc. Array structure of single-ploy nonvolatile memory
JP5745136B1 (ja) * 2014-05-09 2015-07-08 力晶科技股▲ふん▼有限公司 不揮発性半導体記憶装置とその書き込み方法
FR3021806B1 (fr) * 2014-05-28 2017-09-01 St Microelectronics Sa Procede de programmation d'une cellule memoire non volatile comprenant une grille de transistor de selection partagee
FR3021804B1 (fr) * 2014-05-28 2017-09-01 Stmicroelectronics Rousset Cellule memoire non volatile duale comprenant un transistor d'effacement
JP6286292B2 (ja) 2014-06-20 2018-02-28 株式会社フローディア 不揮発性半導体記憶装置
US20160006348A1 (en) 2014-07-07 2016-01-07 Ememory Technology Inc. Charge pump apparatus
US9431111B2 (en) * 2014-07-08 2016-08-30 Ememory Technology Inc. One time programming memory cell, array structure and operating method thereof
CN104112472B (zh) * 2014-07-22 2017-05-03 中国人民解放军国防科学技术大学 兼容标准cmos工艺的超低功耗差分结构非易失性存储器
CN104361906B (zh) * 2014-10-24 2017-09-19 中国人民解放军国防科学技术大学 基于标准cmos工艺的超低功耗非易失性存储器
US9514820B2 (en) * 2014-11-19 2016-12-06 Stmicroelectronics (Rousset) Sas EEPROM architecture wherein each bit is formed by two serially connected cells
JP6340310B2 (ja) 2014-12-17 2018-06-06 ルネサスエレクトロニクス株式会社 半導体集積回路装置およびウェラブル装置
TWI546903B (zh) * 2015-01-15 2016-08-21 聯笙電子股份有限公司 非揮發性記憶體單元
JP6457829B2 (ja) 2015-02-05 2019-01-23 ルネサスエレクトロニクス株式会社 半導体装置
CN104900266B (zh) * 2015-06-10 2018-10-26 上海华虹宏力半导体制造有限公司 Eeprom存储单元门极控制信号产生电路
US9799395B2 (en) 2015-11-30 2017-10-24 Texas Instruments Incorporated Sense amplifier in low power and high performance SRAM
US9847133B2 (en) 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648669A (en) * 1995-05-26 1997-07-15 Cypress Semiconductor High speed flash memory cell structure and method
US6005806A (en) * 1996-03-14 1999-12-21 Altera Corporation Nonvolatile configuration cells and cell arrays
US7038947B2 (en) * 2002-12-19 2006-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Two-transistor flash cell for large endurance application
US7586792B1 (en) * 2006-08-24 2009-09-08 National Semiconductor Corporation System and method for providing drain avalanche hot carrier programming for non-volatile memory applications
US8493787B2 (en) * 2009-12-30 2013-07-23 Stmicroelectronics S.R.L. FTP memory device programmable and erasable at cell level

Also Published As

Publication number Publication date
TW201727838A (zh) 2017-08-01
JP2017130247A (ja) 2017-07-27
US20170206975A1 (en) 2017-07-20
CN106981492B (zh) 2020-10-20
CN108320772B (zh) 2020-07-10
JP6285001B2 (ja) 2018-02-28
US10038003B2 (en) 2018-07-31
EP3410440B1 (en) 2020-05-13
TW201828302A (zh) 2018-08-01
EP3196883B1 (en) 2019-09-04
TWI587455B (zh) 2017-06-11
US10096368B2 (en) 2018-10-09
TW201727649A (zh) 2017-08-01
JP6122531B1 (ja) 2017-04-26
CN108154898A (zh) 2018-06-12
US20170207230A1 (en) 2017-07-20
CN106981307B (zh) 2020-04-07
JP2017130646A (ja) 2017-07-27
JP2017139045A (ja) 2017-08-10
EP3196883A1 (en) 2017-07-26
CN108206186A (zh) 2018-06-26
US20170207228A1 (en) 2017-07-20
US9805776B2 (en) 2017-10-31
US9812212B2 (en) 2017-11-07
CN106981311A (zh) 2017-07-25
EP3196885B1 (en) 2019-03-27
EP3197051B1 (en) 2020-01-15
US10262746B2 (en) 2019-04-16
CN107017023A (zh) 2017-08-04
TWI613654B (zh) 2018-02-01
TW201740374A (zh) 2017-11-16
US10255980B2 (en) 2019-04-09
TWI621123B (zh) 2018-04-11
US20170206941A1 (en) 2017-07-20
CN106981304B (zh) 2020-02-07
US20170206976A1 (en) 2017-07-20
EP3196886B1 (en) 2021-03-31
US9786340B2 (en) 2017-10-10
CN106981309B (zh) 2020-02-14
JP6566975B2 (ja) 2019-08-28
EP3197051A1 (en) 2017-07-26
TW201727651A (zh) 2017-08-01
EP3196884B1 (en) 2021-08-04
US9792993B2 (en) 2017-10-17
CN107017023B (zh) 2020-05-05
TW201830665A (zh) 2018-08-16
US9847133B2 (en) 2017-12-19
EP3196886A1 (en) 2017-07-26
CN106981307A (zh) 2017-07-25
CN106981492A (zh) 2017-07-25
US20170206969A1 (en) 2017-07-20
JP6392379B2 (ja) 2018-09-19
US20170206970A1 (en) 2017-07-20
EP3196885A1 (en) 2017-07-26
TW201727632A (zh) 2017-08-01
CN106981311B (zh) 2019-08-30
TWI578322B (zh) 2017-04-11
CN106981299B (zh) 2019-10-18
CN108154898B (zh) 2021-02-02
TW201824520A (zh) 2018-07-01
TWI613672B (zh) 2018-02-01
EP3410440A1 (en) 2018-12-05
CN108320772A (zh) 2018-07-24
US9653173B1 (en) 2017-05-16
US9941011B2 (en) 2018-04-10
CN106981304A (zh) 2017-07-25
TWI646665B (zh) 2019-01-01
US20180190357A1 (en) 2018-07-05
CN108206186B (zh) 2020-10-13
US20170206968A1 (en) 2017-07-20
US20180261294A1 (en) 2018-09-13
TW201822212A (zh) 2018-06-16
JP2018101767A (ja) 2018-06-28
TW201737256A (zh) 2017-10-16
TWI641115B (zh) 2018-11-11
TWI614763B (zh) 2018-02-11
CN106981309A (zh) 2017-07-25
US20170206945A1 (en) 2017-07-20
CN106981299A (zh) 2017-07-25
TW201801084A (zh) 2018-01-01
EP3196884A1 (en) 2017-07-26
TWI630615B (zh) 2018-07-21
US9520196B1 (en) 2016-12-13
TWI618072B (zh) 2018-03-11
US10121550B2 (en) 2018-11-06

Similar Documents

Publication Publication Date Title
TWI613659B (zh) 記憶單元
US9805806B2 (en) Non-volatile memory cell and method of operating the same
TWI269303B (en) Semiconductor device having a byte-erasable EEPROM memory
US5812452A (en) Electrically byte-selectable and byte-alterable memory arrays
JP3886673B2 (ja) 不揮発性半導体記憶装置
JP3544743B2 (ja) 半導体記憶装置
JP5235422B2 (ja) 不揮発性半導体記憶装置
TW201447892A (zh) 具有分離式基板選擇閘極和階層式位元線結構的非揮發性記憶體
JP6535812B2 (ja) ソース線プルダウン回路としてダミーメモリセルを使用するフラッシュメモリシステム
KR20230082561A (ko) 반도체 기억 장치
JPH027295A (ja) 不揮発性半導体メモリ装置
JP2008270814A (ja) 不揮発性メモリ素子及びその動作方法
CN107430882B (zh) 存储器单元和存储装置
CN107481758B (zh) 一种存储器的操作方法
JP5410665B2 (ja) Ｎａｎｄメモリーアレイおよびｎａｎｄフラッシュアレイ
JP2006060030A (ja) 半導体記憶装置
JP2002353345A (ja) 半導体メモリ装置およびバルク領域形成方法
CN105742286B (zh) 半导体存储装置及其制造方法
JP2008226383A (ja) 不揮発性半導体記憶装置
JP5483826B2 (ja) 不揮発性半導体記憶装置及びその書き込み方法
KR100632637B1 (ko) 낸드 플래시 메모리 소자의 소거 검증방법 및 그 낸드플래시 메모리 소자
JP5869057B2 (ja) 半導体記憶装置
KR20010072189A (ko) 반도체 디바이스
CN107910033B (zh) 一种eeprom及其擦除、编程和读方法
JP2011192346A (ja) 半導体メモリ