CN107910033B - 一种eeprom及其擦除、编程和读方法 - Google Patents

一种eeprom及其擦除、编程和读方法 Download PDF

Info

Publication number
CN107910033B
CN107910033B CN201711120987.0A CN201711120987A CN107910033B CN 107910033 B CN107910033 B CN 107910033B CN 201711120987 A CN201711120987 A CN 201711120987A CN 107910033 B CN107910033 B CN 107910033B
Authority
CN
China
Prior art keywords
gate
voltage
line
split
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711120987.0A
Other languages
English (en)
Other versions
CN107910033A (zh
Inventor
胡剑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201711120987.0A priority Critical patent/CN107910033B/zh
Priority to US15/948,487 priority patent/US10790021B2/en
Publication of CN107910033A publication Critical patent/CN107910033A/zh
Application granted granted Critical
Publication of CN107910033B publication Critical patent/CN107910033B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种EEPROM及其擦除、编程和读方法，所述EEPROM包括多个呈阵列排布的分栅存储单元，每一所述分栅存储单元包括源极、漏极、与第一存储位相连的第一控制栅、字线栅以及与第二存储位相连的第二控制栅，所述字线栅连接字线，所述源极连接第一位线，所述漏极连接第二位线；所述第一控制栅连接第一控制栅线，所述第二控制栅连接不同于所述第一控制栅线的第二控制栅线；其中，每N列所述分栅存储单元形成于一个第一阱结构上，相邻的第一阱结构之间采用掺杂类型不同于所述第一阱结构的第二阱结构隔开，N为正整数。采用本发明技术方案可以有效地提高EEPROM的面积利用率。

Description

一种EEPROM及其擦除、编程和读方法
技术领域
本发明涉及存储器技术领域，特别涉及一种EEPROM及其擦除、编程和读方法。
背景技术
电可擦可编程只读存储器(Electrically Erasable Programmable read onlymemory，简称EEPROM)是一种掉电后数据不丢失的存储芯片。其可在高于普通电压的作用下进行擦除和编程(重写入)，在操作时，EEPROM需要以字节(8位)作为一个操作单元。EEPROM一般用于即插即用、接口卡以存放硬件设置数据以及防止软件非法拷贝的“硬件锁”上面。
目前，EEPROM一般采用分栅结构构建。具体地，所述分栅结构为浮栅隧穿氧化物晶体管(Floating-gate Tuneling Oxide Transister，简称FLOTOX)， EEPROM可以包括若干个FLOTOX及附加的选通晶体管。由于分栅结构有效避免了过擦除效应，使得电路设计相对简单。此外，分栅结构利用源端热电子注入进行编程，编程效率较高。在现有技术中，由于在针对EEPROM中的分栅结构中的浮栅存储的数据信息(也即注入至浮栅中的电子)进行擦除时，利用了浮栅与源极之间的隧道效应，通过隧道电流把注入至浮栅中的电子吸引到源极，使得浮栅中不再存储有电子，从而实现擦除。
然而，由于所述分栅结构中包括有两个浮栅结构，构成互相镜像的两个存储位，在对其中一个浮栅中注入的电子进行擦除时，会对另一个浮栅造成干扰，使得另一个浮栅可能被误擦除。基于此，EEPROM中的每个分栅结构的两个存储位通常被用作一个有效存储位进行操作(例如擦除、编程和读)，使得EEPROM的面积利用率较低。
发明内容
本发明解决的技术问题是如何有效地提高EEPROM的面积利用率。
为解决上述技术问题，本发明实施例提供一种EEPROM，所述EEPROM 包括多个呈阵列排布的分栅存储单元，每一所述分栅存储单元包括源极、漏极、与第一存储位相连的第一控制栅、字线栅以及与第二存储位相连的第二控制栅，所述字线栅连接字线，所述源极连接第一位线，所述漏极连接第二位线；所述第一控制栅连接第一控制栅线，所述第二控制栅连接不同于所述第一控制栅线的第二控制栅线；其中，每N列所述分栅存储单元形成于一个第一阱结构上，相邻的第一阱结构之间采用掺杂类型不同于所述第一阱结构的第二阱结构隔开，N为正整数。
可选地，所述第一阱结构为P阱，所述第二阱结构为N阱。
可选地，所述第一阱结构和第二阱结构形成于深N阱上。
可选地，N为8。
为解决上述技术问题，本发明实施例还提供一种上述EEPROM的擦除方法，所述擦除方法包括：对所述分栅存储单元所在的第一阱结构施加第一阱电压；对所述第一控制栅线施加擦除电压；对所述第二控制栅线施加不同于所述擦除电压的第一控制电压；对所述字线施加字线电压，所述字线电压小于所述第一阱电压；对所述第一位线施加第一位线电压；对所述第二位线施加第二位线电压；其中，所述第一阱电压与所述擦除电压的压差使得所述第一存储位上存储的电子被擦除，所述第一阱电压与所述第一控制电压的压差阻止所述第二存储位上存储的电子被擦除。
可选地，所述第一阱电压的范围为8V至12V，所述擦除电压的范围为-6V 至-10V，所述第一控制电压的范围为0V至4V，所述字线电压的范围为-2V 至2V。
可选地，所述第一位线电压和第二位线电压等于所述第一阱电压。
可选地，所述擦除方法还包括：对与所述分栅存储单元处于同一行的分栅存储单元所在的所有第一阱结构施加第二阱电压，以阻止与所述分栅存储单元处于同一行的分栅存储单元中的第一存储位上存储的电子被擦除。
可选地，所述第二阱电压的范围为-2V至2V。
可选地，所述擦除方法还包括：对与所述分栅存储单元处于同一列的分栅存储单元所连接的第一控制栅线施加第二控制电压，以阻止与所述分栅存储单元处于同一列的分栅存储单元中的第一存储位上存储的电子被擦除，其中，所述第二控制电压与所述第一控制电压相等或不等。
可选地，所述第二控制电压的范围为0V至4V。
为解决上述技术问题，本发明实施例还提供一种上述EEPROM的编程方法，所述编程方法包括：通过对所述第一位线、第二位线、字线、第一控制栅线、第二控制栅线以及第一阱结构的电压配置，选中所述第一存储位，以使得所述第一存储位处于待编程状态并阻止所述第二存储位处于待编程状态，其中，所述分栅存储单元的沟道内流有沟道电流，所述沟道电流的方向从所述第一存储位流向所述第二存储位；对所述第一存储位进行编程。
可选地，通过对所述第一位线施加范围为3V至7V的电压，对所述第二位线施加范围为0.1V至0.5V的电压，对所述字线施加范围为1V至2V的电压，对所述第一控制栅线施加范围为7V至10V的电压，对所述第二控制栅线施加范围为3V至7V的电压，对所述第一阱结构施加范围为-2V至2V的电压，选中所述第一存储位，并使得所述分栅存储单元的沟道内流有所述沟道电流。
为解决上述技术问题，本发明实施例还提供一种上述EEPROM的读方法，所述读方法包括：通过对所述第一位线、第二位线、字线、第一控制栅线、第二控制栅线以及第一阱结构的电压配置，选中所述第一存储位，以使得所述第一存储位处于待读取状态并阻止所述第二存储位处于待读取状态，其中，所述分栅存储单元的沟道内流有沟道电流，所述沟道电流的方向从所述第二存储位流向所述第一存储位；对所述第一存储位中存储的数据信息进行读取。
可选地，通过对所述第一位线施加范围为0V的电压，对所述第二位线施加范围为0.5V至1V的电压，对所述字线施加范围为4V至5V的电压，对所述第一控制栅线施加范围为0V的电压，对所述第二控制栅线施加范围为4V 至5V的电压，对所述第一阱结构施加范围为-2V至2V的电压，选中所述第一存储位，并使得所述分栅存储单元的沟道内流有所述沟道电流。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
在本发明实施例的EEPROM中，由于每N列所述分栅存储单元形成于一个第一阱结构上，相邻的第一阱结构之间采用掺杂类型不同于所述第一阱结构的第二阱结构隔开，因此，在对所述EEPROM中的分栅存储单元进行操作，例如擦除时，可以通过对所述分栅存储单元所在的第一阱结构和第一控制栅线的电压配置，对所述分栅存储单元的第一存储位存储的数据信息进行擦除，或者所述第一阱结构和第二控制栅线的电压配置，对所述分栅存储单元的第二存储位存储的数据信息进行擦除，而无需采用所述字线与所述第一控制栅线或第二控制栅线之间的压差进行擦除，可以有效地避免同一分栅存储单元中不同存储位间的操作干扰，还可以进一步避免对同一行方向和同一列方向上分栅存储单元中存储位的操作干扰，使得每一分栅存储单元中的两个存储位均可以作为有效存储位，提高所述EEPROM的面积利用率。进一步地，相比于现有技术方案，所述EEPROM中无需选通晶体管选通所述EEPROM中的多列分栅存储单元进行操作，只需对所述多列分栅存储单元所在的第一阱结构施加适当的电压即可，可以进一步减小所述EEPROM的面积，提高其面积利用率。
附图说明
图1是现有技术中的一种分栅存储单元的剖面图。
图2是现有技术中的一种EEPROM的俯视图。
图3是现有技术中的一种EEPROM的电路示意图。
图4是本发明实施例的一种EEPROM的俯视图。
图5是一种图4所示的EEPROM的剖面图。
具体实施方式
如背景技术部分所述，目前，由于所述分栅结构中包括有两个浮栅结构，构成互相镜像的两个存储位，在对其中一个浮栅中注入的电子进行擦除时，会对另一个浮栅造成干扰，使得另一个浮栅可能被误擦除，因此，EEPROM 中的每个分栅结构的两个存储位通常被用作一个有效存储位进行操作，使得 EEPROM的面积利用率较低。
本申请发明人对现有技术中的一种EEPROM进行了分析。
首先，EEPROM中包含有呈阵列排布的分栅存储单元。图1是现有技术中的一种分栅存储单元的剖面图。参见图1所示，所述分栅存储单元10可以分别具有源极(图中未标示)、漏极(图中未标示)、与第一浮栅FG0相连的第一控制栅CG0、字线栅WL以及与第二浮栅FG1相连的第二控制栅CG1，所述第一浮栅FG0和第二浮栅FG1形成互为镜像的两个存储位。其中，所述源极和漏极分别连接由N+掺杂区形成的源极区域101和漏极区域102；所述源极区域101和所述漏极区域102之间形成有P型掺杂的沟道区103，所述沟道区103的表面用于形成连接所述源极区域101和所述漏极区域102的沟道。在所述沟道区103的表面上方形成有第一浮栅FG0、所述第一控制栅CG0、字线栅WL、第二浮栅FG1和第二控制栅CG1，所述第一控制栅CG0、字线栅WL和第二控制栅CG1依次并排排列在所述源极区域101和所述漏极区域 102之间。所述第一控制栅CG0和所述第二控制栅CG1在所述字线栅WL两侧呈对称结构，所述源极区域101和所述漏极区域102呈对称结构。所述源极可以连接第一位线BL1，所述漏极可以连接第二位线BL2。
在具体实施中，可以对所述第一存储位(也即第一浮栅)FG0和/或第二存储位(也即第二浮栅)FG1中存储的数据信息(也即浮栅中注入的电子) 进行擦除时，例如可以对所述第一位线BL1和第二位线BL2施加0V电压，对所述字线栅WL施加8.5V电压，对所述第一控制栅CG0施加7V和/或对所述第二控制栅CG1施加7V电压，通过隧道效应实现擦除。然而，在对其中一个存储位进行擦除时，可能引起对另一个存储位的误擦除，使得EEPROM 中的每个分栅存储单元10的两个存储位通常被用作一个有效存储位进行操作。
参见图2所示，现有技术中的一种EEPROM100可以包含有呈阵列排布的多个分栅存储单元(图中未标示，可参见图1中的分栅存储单元10)，所述多个分栅存储单元一般形成于P阱结构上。在具体实施中，所述分栅存储单元的源极可以经由接触孔(Contact)(图中未标示)连接第一位线，其漏极可以经由接触孔连接第二位线。具体而言，第一列的分栅存储单元的源极可以连接第一位线BL1，其漏极可以连接第二位线BL2；第二列的分栅存储单元的源极可以连接第一位线BL3，其漏极可以连接第二位线BL4；……；第i 列的分栅存储单元的源极可以连接第一位线BLm，其漏极可以连接第二位线 BLn，i、m和n为正整数，例如，i为8，m为15，n为16，但不限于此，优选地，i为8的正整数倍。所述接触孔可以为通孔，内部填充有导电材料，但不限于此，所述接触孔也可以为盲孔，视具体的工艺需求而定。
由于所述EEPROM100中的每个分栅存储单元的两个存储位(也即第一存储位和第二存储位)通常被用作一个有效存储位进行操作，因此，在电路连接中，每一行的分栅存储单元第一控制栅和第二控制栅连接至同一控制栅线。具体地，仅以一个字节(也即8列)为例，第一行所有分栅存储单元的第一控制栅和第二控制栅连接至第一控制栅线CG1，第一行所有分栅存储单元的字线栅连接至第一字线WL1；第二行所有分栅存储单元的第一控制栅和第二控制栅连接至第二控制栅线CG2，第二行所有分栅存储单元的字线栅连接至第二字线WL2；第三行所有分栅存储单元的第一控制栅和第二控制栅连接至第三控制栅线CG3，第三行所有分栅存储单元的字线栅连接至第三字线 WL3；第四行所有分栅存储单元的第一控制栅和第二控制栅连接至第四控制栅线CG4，第四行所有分栅存储单元的字线栅连接至第四字线WL4；……；以此类推。
进一步而言，参见图3，除了将所述EEPROM100中的每个分栅存储单元的两个存储位用作一个有效存储位进行操作以外，所述EEPROM100还包括有呈阵列排布的多个分栅存储单元以外的多个选通晶体管(参见M0、 M1、……)。优选地，可以每8列分栅存储单元(对应于8位，也即一个字节) 配有一个所述选通晶体管。在具体实施中，以其中一行分栅存储单元为例，在对该行中其中8个分栅存储单元进行操作(例如擦除)时，可以通过对片选端CSL<0>施加11V、对局部字线端LWL<0>施加8.5V的电压，令选通晶体管M0导通，使得该8个分栅存储单元的字线栅所耦接的全局字线端GWL 也为8.5V，来实现对该8个分栅存储单元的操作；对于片选端CSL<1>、局部字线端LWL<1>的操作同理。由于在所述EEPROM100中，每8列就要配置有一个所述选通晶体管，因此，所述EEPROM100的面积较大。
综上所述，现有技术中的EEPROM的面积利用率较低。
本发明实施例提出一种EEPROM，所述EEPROM包括多个呈阵列排布的分栅存储单元，每一所述分栅存储单元包括源极、漏极、与第一存储位相连的第一控制栅、字线栅以及与第二存储位相连的第二控制栅，所述第一控制栅和第二控制栅分别连接不同的控制栅线，且每N(N为正整数)列所述分栅存储单元形成于一个第一阱结构上，相邻的第一阱结构之间采用掺杂类型不同于所述第一阱结构的第二阱结构隔开，以使得每个分栅存储单元中的两个存储位分别可作为有效存储位进行操作，有效提高了EEPROM的面积利用率。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4是本发明实施例的一种EEPROM的俯视图。一并参见图1和图4，本发明实施例公开了一种EEPROM200，所述EEPROM200可以包括多个呈阵列排布的分栅存储单元10，每一所述分栅存储单元10包括源极(图中未标示)、漏极(图中未标示)、与第一存储位(也即第一浮栅)FG0相连的第一控制栅 CG0、字线栅WL以及与第二存储位(也即第二浮栅)FG1相连的第二控制栅CG1。为了简化，以下仅以所述EEPROM200包括有4行8列的分栅存储单元10为例进行说明，实际上EEPROM200包含的行数和列数视其存储容量而定。
本实施例中，所述字线栅WL连接字线，所述源极连接第一位线，所述漏极连接第二位线。具体地，所述EEPROM200的第一行分栅存储单元10的字线栅WL连接第一字线WL1，第二行分栅存储单元10的字线栅WL连接第二字线WL2，第三行分栅存储单元10的字线栅WL连接第三字线WL3，第四行分栅存储单10元的字线栅WL连接第四字线WL4，……，以此类推。
所述EEPROM200的第一列分栅存储单元10的源极连接第一位线BL1，其漏极连接第二位线BL2；第二列分栅存储单元10的源极第一位线BL3，其漏极连接第二位线BL4；……；第八列分栅存储单元10的源极第一位线BL15，其漏极连接第二位线BL16；……；以此类推。在具体实施中，所述源极和漏极与各个第一位线和第二位线的连接可以经由接触孔实现。
进一步地，所述第一控制栅CG0连接第一控制栅线，所述第二控制栅CG1 连接不同于所述第一控制栅线的第二控制栅线。具体地，所述EEPROM200 的第一行分栅存储单元10的第一控制栅CG0连接第一控制栅线CG1_L，第二控制栅CG1连接第二控制栅线CG1_R；第二、第三、第四行乃至更多行以此类推，关于控制栅线CG2_L、CG2_R、CG3_L、CG3_R、CG4_L以及CG4_R 此处不予赘述。
关于所述EEPROM200的更多信息请参见前文对图1所示的EEPROM100 的相关描述，此处不予赘述。
更进一步地，一并参见图1和图5，每N列所述分栅存储单元10形成于一个第一阱结构(图中未标示)上，相邻的第一阱结构之间采用掺杂类型不同于所述第一阱结构的第二阱结构(图中未标示)隔开，N为正整数，例如，所述第一阱结构和第二阱结构可以分别为在衬底上沉积施主离子和受主离子形成的。
本实施例中，由于每N列所述分栅存储单元10形成于一个第一阱结构上，相邻的第一阱结构之间采用掺杂类型不同于所述第一阱结构的第二阱结构隔开，因此，在对所述EEPROM200中的分栅存储单元10进行操作，例如擦除时，可以通过对所述分栅存储单元10所在的第一阱结构和第一控制栅线的电压配置，对所述分栅存储单元10的第一存储位FG0存储的数据信息进行擦除，或者所述第一阱结构和第二控制栅线的电压配置，对所述分栅存储单元10的第二存储位FG1存储的数据信息进行擦除，而无需采用所述字线与所述第一控制栅线或第二控制栅线之间的压差进行擦除，可以有效地避免同一分栅存储单元10中不同存储位间的操作干扰，还可以进一步避免对同一行方向和同一列方向上分栅存储单元10中存储位的操作干扰，使得每一分栅存储单元10 中的两个存储位均可以作为有效存储位，提高所述EEPROM200的面积利用率。进一步地，相比于现有技术方案，所述EEPROM200中无需选通晶体管选通所述EEPROM200中的多列分栅存储单元10进行操作，只需对所述多列分栅存储单元10所在的第一阱结构施加适当的电压即可，可以进一步减小所述EEPROM200的面积，提高其面积利用率。
需要说明的是，本实施例中的N可以为任意适当的正整数，优选地，N 为8，也即对应于一个字节容量的分栅存储单元10形成于一个所述第一阱结构上，但不限于此，例如，N还可以为2的正整数(3以外)次方。
为了简化，图5仅以所述EEPROM200包括有2行8列的分栅存储单元 10为例。
作为一个优选实施例，所述第一阱结构可以为P阱PW，所述第二阱结构可以为N阱NW；所述P阱PW和N阱NW可以形成于P型衬底P-sub上。在具体实施中，所述EEPROM200中的多列分栅存储单元10可以形成于P型衬底P-sub上，例如，所述第一阱结构可以通过在所述P型衬底P-sub沉积受主离子形成，所述第二阱结构可以通过在所述P型衬底P-sub沉积施主离子形成。
进一步优选地，所述第一阱结构和第二阱结构可以形成于深N阱DNW 上。所述第一阱结构、第二阱结构以及深N阱DNW可以形成于P型衬底P-sub 上。在具体实施中，可以在P型衬底P-sub中进行重掺杂以形成所述深N阱 DNW，所述第一阱结构可以通过在所述深N阱DNW上沉积受主离子形成，所述第二阱结构可以通过在所述深N阱DNW上沉积施主离子形成。所述N 阱NW与所述深N阱DNW可以连接至同一电位，二者可以是连通的，因此，图5中用虚线表示二者的分隔关系。
需要说明的是，所述第一阱结构不限于P阱PW，所述第二阱结构也不限于N阱NW，二者也可以直接形成于所述P型衬底P-sub上，本实施例不进行特殊限制，在实际实施中，可以改变所述第一阱结构和第二阱结构的掺杂类型，只要二者的掺杂类型不同，所述第二阱结构能够完成对各个第一阱结构的分隔即可。
本发明实施例还公开了一种图4和图5所示出的EEPROM200的擦除方法。一并参见图1和图4，所述EEPROM200的擦除方法可以包括不限定执行顺序的以下步骤(以图4中第一行第一列的分栅存储单元10为例进行说明)：
对所述分栅存储单元10所在的第一阱结构(图未示)施加第一阱电压；
对所述第一控制栅线CG1_L施加擦除电压；
对所述第二控制栅线CG1_R施加不同于所述擦除电压的第一控制电压；
对所述字线WL1施加字线电压，所述字线电压小于所述第一阱电压；
对所述第一位线BL1施加第一位线电压；
对所述第二位线BL2施加第二位线电压；
其中，所述第一阱电压与所述擦除电压的压差使得所述第一存储位FG0 上存储的电子被擦除，所述第一阱电压与所述第一控制电压的压差阻止所述第二存储位FG0上存储的电子被擦除。
在本实施例中，由于所述第一阱电压与所述擦除电压的压差足够大，能够使得所述第一存储位FG0上存储的电子被擦除，使得第一浮栅中不再存储有电子，而所述第一阱电压与所述第一控制电压的压差(小于所述第一阱电压与所述擦除电压的压差)阻止所述第二存储位FG0上存储的电子被擦除，因此，可以实现对所述第一存储位FG0的擦除。进一步地，所述字线电压小于所述第一阱电压，所述字线电压与所述擦除电压之间的压差较小时，不足以通过隧道效应对所述第一存储位FG0进行擦除。
在具体实施中，例如，所述第一阱电压的范围可以为8V至12V，所述擦除电压的范围可以为-6V至-10V，所述第一控制电压的范围可以为0V至4V，所述字线电压的范围可以为-2V至2V。优选地，所述第一阱电压可以为10V，所述擦除电压可以为-8V，所述第一控制电压可以为2V，所述字线电压可以为0V。
其中，所述第一位线电压和第二位线电压可以为任意适当的电压值，只要对所述分栅存储单元10中的第一存储位FG0的擦除操作造成干扰即可。为了施压的便捷性，优选地，所述第一位线电压和第二位线电压等于所述第一阱电压，例如10V。
进一步地，所述EEPROM200的擦除方法还可以包括：对与所述分栅存储单元10处于同一行的分栅存储单元10所在的所有第一阱结构施加第二阱电压，以阻止与所述分栅存储单元10处于同一行的分栅存储单元中的第一存储位FG0上存储的电子被擦除。由于与所述分栅存储单元10处于同一行的分栅存储单元10上配置的擦除电压、第一控制电压和字线电压一致，因此，需要通过所述第二阱电压的配置，使得所述第二阱电压与所述擦除电压之间的压差不会造成与所述分栅存储单元10处于同一行的分栅存储单元10的第一存储位FG0存储的电子被擦除。
作为一个非限制性的例子，所述第二阱电压的范围可以为-2V至2V。优选地，所述第二阱电压可以为0V，但不限于此。
优选地，与所述分栅存储单元10处于同一行的分栅存储单元10的第一位线和第二位线上施加-2V至2V的电压，例如0V。
进一步地，所述EEPROM200的擦除方法还可以包括：对与所述分栅存储单元10处于同一列的分栅存储单元10所连接的第一控制栅线施加第二控制电压，以阻止与所述分栅存储单元10处于同一列的分栅存储单元10中的第一存储位FG0上存储的电子被擦除，其中，所述第二控制电压与所述第一控制电压相等或不等。由于与所述分栅存储单元10处于同一列的分栅存储单元10上配置的第一阱电压、第一位线电压和第二位线电压一致，因此，需要通过所述第二控制电压的配置，使得所述第一阱电压与第二控制电压之间的压差不会造成与所述分栅存储单元10处于同一列的分栅存储单元10的第一存储位FG0存储的电子被擦除。
作为一个非限制性的例子，所述第二控制电压的范围可以为0V至4V。优选地，所述第二控制电压可以为2V，但不限于此。
优选地，与所述分栅存储单元10处于同一列的分栅存储单元10的字线施加-2V至2V的电压，例如0V，第二控制栅线施加0V至4V的电压，例如 2V。
在具体实施中，可对所述第一和第二位线、字线、第一和第二控制栅线按照表1所示数值(单位为V)施加电压，对所述第一存储位FG0进行擦除。
表1
Figure BDA0001467300670000111
其中，表1中分别示出了被选中的分栅存储单元10、与所述分栅存储单元10处于同一行的分栅存储单元10以及与所述分栅存储单元10处于同一列的分栅存储单元10共三种分栅存储单元10，并用BL1、BL2、WL、CG_L 和CG_R分别代表三种分栅存储单元10连接的第一位线、第二位线、字线、第一控制栅线和第二控制栅线，用PW代表对三种分栅存储单元10所在的第一阱结构施加的第一阱电压。
本发明实施例还公开了一种图4和图5所示出的EEPROM200的编程方法。一并参见图1和图4，所述EEPROM200的编程方法可以包括不限定执行顺序的以下步骤(以图4中第一行第一列的分栅存储单元10为例进行说明)：
通过对所述第一位线BL1、第二位线BL2、字线WL1、第一控制栅线 CG1_L、第二控制栅线CG1_R以及第一阱结构(图未示)的电压配置，选中所述第一存储位FG0，以使得所述第一存储位FG0处于待编程状态并阻止所述第二存储位FG1处于待编程状态，其中，所述分栅存储单元10的沟道内流有沟道电流，所述沟道电流的方向从所述第一存储位FG0流向所述第二存储位FG1；
对所述第一存储位FG0进行编程。
在具体实施中，可以通过对所述第一存储位FG0上连接的第一控制栅线 CG1_L施加较高的正电压，并且通过向所述第一位线BL1和第二位线BL2 施加电压，使得所述分栅存储单元10的源极和漏极之间产生所述沟道电流，增加在源极和漏极之间传导的电子能量，当热电子被注入到被编程的第一存储位FG0时，完成编程操作。
作为一个非限制性的例子，可以通过对所述第一位线BL1围为3V至7V 的电压，例如5V，对所述第二位线BL2围为0.1V至0.5V的电压，例如0.3V，对所述字线WL1围为1V至2V的电压，例如1.5V，对所述第一控制栅线 CG1_L施加范围为7V至10V的电压，例如8V，对所述第二控制栅线CG1_R 施加范围为3V至7V的电压，例如5V，对所述第一阱结构施加范围为-2V至2V的电压，例如0V，选中所述第一存储位FG0，并使得所述分栅存储单元 10道内流有所述沟道电流。
在具体实施中，上述0.1V至0.5V可以由适当的电压源或根据电流源经由阻抗电路产生，但不限于此。
本发明实施例还公开了一种图4和图5所示出的EEPROM200的读方法。一并参见图1和图4，所述EEPROM200的读方法可以包括不限定执行顺序的以下步骤(以图4中第一行第一列的分栅存储单元10为例进行说明)：
通过对所述第一位线BL1、第二位线BL2、字线WL1、第一控制栅线 CG1_L、第二控制栅线CG1_R以及第一阱结构(图未示)的电压配置，选中所述第一存储位FG0，以使得所述第一存储位FG0处于待读取状态并阻止所述第二存储位FG1处于待读取状态，其中，所述分栅存储单元10的沟道内流有沟道电流，所述沟道电流的方向从所述第二存储位FG1流向所述第一存储位FG0；
对所述第一存储位FG0中存储的数据信息进行读取。
在具体实施中，可以向所述字线WL1施加一定的电压，同时通过向所述第一位线BL1和第二位线BL2施加电压，使得所述分栅存储单元10的源极和漏极之间由于大量电子的移动而产生电流，也即所述沟道电流。可以由灵敏放大器(Sensitive Amplifier，简称SA)(图未示)读取所述第一位线BL1 上的电流的大小来判断所述第一存储位FG0中存储电子的多少，从而实现对所述分栅存储单元10所存储数据信息的读取，电流大则数据信息为1，电流小则数据信息为0。其中，SA的第一输入端可以接入参考电压，第二输入端连接经由纵向译码器(图未示)连接所述第一位线BL1。在读操作前，在所述纵向译码器的选择作用下，采用电压源(图未示)对所述第一位线BL1预充电，使其与所述参考电压相等；在读操作时，所述SA输出一读取电流，若所述第一存储位FG0中的沟道电流大于所述读取电流，则所述SA的第二输入端的电压将会下降，若所述沟道电流为0，小于所述读取电流，则所述SA 的第二输入端的电压将会上升，所述SA根据其输出的逻辑电平判断所述读取电流的大小，从而判定所述第一存储位FG0存储的数据为1或者0。
作为一个非限制性的例子，可以通过对所述第一位线BL1施加范围为0V 的电压，对所述第二位线BL2施加范围为0.5V至1V的电压，例如0.8V，对所述字线WL1施加范围为4V至5V的电压，对所述第一控制栅线CG_L施加范围为0V的电压，对所述第二控制栅线CG_R施加范围为4V至5V的电压，对所述第一阱结构施加范围为-2V至2V的电压，例如0V，选中所述第一存储位FG0，并使得所述分栅存储单元10的沟道内流有所述沟道电流。
需要说明的是，由于所述第一存储位FG0与第二存储位FG1互为镜像，因此，针对所述第二存储位FG1的擦除、编程和读方法可参见对所述第一存储位FG0的相关描述，此处不予赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种EEPROM的擦除方法，所述EEPROM包括多个呈阵列排布的分栅存储单元，每一所述分栅存储单元包括源极、漏极、与第一存储位相连的第一控制栅、字线栅以及与第二存储位相连的第二控制栅，所述字线栅连接字线，所述源极连接第一位线，所述漏极连接第二位线；
所述第一控制栅连接第一控制栅线，所述第二控制栅连接不同于所述第一控制栅线的第二控制栅线；
其中，每N列所述分栅存储单元形成于一个第一阱结构上，相邻的第一阱结构之间采用掺杂类型不同于所述第一阱结构的第二阱结构隔开，N为正整数；
其特征在于，包括：
对所述分栅存储单元所在的第一阱结构施加第一阱电压；
对所述第一控制栅线施加擦除电压；
对所述第二控制栅线施加不同于所述擦除电压的第一控制电压；
对所述字线施加字线电压，所述字线电压小于所述第一阱电压；
对所述第一位线施加第一位线电压；
对所述第二位线施加第二位线电压；
其中，所述第一阱电压与所述擦除电压的压差使得所述第一存储位上存储的电子被擦除，所述第一阱电压与所述第一控制电压的压差阻止所述第二存储位上存储的电子被擦除。
2.根据权利要求1所述的EEPROM的擦除方法，其特征在于，所述第一阱电压的范围为8V至12V，所述擦除电压的范围为-6V至-10V，所述第一控制电压的范围为0V至4V，所述字线电压的范围为-2V至2V。
3.根据权利要求1或2所述的EEPROM的擦除方法，其特征在于，所述第一位线电压和第二位线电压等于所述第一阱电压。
4.根据权利要求1所述的EEPROM的擦除方法，其特征在于，还包括：
对与所述分栅存储单元处于同一行的分栅存储单元所在的所有第一阱结构施加第二阱电压，以阻止与所述分栅存储单元处于同一行的分栅存储单元中的第一存储位上存储的电子被擦除。
5.根据权利要求4所述的EEPROM的擦除方法，其特征在于，所述第二阱电压的范围为-2V至2V。
6.根据权利要求1所述的EEPROM的擦除方法，其特征在于，还包括：
对与所述分栅存储单元处于同一列的分栅存储单元所连接的第一控制栅线施加第二控制电压，以阻止与所述分栅存储单元处于同一列的分栅存储单元中的第一存储位上存储的电子被擦除，其中，所述第二控制电压与所述第一控制电压相等或不等。
7.根据权利要求6所述的EEPROM的擦除方法，其特征在于，所述第二控制电压的范围为0V至4V。
8.根据权利要求1所述的EEPROM的擦除方法，其特征在于，所述第一阱结构为P阱，所述第二阱结构为N阱。
9.根据权利要求1所述的EEPROM的擦除方法，其特征在于，所述第一阱结构和第二阱结构形成于深N阱上。
10.根据权利要求1所述的EEPROM的擦除方法，其特征在于，N为8。
11.一种EEPROM的编程方法，所述EEPROM包括多个呈阵列排布的分栅存储单元，每一所述分栅存储单元包括源极、漏极、与第一存储位相连的第一控制栅、字线栅以及与第二存储位相连的第二控制栅，所述字线栅连接字线，所述源极连接第一位线，所述漏极连接第二位线；
所述第一控制栅连接第一控制栅线，所述第二控制栅连接不同于所述第一控制栅线的第二控制栅线；
其中，每N列所述分栅存储单元形成于一个第一阱结构上，相邻的第一阱结构之间采用掺杂类型不同于所述第一阱结构的第二阱结构隔开，N为正整数；
其特征在于，包括：
通过对所述第一位线、第二位线、字线、第一控制栅线、第二控制栅线以及第一阱结构的电压配置，选中所述第一存储位，以使得所述第一存储位处于待编程状态并阻止所述第二存储位处于待编程状态，其中，所述分栅存储单元的沟道内流有沟道电流，所述沟道电流的方向从所述第一存储位流向所述第二存储位；
对所述第一存储位进行编程；
其中，通过对所述第一位线施加范围为3V至7V的电压，对所述第二位线施加范围为0.1V至0.5V的电压，对所述字线施加范围为1V至2V的电压，对所述第一控制栅线施加范围为7V至10V的电压，对所述第二控制栅线施加范围为3V至7V的电压，对所述第一阱结构施加范围为-2V至2V的电压，选中所述第一存储位，并使得所述分栅存储单元的沟道内流有所述沟道电流。
12.根据权利要求11所述的EEPROM的编程方法，其特征在于，所述第一阱结构为P阱，所述第二阱结构为N阱。
13.根据权利要求11所述的EEPROM的编程方法，其特征在于，所述第一阱结构和第二阱结构形成于深N阱上。
14.根据权利要求11所述的EEPROM的编程方法，其特征在于，N为8。
15.一种EEPROM的读方法，所述EEPROM包括多个呈阵列排布的分栅存储单元，每一所述分栅存储单元包括源极、漏极、与第一存储位相连的第一控制栅、字线栅以及与第二存储位相连的第二控制栅，所述字线栅连接字线，所述源极连接第一位线，所述漏极连接第二位线；
所述第一控制栅连接第一控制栅线，所述第二控制栅连接不同于所述第一控制栅线的第二控制栅线；
其中，每N列所述分栅存储单元形成于一个第一阱结构上，相邻的第一阱结构之间采用掺杂类型不同于所述第一阱结构的第二阱结构隔开，N为正整数；
其特征在于，包括：
通过对所述第一位线、第二位线、字线、第一控制栅线、第二控制栅线以及第一阱结构的电压配置，选中所述第一存储位，以使得所述第一存储位处于待读取状态并阻止所述第二存储位处于待读取状态，其中，所述分栅存储单元的沟道内流有沟道电流，所述沟道电流的方向从所述第二存储位流向所述第一存储位；
对所述第一存储位中存储的数据信息进行读取；
其中，通过对所述第一位线施加0V的电压，对所述第二位线施加范围为0.5V至1V的电压，对所述字线施加范围为4V至5V的电压，对所述第一控制栅线施加0V的电压，对所述第二控制栅线施加范围为4V至5V的电压，对所述第一阱结构施加范围为-2V至2V的电压，选中所述第一存储位，并使得所述分栅存储单元的沟道内流有所述沟道电流。
16.根据权利要求15所述的EEPROM的读方法，其特征在于，所述第一阱结构为P阱，所述第二阱结构为N阱。
17.根据权利要求15所述的EEPROM的读方法，其特征在于，所述第一阱结构和第二阱结构形成于深N阱上。
18.根据权利要求15所述的EEPROM的读方法，其特征在于，N为8。
CN201711120987.0A 2017-11-14 2017-11-14 一种eeprom及其擦除、编程和读方法 Active CN107910033B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711120987.0A CN107910033B (zh) 2017-11-14 2017-11-14 一种eeprom及其擦除、编程和读方法
US15/948,487 US10790021B2 (en) 2017-11-14 2018-04-09 EEPROM, and methods for erasing, programming and reading the EEPROM

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711120987.0A CN107910033B (zh) 2017-11-14 2017-11-14 一种eeprom及其擦除、编程和读方法

Publications (2)

Publication Number Publication Date
CN107910033A CN107910033A (zh) 2018-04-13
CN107910033B true CN107910033B (zh) 2020-10-02

Family

ID=61845278

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711120987.0A Active CN107910033B (zh) 2017-11-14 2017-11-14 一种eeprom及其擦除、编程和读方法

Country Status (2)

Country Link
US (1) US10790021B2 (zh)
CN (1) CN107910033B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111341776B (zh) * 2020-03-18 2023-11-14 上海华虹宏力半导体制造有限公司 存储器及其形成方法、存储器单元阵列及其驱动方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6862223B1 (en) * 2002-07-05 2005-03-01 Aplus Flash Technology, Inc. Monolithic, combo nonvolatile memory allowing byte, page and block write with no disturb and divided-well in the cell array using a unified cell structure and technology with a new scheme of decoder and layout
US20160148942A1 (en) * 2014-11-24 2016-05-26 Shanghai Huahong Grace Semiconductor Manufacturing Corporation Flash memory unit and memory array, and programming, erasing and reading method thereof
US9640252B1 (en) * 2016-05-26 2017-05-02 Shanghai Huahong Grace Semiconductor Manufacturing Corporation Method of operating flash memory unit
CN107204203A (zh) * 2017-05-03 2017-09-26 上海华虹宏力半导体制造有限公司 一种存储器阵列及其读、编程和擦除操作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4311358C2 (de) * 1992-04-07 1999-07-22 Mitsubishi Electric Corp Nicht-flüchtige Halbleiterspeichereinrichtung und Betriebsverfahren für eine nicht-flüchtige Halbleiterspeichereinrichtung und Verfahren zum Programmieren von Information in eine nicht-flüchtige Halbleiterspeichereinrichtung
US6181607B1 (en) * 1999-04-22 2001-01-30 Aplus Flash Technology, Inc. Reversed split-gate cell array
US6606265B2 (en) * 2000-10-30 2003-08-12 Virtual Silicon Technology, Inc. Common source EEPROM and flash memory
US6697281B2 (en) * 2001-11-08 2004-02-24 Winbond Electronics Corporation Byte-selectable EEPROM array utilizing single split-gate transistor for non-volatile storage cell
US7072215B2 (en) * 2004-02-24 2006-07-04 Taiwan Semiconductor Manufacturing Company Array structure of two-transistor cells with merged floating gates for byte erase and re-write if disturbed algorithm
CN102637455A (zh) * 2011-02-10 2012-08-15 上海宏力半导体制造有限公司 存储器阵列

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6862223B1 (en) * 2002-07-05 2005-03-01 Aplus Flash Technology, Inc. Monolithic, combo nonvolatile memory allowing byte, page and block write with no disturb and divided-well in the cell array using a unified cell structure and technology with a new scheme of decoder and layout
US20160148942A1 (en) * 2014-11-24 2016-05-26 Shanghai Huahong Grace Semiconductor Manufacturing Corporation Flash memory unit and memory array, and programming, erasing and reading method thereof
US9640252B1 (en) * 2016-05-26 2017-05-02 Shanghai Huahong Grace Semiconductor Manufacturing Corporation Method of operating flash memory unit
CN107204203A (zh) * 2017-05-03 2017-09-26 上海华虹宏力半导体制造有限公司 一种存储器阵列及其读、编程和擦除操作方法

Also Published As

Publication number Publication date
CN107910033A (zh) 2018-04-13
US20190147953A1 (en) 2019-05-16
US10790021B2 (en) 2020-09-29

Similar Documents

Publication Publication Date Title
US6657894B2 (en) Apparatus and method for programming virtual ground nonvolatile memory cell array without disturbing adjacent cells
US6646924B1 (en) Non-volatile memory and operating method thereof
US7903465B2 (en) Memory array of floating gate-based non-volatile memory cells
US7688627B2 (en) Flash memory array of floating gate-based non-volatile memory cells
KR100461486B1 (ko) 불휘발성 반도체 메모리 장치
JP5325913B2 (ja) 不揮発性フラッシュメモリ
JP2005510889A (ja) バイト消去可能なｅｅｐｒｏｍメモリを有する半導体デバイス
CN109817624B (zh) 存储器及其操作方法
CN102568584A (zh) 包括减少穿通泄漏的非挥发性存储器单元的集成电路
CN107204203B (zh) 一种存储器阵列及其读、编程和擦除操作方法
JPH10312694A (ja) 半導体不揮発性メモリおよびそのための電源回路
CN105390154A (zh) 页或字可擦除复合非易失性存储器
KR19990014206A (ko) 불휘발성 반도체 기억장치
JP2018064083A (ja) フィールドサブビットラインｎｏｒフラッシュアレイ
KR102491576B1 (ko) 비휘발성 메모리 장치
US6822910B2 (en) Non-volatile memory and operating method thereof
KR100379553B1 (ko) 플래쉬 메모리 셀의 어레이 및 이를 이용한 데이터프로그램방법 및 소거방법
US20080130367A1 (en) Byte-Erasable Nonvolatile Memory Devices
JP2011076678A (ja) 不揮発性半導体記憶装置
US20070091682A1 (en) Byte-Erasable Nonvolatile Memory Devices
US6888753B2 (en) Memory cell array comprising individually addressable memory cells and method of making the same
US6222761B1 (en) Method for minimizing program disturb in a memory cell
US9859007B2 (en) Non-volatile memory device having multiple string select lines
CN107910033B (zh) 一种eeprom及其擦除、编程和读方法
JPH10302488A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant