KR101071190B1 - 레벨 쉬프팅 회로 및 이를 이용한 비휘발성 반도체 메모리 장치 - Google Patents
레벨 쉬프팅 회로 및 이를 이용한 비휘발성 반도체 메모리 장치 Download PDFInfo
- Publication number
- KR101071190B1 KR101071190B1 KR1020090115898A KR20090115898A KR101071190B1 KR 101071190 B1 KR101071190 B1 KR 101071190B1 KR 1020090115898 A KR1020090115898 A KR 1020090115898A KR 20090115898 A KR20090115898 A KR 20090115898A KR 101071190 B1 KR101071190 B1 KR 101071190B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- shifting
- voltage level
- selection
- enabled
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356165—Bistable circuits using complementary field-effect transistors using additional transistors in the feedback circuit
Abstract
본 발명은 제 1 인에이블 신호 및 제 2 인에이블 신호에 응답하여 선택 신호, 및 구동 제어 신호를 생성하는 제어부, 상기 선택 신호 및 상기 구동 제어 신호에 응답하여 펌핑 전압 레벨로 제 1 쉬프팅 신호를 인에이블시키거나 제 2 쉬프팅 신호를 인에이블시키는 레벨 쉬프팅부, 상기 제 1 쉬프팅 신호가 상기 펌핑 전압 레벨로 인에이블되면 프로그램 전압을 워드라인에 인가시키는 제 1 스위칭부, 및 상기 제 2 쉬프팅 신호가 상기 펌핑 전압 레벨로 인에이블되면 패스 전압을 상기 워드라인에 인가시키는 제 2 스위칭부를 포함한다.
펌핑 전압, 전원전압, 워드라인
Description
본 발명은 반도체 집적 회로에 관한 것으로서, 특히 레벨 쉬프팅 회로 및 이를 이용한 비휘발성 반도체 메모리 장치에 관한 것이다.
일반적으로 비휘발성 메모리 장치는 도 1에 도시된 바와 같이, 제 1 레벨 쉬프터(10), 제 1 스위칭부(20), 제 2 레벨 쉬프터(30), 및 제 2 스위칭부(40)를 포함한다.
상기 제 1 레벨 쉬프터(10)는 제 1 인에이블 신호(en1)가 인에이블되면 펌핑 전압(VPP) 레벨의 제 1 쉬프팅 신호(en1_ls)를 생성하고, 상기 제 1 인에이블 신호(en1)가 디스에이블되면 접지전압(VSS) 레벨의 상기 제 1 쉬프팅 신호(en1_ls)를 생성한다.
상기 제 1 스위칭부(20)는 상기 제 1 쉬프팅 신호(en1_ls)가 상기 펌핑 전압(VPP) 레벨로 인에이블되면 턴온되어 프로그램 전압(V_pgm)을 워드라인(WL)에 전달한다. 한편, 상기 제 1 스위칭부(20)는 상기 제 1 쉬프팅 신호(en1_ls)가 상기 접지전압(VSS) 레벨로 디스에이블되면 상기 프로그램 전압(V_pgm)이 상기 워드라인(WL)에 전달되는 것을 차단한다.
상기 제 2 레벨 쉬프터(30)는 제 2 인에이블 신호(en2)가 인에이블되면 상기 펌핑 전압(VPP) 레벨의 제 2 쉬프팅 신호(en2_ls)를 생성하고, 상기 제 2 인에이블 신호(en2)가 디스에이블되면 접지전압(VSS) 레벨의 상기 제 2 쉬프팅 신호(en2_ls)를 생성한다.
상기 제 2 스위칭부(40)는 상기 제 2 쉬프팅 신호(en1_ls)가 상기 펌핑 전압(VPP) 레벨로 인에이블되면 턴온되어 패스 전압(V_pass)을 상기 워드라인(WL)에 전달한다. 한편, 상기 제 2 스위칭부(40)는 상기 제 2 쉬프팅 신호(en2_ls)가 상기 접지전압(VSS) 레벨로 디스에이블되면 상기 패스 전압(V_pass)이 상기 워드라인(WL)에 전달되는 것을 차단한다.
이때, 상기 프로그램 전압(V_pgm)은 상기 워드라인(WL)을 인에이블시키기 위한 전압이고, 상기 워드라인(WL)이 상기 프로그램 전압(V_pgm) 레벨로 인에이블되면 상기 워드라인(WL)에 연결된 메모리 셀들은 프로그램된다. 상기 프로그램 전압(V_pgm) 레벨로 인에이블된 상기 워드라인(WL)에 가장 인접한 워드라인(미도시)은 상기 패스 전압(V_pass)을 인가 받도록 설계되는 데 이는 상기 프로그램 전압(V_pgm) 레벨로 전압 레벨이 높아지는 상기 워드라인(WL)과 상기 프로그램 전압(V_pgm)을 인가받지 않는 워드라인 사이에 커플링 현상으로 인한 프로그램 불량 방지를 위한 것이다.
상기 제 1 레벨 쉬프터(10)와 상기 제 2 레벨 쉬프터(30)는 입력 신호(en1 or en2)와 출력 신호(en1_ls, en2_ls)만 다를 뿐 그 구성은 동일하다. 그러므로 상기 제 1 레벨 쉬프터(10)의 구성만을 설명하여 상기 제 2 레벨 쉬프터(30)의 구성 설명을 대신하도록 한다.
상기 제 1 레벨 쉬프터(10)는 도 2에 도시된 바와 같이, 제 1 내지 제 8 트랜지스터(P1~P6, N1,N2), 및 제 1 및 제 2 인버터(IV1, IV2)를 포함한다.
상기 제 1 레벨 쉬프터(10)는 상기 제 1 인에이블 신호(en1)가 하이 레벨로 인에이블되면 상기 제 8 트랜지스터(N2)가 턴온되어 상기 제 2 트랜지스터(P2)를 턴온시킨다. 상기 제 2 트랜지스터(P2)가 턴온되면 상기 제 1 내지 제 3 트랜지스터(P1~P3)를 통해 상기 펌핑 전압(VPP)이 상기 제 1 쉬프팅 신호(en1_ls)의 전압 레벨로서 출력된다.
한편, 상기 제 1 레벨 쉬프터(10)는 상기 제 1 인에이블 신호(en1)가 로우 레벨로 디스에이블되면 상기 제 1 트랜지스터(N1)가 턴온되어 상기 접지 전압(VSS)이 상기 제 1 쉬프팅 신호(en1_ls)의 전압 레벨로서 출력된다.
상기 제 1 레벨 쉬프터(10)와 상기 제 2 레벨 쉬프터(30) 각각은 입력되는 인에이블 신호(en1, en2)의 인에이블 전압 레벨을 상기 펌핑 전압(VPP) 레벨로 레벨 쉬프팅시키는 동일한 동작을 수행함에도 불구하고, 비휘발성 반도체 메모리 장치에 각각 설계되어 배치되고 있다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 종래 기술에 비해 면적을 줄일 수 있는 레벨 쉬프팅 회로 및 이를 이용한 비휘발성 반도체 메모리 장치를 제공하는 것이다.
본 발명의 실시예에 따른 비휘발성 반도체 메모리 장치는 제 1 인에이블 신호 및 제 2 인에이블 신호에 응답하여 선택 신호, 및 구동 제어 신호를 생성하는 제어부, 상기 선택 신호 및 상기 구동 제어 신호에 응답하여 펌핑 전압 레벨로 제 1 쉬프팅 신호를 인에이블시키거나 제 2 쉬프팅 신호를 인에이블시키는 레벨 쉬프팅부, 상기 제 1 쉬프팅 신호가 상기 펌핑 전압 레벨로 인에이블되면 프로그램 전압을 워드라인에 인가시키는 제 1 스위칭부, 및 상기 제 2 쉬프팅 신호가 상기 펌핑 전압 레벨로 인에이블되면 패스 전압을 상기 워드라인에 인가시키는 제 2 스위칭부를 포함한다.
본 발명의 다른 실시예에 따른 비휘발성 반도체 메모리 장치의 레벨 쉬프팅 회로는 구동 제어 신호가 인에이블되면 선택 신호에 응답하여 제 1 쉬프팅 신호 또는 제 2 쉬프팅 신호를 펌핑 전압 레벨로 인에이블시키며, 상기 구동 제어 신호가 디스에이블되면 상기 제 1 쉬프팅 신호 및 상기 제 2 쉬프팅 신호를 모두 접지 전압 레벨로 디스에이블시키는 레벨 쉬프팅부를 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 따른 비휘발셩 반도체 메모리 장치의 레벨 쉬프 팅 회로는 제 1 선택 활성화 신호 또는 제 2 선택 활성화 신호가 전원 전압 레벨로 인에이블되면 제 1 쉬프팅 신호 또는 제 2 쉬프팅 신호를 펌핑 전압 레벨로 인에이블시키고, 제 1 출력 노드의 전압 레벨이 상기 제 1 쉬프팅 신호의 전압 레벨이며, 제 2 출력 노드의 전압 레벨이 상기 제 2 쉬프팅 신호의 전압 레벨인 레벨 쉬프팅 회로로서, 상기 제 1 선택 활성화 신호가 인에이블되면 상기 제 2 출력 노드에 접지 전압을 인가시키는 제 1 스위칭부, 상기 제 2 선택 활성화 신호가 인에이블되면 상기 제 1 출력 노드에 접지 전압을 인가시키는 제 2 스위칭부, 상기 제 1 선택 활성화 신호가 디스에이블되면 펌핑 전압을 출력하는 제 3 스위칭부, 상기 제 1 출력 노드가 접지 전압을 인가 받으면 상기 제 3 스위칭부에서 출력되는 펌핑 전압을 상기 제 2 출력 노드에 인가시키는 제 4 스위칭부, 상기 제 2 선택 활성화 신호가 디스에이블되면 펌핑 전압을 출력하는 제 5 스위칭부, 및 상기 제 2 출력 노드가 접지 전압을 인가 받으면 상기 제 5 스위칭부에서 출력된 펌핑 전압을 상기 제 1 출력 노드에 인가시키는 제 6 스위칭부를 포함한다.
본 발명에 따른 레벨 쉬프팅 회로 및 이를 이용한 비휘발성 반도체 메모리 장치는 면적 효율을 높일 수 있다.
본 발명의 실시예에 따른 비휘발성 반도체 메모리 장치는 도 3에 도시된 바와 같이, 제어부(100), 레벨 쉬프팅부(200), 제 1 스위칭부(300), 및 제 2 스위칭부(400)를 포함한다. 이때, 상기 레벨 쉬프팅부(200)를 레벨 쉬프팅 회로라 할 수 도 있다. 이하 서술된 신호들 중 제 1 및 제 2 쉬프팅 신호(en1_ls, en2_ls)의 인에이블 레벨은 펌핑 전압(VPP) 레벨이고 다른 신호들의 인에이블 레벨은 전원전압(VCC)이다. 또한 펌핑 전압(VPP)은 전워전압(VCC) 레벨보다 전압 레벨이 높다.
상기 제어부(100)는 제 1 인에이블 신호(en1), 및 제 2 인에이블 신호(en2)에 응답하여 선택 신호(sel) 및 구동 제어 신호(act_ctrl)를 생성한다.
상기 레벨 쉬프팅부(200)는 상기 선택 신호(sel) 및 상기 구동 제어 신호(act_ctrl)에 응답하여 펌핑 전압(VPP) 레벨로 제 1 쉬프팅 신호(en1_ls)를 인에이블시키거나 제 2 쉬프팅 신호(en2_ls)를 인에이블시킨다,
상기 제 1 스위칭부(20)는 상기 제 1 쉬프팅 신호(en1_ls)가 상기 펌핑 전압(VPP) 레벨로 인에이블되면 프로그램 전압(V_pgm)을 워드라인(WL)에 인가시킨다.
상기 제 2 스위칭부(40)는 상기 제 2 쉬프팅 신호(en2_ls)가 상기 펌핑 전압(VPP) 레벨로 인에이블되면 패스 전압(V_pass)을 상기 워드라인(WL)에 인가시킨다. 이때, 상기 프로그램 전압(V_pgm)은 상기 워드라인(WL)을 인에이블시키기 위한 전압이고, 상기 워드라인(WL)이 상기 프로그램 전압(V_pgm) 레벨로 인에이블되면 상기 워드라인(WL)에 연결된 메모리 셀들은 프로그램된다. 상기 프로그램 전압(V_pgm) 레벨로 인에이블된 상기 워드라인(WL)에 가장 인접한 워드라인(미도시)은 상기 패스 전압(V_pass)을 인가 받도록 설계되는 데 이는 상기 프로그램 전압(V_pgm) 레벨로 전압 레벨이 높아지는 상기 워드라인(WL)과 상기 프로그램 전압(V_pgm)을 인가받지 않는 워드라인 사이에 커플링 현상으로 인한 프로그램 불량 방지를 위한 것이다.
상기 제어부(100)는 상기 제 1 및 제 2 인에이블 신호(en1, en2) 중 하나라도 인에이블되면 상기 구동 제어 신호(act_ctrl)를 인에이블시키고, 상기 제 1 및 제 2 인에이블 신호(en1, en2) 중 상기 제 1 인에이블 신호(en1)만 인에이블되면 상기 선택 신호(sel)를 인에이블시키고, 상기 제 1 및 제 2 인에이블 신호(en1, en2) 중 상기 제 2 인에이블 신호(en2)만 인에이블되면 상기 선택 신호(sel)를 디스에이블시킨다.
상기 제어부(100)는 도 4에 도시된 바와 같이, 선택 신호 생성부(110), 및 구동 제어 신호 생성부(120)를 포함한다.
상기 선택 신호 생성부(110)는 상기 제 1 인에이블 신호(en1)가 인에이블되고 상기 제 2 인에이블 신호(en2)가 디스에이블되면 상기 선택 신호(sel)를 인에이블시키고, 상기 제 1 인에이블 신호(en1)가 디스에이블되고 상기 제 2 인에이블 신호(en2)가 인에이블되면 상기 선택 신호(sel)를 디스에이블시킨다.
상기 선택 신호 생성부(110)는 제 1 내지 제 3 인버터(IV11~IV13), 제 1 및 제 2 낸드 게이트(ND11, ND12), 및 제 1 및 제 2 트랜지스터(P11, N11)를 포함한다. 상기 제 1 인버터(IV11)는 상기 제 2 인에이블 신호(en2)를 입력 받는다. 상기 제 2 인버터(IV12)는 상기 제 1 인에이블 신호(en1)를 입력 받는다. 상기 제 1 낸드 게이트(ND11)는 상기 제 1 인에이블 신호(en1)와 상기 제 1 인버터(IV11)의 출력 신호를 입력 받는다. 상기 제 2 낸드 게이트(ND12)는 상기 제 2 인에이블 신호(en2)와 상기 제 2 인버터(IV12)의 출력 신호를 입력 받는다. 상기 제 3 인버터(IV13)는 상기 제 2 낸드 게이트(ND12)의 출력 신호(ND12)를 입력 받는다. 상기 제 1 트랜지스터(P11)는 소오스에 전원전압(VCC)이 인가되고 게이트에 상기 제 1 낸드 게이트(ND11)의 출력 신호가 입력된다. 상기 제 2 트랜지스터(N11)는 드레인에 상기 제 1 트랜지스터(P11)의 드레인이 연결되고 게이트에 상기 제 3 인버터(IV13)의 출력 신호를 입력 받으며 소오스에 접지 전압(VSS)을 인가 받는다. 상기 선택 신호(sel)는 상기 제 1 트랜지스터(P11)와 상기 제 2 트랜지스터(N11)가 연결된 노드에서 출력된다.
상기 구동 제어 신호 생성부(120)는 상기 제 1 및 제 2 인에이블 신호(en1, en2) 중 하나라도 인에이블되면 상기 구동 제어 신호(act_ctrl)를 인에이블시키고, 상기 제 1 및 제 2 인에이블 신호(en1, en2)가 모두 디스에이블되면 상기 구동 제어 신호(act_ctrl)를 디스에이블시킨다.
상기 구동 제어 신호 생성부(120)는 노어 게이트(NOR11), 및 제 4 인버터(IV14)를 포함한다. 상기 노어 게이트(NOR11)는 상기 제 1 및 제 2 인에이블 신호(en1, en2)를 입력 받는다. 상기 제 4 인버터(IV14)는 상기 노어 게이트(NOR11)의 출력 신호를 입력 받아 상기 구동 제어 신호(act_ctrl)를 출력한다.
상기 레벨 쉬프팅부(200)는 상기 구동 제어 신호(act_ctrl)가 인에이블되면 상기 선택 신호(sel)에 응답하여 상기 펌핑 전압(VPP) 레벨로 상기 제 1 쉬프팅 신호(en1_ls)를 인에이블시키거나, 상기 펌핑 전압(VPP) 레벨로 상기 제 2 쉬프팅 신호(en2_ls)를 인에이블시킨다. 상세히 설명하면, 상기 레벨 쉬프팅부(200)는 상기 구동 제어 신호(act_ctrl)가 인에이블되고 상기 선택 신호(sel)가 인에이블되면 상기 펌핑 전압(VPP) 레벨로 상기 제 1 쉬프팅 신호(en1_ls)를 인에이블시키고 상기 제 2 쉬프팅 신호(en2_ls)를 접지 전압(VSS) 레벨로 디스에이블시킨다. 또한 상기 레벨 쉬프팅부(200)는 상기 구동 제어 신호(act_ctrl)가 인에이블되고 상기 선택 신호(sel)가 디스에이블되면 상기 제 1 쉬프팅 신호(en1_ls)를 접지 전압(VSS) 레벨로 디스에이블시키고 상기 제 2 쉬프팅 신호(en2_ls)를 펌핑 전압(VPP) 레벨로 인에이블시킨다. 한편, 상기 레벨 쉬프팅부(200)는 상기 구동 제어 신호(act_ctrl)가 디스에이블되면 상기 선택 신호(sel)와는 무관하게 상기 제 1 및 제 2 쉬프팅 신호(en1_ls, en2_ls)를 접지 전압(VSS) 레벨로 디스에이블시킨다.
상기 레벨 쉬프팅부(200)는 도 5에 도시된 바와 같이, 선택 활성화 제어부(210), 및 신호 선택형 레벨 쉬프터(220)를 포함한다.
상기 선택 활성화 제어부(210)는 상기 구동 제어 신호(act_ctrl)가 디스에이블되면 상기 선택 신호(sel)와는 무관하게 제 1 및 제 2 선택 활성화 신호(sel_act1, sel_act2)를 모두 인에이블시키며, 상기 구동 제어 신호(act_ctrl)가 인에이블되면 상기 선택 신호(sel)에 응답하여 상기 제 1 및 제 2 선택 활성화 신호(sel_act1, sel_act2) 중 하나를 인에이블시킨다. 상세히 설명하면, 상기 선택 활성화 제어부(210)는 상기 구동 제어 신호(act_ctrl)가 인에이블되고 상기 선택 신호(sel)가 인에이블되면 상기 제 1 선택 활성화 신호(sel_act1)를 인에이블시키고 상기 제 2 선택 활성화 신호(sel_act2)를 디스에이블시킨다. 상기 선택 활성화 제어부(210)는 상기 구동 제어 신호(act_ctrl)가 인에이블되고 상기 선택 신호(sel)가 디스에이블되면 상기 제 1 선택 활성화 신호(sel_act1)를 디스에이블시키고 상기 제 2 선택 활성화 신호(sel_act2)를 인에이블시킨다.
상기 신호 선택형 레벨 쉬프터(220)는 상기 제 1 및 제 2 선택 활성화 신호(sel_act1, sel_act2) 중 상기 제 1 선택 활성화 신호(sel_act1)만 인에이블되면 상기 제 1 쉬프팅 신호(en1_ls)를 펌핑 전압(VPP) 레벨로 인에이블시키고 상기 제 2 쉬프팅 신호(en2_ls)를 접지 전압(VSS) 레벨로 디스에이블시킨다. 상기 신호 선택형 레벨 쉬프터(220)는 상기 제 1 및 제 2 선택 활성화 신호(sel_act1, sel_act2) 중 상기 제 2 선택 활성화 신호(sel_act2)만 인에이블되면 상기 제 1 쉬프팅 신호(en1_ls)를 접지 전압(VSS) 레벨로 디스에이블시키고 상기 제 2 쉬프팅 신호(en2_ls)를 펌핑 전압(VPP) 레벨로 인에이블시킨다. 한편, 상기 신호 선택형 레벨 쉬프터(220)는 상기 제 1 및 제 2 선택 활성화 신호(sel_act1, sel_act2)가 모두 인에이블되면 상기 제 1 및 제 2 쉬프팅 신호(en1_ls, en2_ls)를 모두 접지 전압(VSS) 레벨로 디스에이블시킨다.
상기 선택 활성화 제어부(210)는 도 6에 도시된 바와 같이, 제 5 인버터(IV21), 및 제 3 및 제 4 낸드 게이트(ND21, ND22)를 포함한다. 상기 제 5 인버터(IV21)는 상기 선택 신호(sel)를 입력 받는다. 상기 제 3 낸드 게이트(ND21)는 상기 제 5 인버터(IV21)의 출력 신호 및 상기 구동 제어 신호(act_ctrl)를 입력 받아 상기 제 1 선택 활성화 신호(sel_act1)를 출력한다. 상기 제 4 낸드 게이트(ND22)는 상기 선택 신호(sel) 및 상기 구동 제어 신호(act_ctrl)를 입력 받아 상기 제 2 선택 활성화 신호(sel_act2)를 출력한다.
상기 신호 선택형 레벨 쉬프터(220)는 도 7에 도시된 바와 같이, 제 1 전압레벨 결정부(221), 및 제 2 전압 레벨 결정부(222)를 포함한다.
상기 제 1 전압 레벨 결정부(221)는 제 2 선택 활성화 신호(sel_act2) 및 상기 제 2 쉬프팅 신호(en2_ls)에 응답하여 상기 제 1 쉬프팅 신호(en1_ls)의 전압 레벨을 결정한다. 예를 들어, 상기 제 1 전압 레벨 결정부(221)는 상기 제 2 선택 활성화 신호(sel_act2)가 인에이블되면 접지 전압(VSS) 레벨의 상기 제 1 쉬프팅 신호(en1_ls)룰 생성하고, 상기 제 2 선택 활성화 신호(sel_act2)가 디스에이블되고 상기 제 2 쉬프팅 신호(en2_ls)가 접지 전압(VSS) 레벨이면 펌핑 전압(VPP) 레벨의 상기 제 1 쉬프팅 신호(en1_ls)를 생성한다.
상기 제 1 전압 레벨 결정부(221)는 제 3 내지 제 5 스위칭부(221-1~221-3)를 포함한다. 상기 제 3 스위칭부(221-1)는 상기 제 2 선택 활성화 신호(sel_act2)가 디스에이블되면 펌핑 전압(VPP)을 상기 제 4 스위칭부(221-2)에 출력한다. 상기 제 3 스위칭부(221-1)는 제 3 트랜지스터(P31)를 포함한다. 상기 제 3 트랜지스터(P31)는 소오스에 펌핑 전압(VPP)을 인가 받고 게이트에 상기 제 2 선택 활성화 신호(sel_act2)를 입력 받으며 드레인에 상기 제 4 스위칭부(221-2)가 연결된다. 상기 제 4 스위칭부(221-2)는 상기 제 2 쉬프팅 신호(en2_ls)가 접지 전압(VSS) 레벨이면 상기 제 3 스위칭부(221-1)에서 출력된 펌핑 전압(VPP)을 제 1 출력 노드(node_out1)에 전달한다. 상기 제 4 스위칭부(221-2)는 제 4 및 제 4 트랜지스터(P32, P33)를 포함한다. 상기 제 4 트랜지스터(P32)는 게이트에 상기 제 2 쉬프팅 신호(en2_ls)를 입력 받고 소오스에 상기 제 3 트랜지스터(P31)의 드레인이 연결된다. 상기 제 5 트랜지스터(P33)는 게이트에 접지 전압(VSS)을 인가 받고 소오스에 상기 제 4 트랜지스터(P32)의 드레인이 연결되며 소오스에 상기 제 1 출력 노 드(node_out1)가 연결된다. 상기 제 5 스위칭부(221-3)는 상기 제 2 선택 활성화 신호(sel_act2)가 인에이블되면 상기 제 1 출력 노드(node_out1)에 접지 전압(VSS)을 인가시킨다. 상기 제 5 스위칭부(221-3)는 제 6 트랜지스터(N31)를 포함한다. 상기 제 6 트랜지스터(N31)는 게이트에 상기 제 2 선택 활성화 신호(en2_ls)를 입력 받고 드레인에 상기 제 1 출력 노드(node_out1)가 연결되며 소오스에 접지 전압(VSS)을 인가 받는다.
상기 제 2 전압 레벨 결정부(222)는 제 1 선택 활성화 신호(sel_act1)가 인에이블되면 접지 전압(VSS) 레벨의 상기 제 2 쉬프팅 신호(en2_ls)를 생성하고, 상기 제 1 선택 활성화 신호(sel_act1)가 디스에이블되고 상기 제 1 쉬프팅 신호(en1_ls)가 접지 전압(VSS) 레벨이면 펌핑 전압(VPP) 레벨의 상기 제 2 쉬프팅 신호(en2_ls)를 생성한다.
상기 제 2 전압 레벨 결정부(222)는 제 6 내지 제 8 스위칭부(222-1~222-3)를 포함한다. 상기 제 6 스위칭부(222-1)는 상기 제 1 선택 활성화 신호(sel_act1)가 디스에이블되면 펌핑 전압(VPP)을 상기 제 7 스위칭부(222-2)에 출력한다. 상기 제 6 스위칭부(222-1)는 제 7 트랜지스터(P34)를 포함한다. 상기 제 7 트랜지스터(P34)는 게이트에 상기 제 1 선택 활성화 신호(sel_act1)를 입력 받고 소오스에 펌핑 전압(VPP)을 인가 받고 드레인에 상기 제 7 스위칭부(222-2)가 연결된다. 상기 제 7 스위칭부(222-2)는 상기 제 1 쉬프팅 신호(en1_ls)가 접지 전압(VSS) 레벨이 되면 상기 제 6 스위칭부(222-1)에서 출력된 펌핑 전압(VPP)을 제 2 출력 노드(node_out2)에 전달한다. 상기 제 7 스위칭부(222-2)는 제 8 및 제 9 트랜지스 터(P35, P36)를 포함한다. 상기 제 8 트랜지스터(P35)는 게이트에 상기 제 1 쉬프팅 신호(en1_ls)가 입력되고 소오스에 상기 제 7 트랜지스터(P34)의 드레인이 연결된다. 상기 제 9 트랜지스터(P36)는 게이트에 접지 전압(VSS)을 인가 받고 소오스에 상기 제 8 트랜지스터(P35)의 드레인이 연결되며 드레인에 상기 제 2 출력 노드(node_out2)가 연결된다. 상기 제 8 스위칭부(222-3)는 상기 제 1 선택 활성화 신호(sel_act1)가 인에이블되면 상기 제 2 출력 노드(node_out2)에 접지 전압(VSS)을 인가시킨다. 상기 제 8 스위칭부(222-3)는 제 10 트랜지스터(N32)를 포함한다. 상기 제 10 트랜지스터(N32)는 게이트에 상기 제 1 선택 활성화 신호(sel_act1)가 입력되고 드레인에 상기 제 2 출력 노드(node_out2)가 연결되며 소오스에 접지 전압(VSS)을 인가 받는다.
이와 같이 구성된 본 발명의 실시예에 따른 레벨 쉬프팅 회로 및 이를 이용한 비휘발성 반도체 메모리 장치의 동작을 설명하면 다음과 같다.
제 1 인에이블 신호(en1)와 제 2 인에이블 신호(en2) 중 상기 제 1 인에이블 신호(en1)만 인에이블되면 선택 신호(sel) 및 구동 제어 신호(act_ctrl)가 모두 인에이블된다.
상기 제 1 인에이블 신호(en1)와 상기 제 2 인에이블 신호(en2) 중 상기 제 2 인에이블 신호(en2)만 인에이블되면 상기 선택 신호(sel)가 디스에이블되고 상기 구동 제어 신호(act_ctrl)가 인에이블된다.
상기 제 1 인에이블 신호(en1)와 상기 제 2 인에이블 신호(en2)가 모두 디스에이블되면 상기 구동 제어 신호(act_ctrl)가 디스에이블된다.
상기 구동 제어 신호(act_ctrl)가 인에이블되고 상기 선택 신호(sel)가 인에이블되면 제 1 선택 활성화 신호(sel_act1)가 인에이블되고 제 2 선택 활성화 신호(sel_act2)가 디스에이블된다.
상기 구동 제어 신호(act_ctrl)가 인에이블되고 상기 선택 신호(sel)가 디스에이블되면 상기 제 1 선택 활성화 신호(sel_act1)가 디스에이블되고 상기 제 2 선택 활성화 신호(sel_act2)가 인에이블된다.
상기 구동 제어 신호(act_ctrl)가 디스에이블되면 상기 선택 신호(sel)와는 무관하게 상기 제 1 및 제 2 선택 활성화 신호(sel_act1, sel_act2)가 모두 인에이블된다.
상기 제 1 선택 활성화 신호(sel_act1)와 상기 제 2 선택 활성화 신호(sel_act2) 중 상기 제 1 선택 활성화 신호(sel_act1)만 인에이블되면 제 1 쉬프팅 신호(en1_ls)가 펌핑 전압(VPP) 레벨로 인에이블되고 제 2 쉬프팅 신호(en2_ls)가 접지 전압(VSS) 레벨로 디스에이블된다.
상기 제 1 선택 활성화 신호(sel_act1)와 상기 제 2 선택 활성화 신호(sel_act2) 중 상기 제 2 선택 활성화 신호(sel_act2)만 인에이블되면 상기 제 1 쉬프팅 신호(en1_ls)가 접지 전압(VSS) 레벨로 디스에이블되고 상기 제 2 쉬프팅 신호(en2_ls)가 펌핑 전압(VPP) 레벨로 인에이블된다.
상기 제 1 및 제 2 선택 활성화 신호(sel_act1, sel_act2)가 모두 인에이블되면 상기 제 1 및 제 2 쉬프팅 신호(en1_ls, en2_ls)가 모두 접지 전압(VSS) 레벨로 디스에이블된다.
상기 제 1 및 제 2 쉬프팅 신호(en1_ls, en2_ls) 중 상기 제 1 쉬프팅 신호(en1_ls)만 펌핑 전압(VPP) 레벨로 인에이블되면 워드라인(WL)에 프로그램 전압(V_pgm)이 인가된다.
상기 제 1 및 제 2 쉬프팅 신호(en1_ls, en2_ls) 중 상기 제 2 쉬프팅 신호(en2_ls)만 펌핑 전압(VPP) 레벨로 인에이블되면 상기 워드라인(WL)에 패스 전압(V_pass)이 인가된다.
상기 제 1 및 제 2 쉬프팅 신호(en1_ls, en2_ls)가 모두 접지 전압(VSS) 레벨로 디스에이블되면 상기 워드라인(WL)에 상기 프로그램 전압(V_pgm), 및 상기 패스 전압(V_pass)이 인가되는 것이 차단된다.
도 7를 참조하여, 좀 더 상세히 레벨 쉬프팅 동작을 살펴보면 다음과 같다.
상기 제 1 선택 활성화 신호(sel_act1)가 전원전압(VCC) 레벨로 인에이블되고 상기 제 2 선택 활성화 신호(sel_act2)가 접지 전압(VSS) 레벨로 디스에이블된다. 제 8 스위칭부(222-3)가 접지 전압(VSS)을 제 2 출력 노드(node_out2)에 인가시킨다. 상기 제 8 스위칭부(222-3)가 접지 전압(VSS)을 상기 제 2 출력 노드(node_out2)에 인가시키면 접지 전압(VSS) 레벨의 상기 제 2 쉬프팅 신호(en2_ls)가 생성된다. 한편, 제 3 스위칭부(221-1)는 펌핑 전압(VPP)을 제 4 스위칭부(221-2)에 출력한다. 상기 제 4 스위칭부(221-2)가 제 1 출력 노드(node_out1)에 펌핑 전압(VPP)을 인가시키면, 펌핑 전압(VPP) 레벨의 상기 제 1 쉬프팅 신호(en1_ls)가 생성된다.
결국, 상기 제 1 선택 활성화 신호(sel_act1)가 인에이블되고 상기 제 2 선 택 활성화 신호(sel_act2)가 디스에이블되면 상기 제 1 쉬프팅 신호(en1_ls)는 펌핑 전압(VPP) 레벨로 인에이블되고 상기 제 2 쉬프팅 신호(en2_ls)는 접지 전압(VSS) 레벨로 디스에이블된다.
상기 제 1 선택 활성화 신호(sel_act1)가 접지 전압(VSS) 레벨로 디스에이블되고 상기 제 2 선택 활성화 신호(sel_act2)가 전원 전압(VCC) 레벨로 인에이블된다. 상기 제 5 스위칭부(221-3)가 접지 전압(VSS)을 상기 제 1 출력 노드(node_out1)에 인가시킨다. 접지 전압(VSS) 레벨의 상기 제 1 쉬프팅 신호(en1_ls)가 생성된다. 한편, 상기 제 6 스위칭부(222-1)는 펌핑 전압(VPP)을 상기 제 7 스위칭부(222-2)에 출력한다. 상기 제 7 스위칭부(222-2)는 상기 제 2 출력 노드(node_out2)에 펌핑 전압(VPP)을 인가시킨다. 펌핑 전압(VPP) 레벨의 상기 제 2 쉬프팅 신호(en2_ls)가 생성된다.
결국, 상기 제 1 선택 활성화 신호(sel_act1)가 디스에이블되고 상기 제 2 선택 활성화 신호(sel_act2)가 인에이블되면 상기 제 1 쉬프팅 신호(en1_ls)가 접지 전압(VSS)로 디스에이블되고 상기 제 2 쉬프팅 신호(en2_ls)가 펌핑 전압(VPP) 레벨로 인에이블된다.
상기 제 1 선택 활성화 신호(sel_act1)와 상기 제 2 선택 활성화 신호(sel_act2)가 모두 전원 전압 레벨(VCC)로 인에이블된다.
상기 제 5 스위칭부(221-3)는 접지 전압(VSS)을 상기 제 1 출력 노드(node_out1)에 인가시키고, 상기 제 8 스위칭부(222-3)는 접지 전압(VSS)을 상기 제 2 출력 노드(node_out2)에 인가시킨다.
결국, 상기 제 1 및 제 2 선택 활성화 신호(sel_act1, sel_act2)가 모두 인에이블되면 상기 제 1 및 제 2 쉬프팅 신호(en1_ls, en2_ls)가 모두 접지 전압 레벨로 디스에이블된다.
종래 기술 도면 2와 본 발명의 실시예인 도 7를 비교하면, 본 발명은 종래 기술과 동일한 개수의 트랜지스터를 이용하면서도, 두 개의 쉬프팅 신호를 생성할 수 있어 본 발명을 적용한 비휘발성 반도체 메모리 장치는 면적 효율이 높아진다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 일반적인 비휘발성 반도체 메모리 장치의 구성도,
도 2는 도 1의 제 1 레벨 쉬프터의 구성도,
도 3은 본 발명의 실시예에 따른 비휘발성 반도체 메모리 장치를 개략적으로 보여주는 구성도,
도 4는 도 3의 제어부의 구성도,
도 5는 도 3의 레벨 쉬프팅부의 구성도,
도 6은 도 5의 선택 활성화부의 구성도,
도 7은 도 5의 신호 선택형 레벨 쉬프터의 구성도이다.
<도면의 주요부분에 대한 부호의 설명>
100: 제어부 200: 레벨 쉬프팅부
Claims (22)
- 제 1 인에이블 신호 및 제 2 인에이블 신호에 응답하여 선택 신호, 및 구동 제어 신호를 생성하는 제어부;상기 선택 신호 및 상기 구동 제어 신호에 응답하여 펌핑 전압 레벨로 제 1 쉬프팅 신호를 인에이블시키거나 제 2 쉬프팅 신호를 인에이블시키는 레벨 쉬프팅부;상기 제 1 쉬프팅 신호가 상기 펌핑 전압 레벨로 인에이블되면 프로그램 전압을 워드라인에 인가시키는 제 1 스위칭부; 및상기 제 2 쉬프팅 신호가 상기 펌핑 전압 레벨로 인에이블되면 패스 전압을 상기 워드라인에 인가시키는 제 2 스위칭부를 포함하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
- 제 1 항에 있어서,상기 제어부는상기 제 1 및 제 2 인에이블 신호 중 하나라도 인에이이블되면 상기 구동 제어 신호를 인에이블시키고, 상기 제 1 및 제 2 인에이블 신호 중 상기 제 1 인에이블 신호만 인에이블되면 상기 선택 신호를 인에이블시키고, 상기 제 1 및 제 2 인에이블 신호 중 상기 제 2 인에이블 신호만 인에이블되면 상기 선택 신호를 디스에이블시키는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
- 제 2 항에 있어서,상기 제어부는상기 제 1 및 제 2 인에이블 신호가 모두 디스에이블되면 상기 구동 제어 신호를 디스에이블시키는 구동 제어 신호 생성부,상기 제 1 인에이블 신호가 인에이블되고 상기 제 2 인에이블 신호가 디스에이블되면 상기 선택 신호를 인에이블시키고, 상기 제 1 인에이블 신호가 디스에이블되고 상기 제 2 인에이블 신호가 인에이블되면 상기 선택 신호를 디스에이블시키는 선택 신호 생성부를 포함하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
- 제 1 항에 있어서,상기 레벨 쉬프팅부는상기 구동 제어 신호가 인에이블되면 상기 선택 신호에 응답하여 상기 펌핑 전압 레벨로 상기 제 1 쉬프팅 신호를 인에이블시키거나 상기 펌핑 전압 레벨로 상기 제 2 쉬프팅 신호를 인에이블 시키는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
- 제 4 항에 있어서,상기 레벨 쉬프팅부는상기 구동 제어 신호가 디스에이블되면 상기 선택 신호와는 무관하게 상기 제 1 및 제 2 쉬프팅 신호 모두를 접지 전압 레벨로 디스에이블시키는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
- 제 5 항에 있어서,상기 레벨 쉬프팅부는상기 구동 제어 신호가 인에이블되고 상기 선택 신호가 인에이블되면 상기 제 1 쉬프팅 신호를 상기 펌핑 전압 레벨로 인에이블시키고 상기 제 2 쉬프팅 신호를 상기 접지 전압 레벨로 디스에이블시키며,상기 구동 제어 신호가 인에이블되고 상기 선택 신호가 디스에이블되면 상기 제 1 쉬프팅 신호를 상기 접지 전압 레벨로 디스에이블시키고 상기 제 2 쉬프팅 신호를 상기 펌핑 전압 레벨로 인에이블시키는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
- 제 6 항에 있어서,상기 레벨 쉬프팅부는상기 구동 제어 신호가 디스에이블되면 상기 선택 신호와는 무관하게 제 1 선택 활성화 신호 및 제 2 선택 활성화 신호를 모두 인에이블시키며, 상기 구동 제어 신호가 인에이블되면 상기 선택 신호에 응답하여 상기 제 1 및 제 2 선택 활성화 신호 중 하나를 인에이블시키는 선택 활성화 제어부, 및상기 제 1 및 제 2 선택 활성화 신호 중 상기 제 1 선택 활성화 신호만 인에이블되면 상기 제 1 쉬프팅 신호를 상기 펌핑 전압 레벨로 인에이블시키고 상기 제 2 쉬프팅 신호를 접지 전압 레벨로 디스에이블시키며, 상기 제 1 및 제 2 선택 활성화 신호 중 상기 제 2 선택 활성화 신호만 인에이블되면 상기 제 2 쉬프팅 신호를 상기 펌핑 전압 레벨로 인에이블시키고 상기 제 1 쉬프팅 신호를 접지 전압 레벨로 디스에이블시키는 신호 선택형 레벨 쉬프터를 포함하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
- 제 7 항에 있어서,상기 선택 활성화 제어부는상기 구동 제어 신호가 인에이블되고 상기 선택 신호가 인에이블되면 상기 제 1 선택 활성화 신호를 인에이블시키고 상기 제 2 선택 활성화 신호를 디스에이블시키며,상기 구동 제어 신호가 인에이블되고 상기 선택 신호가 디스에이블되면 상기 제 2 선택 활성화 신호를 인에이블시키고 상기 제 1 선택 활성화 신호를 디스에이블시키는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
- 제 7 항에 있어서,상기 신호 선택형 레벨 쉬프터는상기 제 1 선택 활성화 신호 및 상기 제 2 선택 활성화 신호가 모두 인에이 블되면 상기 제 1 및 제 2 쉬프팅 신호를 모두 상기 접지 전압 레벨로 디스에이블시키는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
- 제 9 항에 있어서,상기 신호 선택형 레벨 쉬프터는상기 제 2 선택 활성화 신호 및 상기 제 2 쉬프팅 신호에 응답하여 상기 제 1 쉬프팅 신호의 전압 레벨을 결정하는 제 1 전압 레벨 결정부, 및상기 제 1 선택 활성화 신호 및 상기 제 1 쉬프팅 신호에 응답하여 상기 제 2 쉬프팅 신호의 전압 레벨을 결정하는 제 2 전압 레벨 결정부를 포함하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
- 제 10 항에 있어서,상기 제 1 전압 레벨 결정부는상기 제 2 선택 활성화 신호가 인에이블되면 상기 제 1 쉬프팅 신호의 전압 레벨을 상기 접지 전압 레벨로 결정하고,상기 제 2 선택 활성화 신호가 디스에이블되고 상기 제 2 쉬프팅 신호가 상기 접지 전압 레벨이면 상기 제 1 쉬프팅 신호의 전압 레벨을 상기 펌핑 전압 레벨로 결정하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
- 제 11 항에 있어서,상기 제 1 전압 레벨 결정부는상기 제 2 선택 활성화 신호가 디스에이블되면 상기 펌핑 전압을 출력하는 제 3 스위칭부,상기 제 2 쉬프팅 신호가 상기 접지 전압 레벨이면 상기 제 3 스위칭부에서 출력된 상기 펌핑 전압을 출력 노드에 전달하는 제 4 스위칭부, 및상기 제 2 선택 활성화 신호가 인에이블되면 상기 출력 노드에 상기 접지 전압을 인가시키는 제 5 스위칭부를 포함하며,상기 출력 노드의 전압 레벨이 상기 제 1 쉬프팅 신호의 전압 레벨로서 출력되는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
- 제 10 항에 있어서,상기 제 2 전압 레벨 결정부는상기 제 1 선택 활성화 신호가 인에이블되면 상기 제 2 쉬프팅 신호의 전압 레벨을 상기 접지 전압 레벨로 결정하고,상기 제 1 선택 활성화 신호가 디스에이블되고 상기 제 1 쉬프팅 신호가 상기 접지 전압 레벨이면 상기 제 2 쉬프팅 신호의 전압 레벨을 상기 펌핑 전압 레벨로 결정하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
- 제 13 항에 있어서,상기 제 2 전압 레벨 결정부는상기 제 1 선택 활성화 신호가 디스에이블되면 상기 펌핑 전압을 출력하는 제 3 스위칭부,상기 제 1 쉬프팅 신호가 상기 접지 전압 레벨이면 상기 제 3 스위칭부에서 출력된 상기 펌핑 전압을 출력 노드에 전달하는 제 4 스위칭부, 및상기 제 1 선택 활성화 신호가 인에이블되면 상기 출력 노드에 상기 접지 전압을 인가시키는 제 5 스위칭부를 포함하며,상기 출력 노드의 전압 레벨이 상기 제 2 쉬프팅 신호의 전압 레벨로서 출력되는 것을 특징으로 하는 비휘발성 반도체 메모리 장치.
- 구동 제어 신호가 인에이블되면 선택 신호에 응답하여 제 1 쉬프팅 신호 또는 제 2 쉬프팅 신호를 펌핑 전압 레벨로 인에이블시키며, 상기 구동 제어 신호가 디스에이블되면 상기 제 1 쉬프팅 신호 및 상기 제 2 쉬프팅 신호를 모두 접지 전압 레벨로 디스에이블시키는 레벨 쉬프팅부를 포함하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치의 레벨 쉬프팅 회로.
- 제 15 항에 있어서,상기 레벨 쉬프팅부는상기 구동 제어 신호가 인에이블되고 상기 선택 신호가 인에이블되면 상기 제 1 쉬프팅 신호를 상기 펌핑 전압 레벨로 인에이블시키고 상기 제 2 쉬프팅 신호를 상기 접지 전압 레벨로 디스에이블시키며,상기 구동 제어 신호가 인에이블되고 상기 선택 신호가 디스에이블되면 상기 제 1 쉬프팅 신호를 상기 접지 전압 레벨로 디스에이블시키고 상기 제 2 쉬프팅 신호를 상기 펌핑 전압 레벨로 인에이블시키는 비휘발성 반도체 메모리 장치의 레벨 쉬프팅 회로.
- 제 16 항에 있어서,상기 레벨 쉬프팅부는상기 구동 제어 신호가 인에이블되면 상기 선택 신호에 응답하여 제 1 선택 활성화 신호와 제 2 선택 활성화 신호 중 하나를 인에이블시키고 다른 하나를 디스에이블시키며, 상기 구동 제어 신호가 디스에이블되면 상기 선택 신호와는 무관하게 상기 제 1 및 제 2 선택 활성화 신호를 모두 인에이블시키는 선택 활성화 제어부, 및상기 제 1 선택 활성화 신호와 상기 제 2 선택 활성화 신호 중 하나가 인에이블되고 다른 하나가 디스에이블되면 상기 제 1 쉬프팅 신호와 상기 제 2 쉬프팅 신호중 하나를 상기 펌핑 전압 레벨로 인에이블시키고 다른 하나를 상기 접지 전압 레벨로 디스에이블시키며, 상기 제 1 선택 활성화 신호 및 상기 제 2 선택 활성화 신호가 모두 인에이블되면 상기 제 1 및 제 2 쉬프팅 신호를 상기 접지 전압 레벨로 모두 디스에이블시키는 신호 선택형 레벨 쉬프터를 포함하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치의 레벨 쉬프팅 회로
- 제 17 항에 있어서,상기 신호 선택형 레벨 쉬프터는상기 제 2 선택 활성화 신호가 인에이블되면 상기 접지 전압 레벨의 상기 제 1 쉬프팅 신호를 생성하며, 상기 제 2 선택 활성화 신호가 디스에이블되고 상기 제 2 쉬프팅 신호가 상기 접지 전압 레벨이면 상기 펌핑 전압 레벨의 상기 제 1 쉬프팅 신호를 생성하는 제 1 전압 레벨 결정부, 및상기 제 1 선택 활성화 신호가 인에이블되면 상기 접지 전압 레벨의 상기 제 2 쉬프팅 신호를 생성하며, 상기 제 1 선택 활성화 신호가 디스에이블되고 상기 제 2 쉬프팅 신호가 상기 접지 전압 레벨이면 상기 펌핑 전압 레벨의 상기 제 2 쉬프팅 신호를 생성하는 제 2 전압 레벨 결정부를 포함하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치의 레벨 쉬프팅 회로.
- 제 18 항에 있어서,상기 제 1 전압 레벨 결정부는상기 제 2 선택 활성화 신호가 디스에이블되면 상기 펌핑 전압을 출력하는 제 1 스위칭부,상기 제 2 쉬프팅 신호가 상기 접지 전압 레벨이면 상기 제 1 스위칭부에서 출력된 상기 펌핑 전압을 출력 노드에 전달하는 제 2 스위칭부, 및상기 제 2 선택 활성화 신호가 인에이블되면 상기 출력 노드에 상기 접지 전압을 인가시키는 제 3 스위칭부를 포함하며,상기 출력 노드의 전압 레벨이 상기 제 1 쉬프팅 신호의 전압 레벨로서 출력되는 것을 특징으로 하는 비휘발성 반도체 메모리 장치의 레벨 쉬프팅 회로.
- 제 18 항에 있어서,상기 제 2 전압 레벨 결정부는상기 제 1 선택 활성화 신호가 디스에이블되면 상기 펌핑 전압을 출력하는 제 1 스위칭부,상기 제 1 쉬프팅 신호가 상기 접지 전압 레벨이면 상기 제 1 스위칭부에서 출력된 상기 펌핑 전압을 출력 노드에 전달하는 제 2 스위칭부, 및상기 제 1 선택 활성화 신호가 인에이블되면 상기 출력 노드에 상기 접지 전압을 인가시키는 제 3 스위칭부를 포함하며,상기 출력 노드의 전압 레벨이 상기 제 2 쉬프팅 신호의 전압 레벨로서 출력되는 것을 특징으로 하는 비휘발성 반도체 메모리 장치의 레벨 쉬프팅 회로.
- 제 1 선택 활성화 신호 또는 제 2 선택 활성화 신호가 전원 전압 레벨로 인에이블되면 제 1 쉬프팅 신호 또는 제 2 쉬프팅 신호를 펌핑 전압 레벨로 인에이블시키고, 제 1 출력 노드의 전압 레벨이 상기 제 1 쉬프팅 신호의 전압 레벨이며, 제 2 출력 노드의 전압 레벨이 상기 제 2 쉬프팅 신호의 전압 레벨인 레벨 쉬프팅 회로로서,상기 제 1 선택 활성화 신호가 인에이블되면 상기 제 2 출력 노드에 접지 전 압을 인가시키는 제 1 스위칭부;상기 제 2 선택 활성화 신호가 인에이블되면 상기 제 1 출력 노드에 접지 전압을 인가시키는 제 2 스위칭부;상기 제 1 선택 활성화 신호가 디스에이블되면 펌핑 전압을 출력하는 제 3 스위칭부;상기 제 1 출력 노드가 접지 전압을 인가 받으면 상기 제 3 스위칭부에서 출력되는 펌핑 전압을 상기 제 2 출력 노드에 인가시키는 제 4 스위칭부;상기 제 2 선택 활성화 신호가 디스에이블되면 펌핑 전압을 출력하는 제 5 스위칭부; 및상기 제 2 출력 노드가 접지 전압을 인가 받으면 상기 제 5 스위칭부에서 출력된 펌핑 전압을 상기 제 1 출력 노드에 인가시키는 제 6 스위칭부를 포함하는 것을 특징으로 하는 비휘발성 반도체 메모리 장치의 레벨 쉬프팅 회로.
- 제 21 항에 있어서,상기 펌핑 전압은 상기 전원 전압의 레벨보다 높은 전압 레벨인 것을 특징으로 하는 비휘발성 반도체 메모리 장치의 레벨 쉬프팅 회로.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090115898A KR101071190B1 (ko) | 2009-11-27 | 2009-11-27 | 레벨 쉬프팅 회로 및 이를 이용한 비휘발성 반도체 메모리 장치 |
| US12/949,502 US8295103B2 (en) | 2009-11-27 | 2010-11-18 | Level shifting circuit and nonvolatile semiconductor memory apparatus using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090115898A KR101071190B1 (ko) | 2009-11-27 | 2009-11-27 | 레벨 쉬프팅 회로 및 이를 이용한 비휘발성 반도체 메모리 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110059235A KR20110059235A (ko) | 2011-06-02 |
| KR101071190B1 true KR101071190B1 (ko) | 2011-10-10 |
Family
ID=44068813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090115898A KR101071190B1 (ko) | 2009-11-27 | 2009-11-27 | 레벨 쉬프팅 회로 및 이를 이용한 비휘발성 반도체 메모리 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8295103B2 (ko) |
| KR (1) | KR101071190B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8217705B2 (en) | 2010-05-06 | 2012-07-10 | Micron Technology, Inc. | Voltage switching in a memory device |
| CN102385928A (zh) * | 2011-09-01 | 2012-03-21 | 上海宏力半导体制造有限公司 | 编程电压产生电路及其传输电路 |
| TWI561006B (en) * | 2013-05-24 | 2016-12-01 | Marvell Israel Misl Ltd | Systems and methods for data receipt from devices of disparate types |
| US9847133B2 (en) * | 2016-01-19 | 2017-12-19 | Ememory Technology Inc. | Memory array capable of performing byte erase operation |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100464113B1 (ko) | 2001-01-24 | 2005-01-03 | 엔이씨 일렉트로닉스 가부시키가이샤 | 반도체 회로 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5723985A (en) * | 1995-11-21 | 1998-03-03 | Information Storage Devices, Inc. | Clocked high voltage switch |
| JP3036481B2 (ja) * | 1997-09-16 | 2000-04-24 | 日本電気株式会社 | レベルシフト回路 |
| JP2002150784A (ja) | 2000-11-07 | 2002-05-24 | Sharp Corp | 電圧スイッチ回路およびそれを用いた高電圧デコーダ回路、並びに、不揮発性半導体記憶装置 |
| US6693819B2 (en) | 2002-01-08 | 2004-02-17 | Broadcom Corporation | High voltage switch circuitry |
| US6774704B2 (en) * | 2002-10-28 | 2004-08-10 | Tower Semiconductor Ltd. | Control circuit for selecting the greater of two voltage signals |
| TWI222647B (en) * | 2003-07-17 | 2004-10-21 | Amic Technology Corp | Flash memory capable of utilizing one driving voltage output circuit to drive a plurality of word line drivers |
| KR100607349B1 (ko) | 2004-08-26 | 2006-07-28 | 주식회사 하이닉스반도체 | 반도체 장치의 고전압 스위치 회로 |
| DE102006007023B3 (de) | 2006-02-15 | 2007-03-22 | Infineon Technologies Ag | Halbleiterspeicher-Vorrichtung mit einer Wortleitungsansteuerung |
| KR100810611B1 (ko) * | 2006-05-15 | 2008-03-07 | 삼성전자주식회사 | 반도체 장치의 레벨 쉬프팅 회로 |
| US7696804B2 (en) * | 2007-03-31 | 2010-04-13 | Sandisk 3D Llc | Method for incorporating transistor snap-back protection in a level shifter circuit |
| KR20100079331A (ko) * | 2008-12-31 | 2010-07-08 | 주식회사 동부하이텍 | 레벨 시프트 회로 |
-
2009
- 2009-11-27 KR KR1020090115898A patent/KR101071190B1/ko active IP Right Grant
-
2010
- 2010-11-18 US US12/949,502 patent/US8295103B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100464113B1 (ko) | 2001-01-24 | 2005-01-03 | 엔이씨 일렉트로닉스 가부시키가이샤 | 반도체 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110059235A (ko) | 2011-06-02 |
| US8295103B2 (en) | 2012-10-23 |
| US20110128799A1 (en) | 2011-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8553479B2 (en) | Semiconductor memory device | |
| US9219482B2 (en) | High voltage switch circuit and nonvolatile memory including the same | |
| KR101071190B1 (ko) | 레벨 쉬프팅 회로 및 이를 이용한 비휘발성 반도체 메모리 장치 | |
| US7919988B2 (en) | Output circuit and driving method thereof | |
| JP2007095286A (ja) | 電圧発生装置 | |
| US7027351B2 (en) | Negative word line driver | |
| US9293181B2 (en) | Block selection circuit and semiconductor device having the same | |
| KR100815180B1 (ko) | 선택적으로 네가티브 워드라인 구동을 하는 반도체메모리장치. | |
| KR101020297B1 (ko) | 워드라인 구동회로 | |
| KR100650371B1 (ko) | 전압 발생 장치 | |
| KR101149185B1 (ko) | 반도체 소자의 고전압 스위치 회로 | |
| KR101201606B1 (ko) | 반도체 장치의 고전압 스위치 회로 | |
| KR102030069B1 (ko) | 반도체 장치 | |
| KR100744688B1 (ko) | 글로벌 신호 구동 장치 | |
| KR20050041077A (ko) | 로우 파워용 컬럼 디코더 | |
| KR100968155B1 (ko) | 반도체 메모리 장치 | |
| KR100845797B1 (ko) | 서브 워드라인 드라이버 제어 회로 및 이를 이용한 반도체메모리 장치 | |
| KR100408687B1 (ko) | 워드라인 구동 회로 | |
| KR100873620B1 (ko) | 반도체 메모리 장치의 드라이버 | |
| KR20100038003A (ko) | 반도체 메모리 장치 | |
| KR101188981B1 (ko) | 반도체 소자의 고전압 제어 회로 | |
| KR101003141B1 (ko) | 다양한 구동 전압에 의해 구동되는 반도체 메모리 장치 | |
| KR20130042929A (ko) | 레벨 쉬프터 | |
| KR100865557B1 (ko) | 파워업 초기화 회로 | |
| KR100925395B1 (ko) | 반도체 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140822 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150824 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160822 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170824 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180822 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190826 Year of fee payment: 9 |