KR20050041077A

KR20050041077A - 로우 파워용 컬럼 디코더

Info

Publication number: KR20050041077A
Application number: KR1020030075989A
Authority: KR
Inventors: 유남규
Original assignee: 주식회사 하이닉스반도체
Priority date: 2003-10-29
Filing date: 2003-10-29
Publication date: 2005-05-04

Abstract

본 발명은 반도체 소자에 관한 것으로, 특히 저전력 반도체 회로에서 메모리 셀을 선택하기 위한 컬럼 디코더(YDEC)에 관한 것으로, 컬럼디코더를 구동하는 전원을 외부 전원 VDD(1.8V)을 사용하지 않고 내부에서 생성된 전원 VPPY(2.5V)를 사용하여 VGS의 전압 차를 보다 크게 만들어 충분히 많은 전류를 흐르게 하여 스피드 측면(tAC)을 우수하게 개선할 수 있는 효과가 있다.또한, 본 발명은 기존의 레벨 쉬프트를 사용함으로써, 소자의 면적 증가를 야기하지 않으면서도 효과적으로 코딩신호를 구현할 수 있는 효과가 있다.

Description

로우 파워용 컬럼 디코더{Column decoder for low power semiconductor memory device}

본 발명은 반도체 소자에 관한 것으로, 특히 저전력 반도체 회로에서 메모리 셀을 선택하기 위한 컬럼 디코더(YDEC)에 관한 것이다.

일반적으로, 컬럼 디코더는 센스 앰프(S/A)의 센싱전압을 메인 증폭기로 앰프로 전달하는 역할을 한다. 도1a은 종래의 메모리 셀 구조를 나타낸 것으로, 도면에서 1은 메모리 셀, 2는 스위칭 트랜지스터, 3은 센스 앰프(amplifier), 4는 컬럼 디코더, 5는 트랜스퍼(transfer) 트랜지스터, 6은 메인 앰프를 각각 나타낸다.

도1a에 도시된 바와 같이, 상기 컬럼 디코더(4)는 특정 메모리 셀(1)을 선택하여 센스 앰프(3: S/A)의 제1 및 제2 출력 (LIOT 및 LIOTB)의 전압차를 메인 앰프(6: M/A)로 전달하는 역할을 한다. 컬럼 디코더(4)는 상기 메모리 셀(1)의 컬럼을 선택하기 위한 스위칭 트랜지스터(M1 및 M2)를 제어하는 컬럼신호(Ys)를 생성하게 되는데, 이 컬럼신호(Ys)가 턴온 된 상태에서 두 비트라인의 전압이 메인 엠프(6)로 전달되어 그 전압차를 더욱 증폭시키게 된다(도1b의 타이밍도 참조).

상기 컬럼 디코더(4)의 세부구성과 입력신호의 파형이 도2a 및 도2b에 각각 도시 되어 있다.

먼저, 도2a에 도시된 컬럼 디코더(4)의 세부구성을 상세히 살펴보면, 입력신호 Ya, Yb, Yc는 어드레스 정보를 가진 코딩신호로서, 상기 컬럼 디코더(4)는 낸드 게이트(NAND1)로 구성된 코딩 회로와 트랜지스터(M23 및 M24)로 구성된 인버터로 구성되어 있다. 상기 낸드 게이트(NAND1)의 입력신호인 코딩신호 Yb 및 Yc의 제어에 따라 트랜지스터(M21 및 M22)의 각 게이트로 입력되는 코딩신호 Ya를 인버팅 시킨다.

입력신호 Ya, Yb, Yc가 모두 하이일 경우에만 컬럼 디코더의 출력신호 Ys가 하이가 되어 특정 메모리 셀에 매달려 있는 센스증폭기 (S/A)의 출력을 리드하거나 메모리 셀에 라이트하게 된다. 즉, 도2b에 도시된 바와 같이, 입력신호 Ya, Yb, Yc가 각각 하이레벨에 이을 때에만 상기 컬럼 디코더의 출력신호 Ys가 하이가 됨을 알 수 있다.

그러나 전원전압(VDD)이 1.8V의 로우 파워 제품일 경우 도1a의 블록도의 M1(M2) 트랜지스터의 게이트는 VDD=1.8V이고 S/A의 구동 전원은 VCORE(1.5V)이므로 소스가 1.5V 정도가 된다. MOS 특성상 ID(드레인)에 흐는 전류는 VGS(게이트와 드레인의 전압차) 제곱에 비례하게 된다. 따라서 VDD가 2.5V 또는 3.3V일 경우에는 충분한 양의 전류가 흐르게 되는데 VDD의 전압이 1.8V일 경우에는 2.5V/3.3V 일 때보다는 적은 전류가 흐르게 되어 메인 앰프(6)가 증폭하기 위한 임의의 ΔV까지 도달하는 시간이 길어지게 되는 문제점이 있었다.

상기 문제점을 해결하기 위하여 안출된 본 발명은 저전력 메모리 소자의 동작 속도를 향상 시킬 수 있는 새로운 컬럼 디코더를 제공하는데 그 목적이 있다.

또한, 본 발명은, 컬럼 디코더를 구동시키는 전원으로 외부 전원 VDD(1.8V)을 사용하지 않고 내부에서 생성된 전원 VPPY(2.5V)를 사용하여 충분히 많은 전류를 흐르게 함으로써 메모리 소자의 동작 속도를 증가시킬 수 있는 컬럼 디코더를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, 반도체 메모리 소자의 외부입력전압 보다 높은 내부 전원전압을 공급하는 내부 전원전압 발생회로; 및 입력되는 컬럼 디코더 코딩신호의 전압레벨을 더 높은 레벨로 쉬프트 시키는 쉬프팅 수단을 포함하는 반도체 소자를 특징으로 한다.

또한, 상기 목적을 달성하기 위하여 본 발명은, 반도체 메모리 소자의 외부입력전압 보다 높은 내부 전원전압을 공급하는 내부 전원전압 발생회로; 컬럼디코딩 신호의 입력에 응답하여 상기 내부 전원전압을 전달하는 프리차지수단; 및 상기 프리차지 수단에 의해 전달된 전압을 래치 시키는 래치수단을 포함하는 반도체 소자를 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 컬럼 디코더를 상세히 설명하면 다음과 같다.

먼저, 본 발명의 일실시예에 따른 컬럼 디코더를 도시한 도3을 참조하면, 도3의 도시된 본 발명의 컬럼 디코더는 종래의 컬럼 디코더를 도시한 도2a의 컬럼 디코더에 레벨 쉬프터(30)가 부가되었다는 점과 외부 전원보다 높은 VPPY 전압이 이용되고 있다는 점을 제외하고는 동일한 구성을 가지고 있다. 상기 VPPY 전압은 외부입력전압 보다 높은 내부전원전압을 공급하는 내부 전원전압 발생회로부터 공급될 수 있다는 것은 통상의 반도체 소자에서 널리 알려진 것으로 본 발명에서는 상세한 설명을 생략한다.

기존에 사용하던 컬럼 디코더에 구동 전압만을 VPPY전압으로 대체하고, 코딩신호 Ya, Yb, Yc 각각에 레벨 쉬프터 달아 VPPY전압에 접합한 입력신호를 형성한다.

한편, 이들을 레이아웃할 경우 기존에 어레이 부분에 동일하게 레이아웃할 경우에는 어레이 면적이 증가하는 단점이 있기 때문에, 이것을 해결하기 위해 레벨 쉬프터의 주변 영역에 레이아웃하여 사용하면 된다.

본 발명의 또 다른 실시예를 도4a 및 도4b를 통하여 상세히 설명하면, 도4a의 컬럼 디코더는 프리차지(precharge)를 위한 PMOS 트랜지스터(M41)와 이를 유지하는 래치회로(트랜지스터(M45)와 인버터(I1)), 그리고 어드레스 코딩을 받기 위한 직렬연결된 NMOPS 트랜지스터(M42, M43 및 M44)로 구성되어 있다.

코딩신호(Ya, Yb 및 Yc)가 모두 하이가 되지 않고, 프리차지신호(pre)가 로우일 경우에는 A 노드가 하이가 되어 코딩신호(Ys)는 로우가 되어 선택되지 않고 단지 그 상태를 계속 유지하기 위하여 PMOS트랜지스터(M45)와 인버터(I1)가 동작하게 된다. 반대로 코딩신호(Ya, Yb 및 Yc)가 모두 하이가 되고 프리차지신호(pre)가 하이가 되었을 경우에는 A 노드가 로우가 되어 코딩신호(Ys)가 선택되어진다. 따라서 도1b의 파형에서와 같이 VDD로 구동된 컬럼디코더의 경우에 LIOB_VDD보다 높은 전압을 갖는 전원전압(VPPY)으로 구동할 경우에 ΔV2 만큼의 높은 전압차를 갖게 된다. 즉 ΔV2 만큼의 전류를 더 흐르게 할 수 있다는 것이다. 결과적으로 도4b에 도시된 바와 같이 출력신호(Ys)는 입력 코딩신호보다 더 확장된 구간에서 하이레벨을 유지하게 됨을 알 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상기와 같이 이루어지는 본 발명은 컬럼디코더를 구동하는 전원을 외부 전원 VDD(1.8V)을 사용하지 않고 내부에서 생성된 전원 VPPY(2.5V)를 사용하여 VGS의 전압차를 보다 크게 만들어 충분히 많은 전류를 흐르게 하여 스피드 측면(tAC)을 우수하게 개선할 수 있는 효과가 있다. 또한, 본 발명은 점차적으로 수요가 발생하고 있는 로우 파워용 제품에 대응하기 위하여 외부 전원이 점차적으로 감소함으로써 발생되는 스피드 감소에 대응할 수 있는 효과 가 있다. 즉, 외부 전원(VDD)이 1.8V로 감소함에 따라 발생될 수 있는 스피드 지연 요소를 새로운 내부 전원 VPPY(2.5V)를 생성하여 VDD의 감소에 따른 스피드 지연 요소를 줄일 수 있다. 또한 도 3과 같이 기존의 회로를 그대로 사용하면서 구동 전압만을 VPPY로 구성하고 단지 코딩 시그널을 생성하는 주변 회로에 레벨 쉬프터를 추가하여 동일한 현상을 얻을 수 있어 소자의 면적감소를 야기하지 않고도 효과적으로 구현이 가능한 장점이 있다.

도1a는 종래의 메모리 셀 구조를 나타낸 도면,

도1b는 도1a의 센싱 동작을 설명하는 타이밍도,

도2a는 도1a의 컬럼 디코더의 세부 구성도,

도2b는 도2a의 컬럼 디코더의 입/출력 신호의 동작 타이밍도,

도3은 본 발명의 일실시예에 따른 컬럼 디코더의 상세 회로도,

도4a는 본 발명의 다른 일실시예에 따른 컬럼 디코더의 상세 회로도,

도4b는 도4a의 컬럼 디코더의 입/출력 신호의 동작 타이밍도,

*도면의 주요 부분에 대한 부호의 설명

1: 메모리 셀 2: 스위칭 트랜지스터

3: 센스 앰프 4: 컬럼 디코더

6: 메인 앰프

Claims

반도체 메모리 소자의 외부입력전압 보다 높은 내부 전원전압을 공급하는 내부 전원전압 발생회로; 및

입력되는 컬럼 디코더 코딩신호의 전압레벨을 더 높은 레벨로 쉬프트 시키는 쉬프팅 수단을 포함하는 반도체 소자.
반도체 메모리 소자의 외부입력전압 보다 높은 내부 전원전압을 공급하는 내부 전원전압 발생회로;

컬럼디코딩 신호의 입력에 응답하여 상기 내부 전원전압을 전달하는 프리차지수단; 및

상기 프리차지 수단에 의해 전달된 전압을 래치 시키는 래치수단을 포함하는 반도체 소자.