JP5209083B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5209083B2 JP5209083B2 JP2011106808A JP2011106808A JP5209083B2 JP 5209083 B2 JP5209083 B2 JP 5209083B2 JP 2011106808 A JP2011106808 A JP 2011106808A JP 2011106808 A JP2011106808 A JP 2011106808A JP 5209083 B2 JP5209083 B2 JP 5209083B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- operating voltage
- circuit
- power supply
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 43
- 230000015654 memory Effects 0.000 claims description 33
- 230000004044 response Effects 0.000 claims description 8
- 238000010248 power generation Methods 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/20—Initialising; Data preset; Chip identification
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/225—Clock input buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2227—Standby or low power modes
Description
さらに本発明は、待機動作時から遅滞なく通常動作時へ移行することができる半導体装置を提供することを目的とする。
100E:フラッシュメモリ
110:電源供給部
120:選択回路
130、130A、130B:電圧生成回路
170:論理回路
180:データ出力回路
Claims (5)
- データを記憶するための不揮発性の記憶素子が形成されたメモリアレイと、当該メモリアレイに接続された入出力バッファと、コントローラと、電圧発生回路と、外部制御信号および外部クロック信号を受け取る外部端子とを含むフラッシュメモリであって、
前記コントローラは、前記外部端子からのイネーブル信号に応答して待機状態を示す制御信号または通常状態を示す制御信号を発生し、
前記電圧発生回路は、前記通常状態を示す制御信号に応答して第1の動作電圧を供給し、かつ前記待機状態を示す制御信号に応答して前記第1の動作電圧よりも小さい第2の動作電圧を供給し、
前記入出力バッファは、外部クロック信号から内部クロック信号を生成するクロック生成回路と、前記クロック発生回路により発生された内部クロック信号に同期してデータ入出力を行うデータ入出力回路とを含み、前記クロック生成回路および前記データ入出力回路の電源供給部には、前記電圧発生回路からの第1または第2の動作電圧が供給され、
前記クロック生成回路は、前記外部クロック信号を入力する第1のインバータ回路と、当該第1のインバータ回路の出力を入力し、前記内部クロック信号を出力する第2のインバータ回路を含み、
前記データ入出力回路は、データを入力する第3のインバータ回路と、当該第3のインバータ回路の出力を入力し、データを出力する第4のインバータ回路と、前記第3のインバータ回路のPチャンネル型のMOSトランジスタと電源供給部との間に直列に接続されたPチャンネル型のMOSトランジスタQpと、前記第3のインバータ回路のNチャンネル型のMOSトランジスタと基準電位との間に直列に接続されたNチャンネル型のMOSトランジスタQnとを含み、前記トランジスタQpのゲートには、前記クロック発生回路により発生された第1の内部クロック信号が入力され、前記トランジスタQnのゲートには、前記第1のクロック信号を反転した第2の内部クロック信号が入力され、
前記第1ないし第4のインバータ回路の各Pチャンネル型のMOSトランジスタおよび前記トランジスタQpには、前記電源供給部から第1の動作電圧または第2の動作電圧が供給され、
第2の動作電圧は、前記第1ないし第4のインバータの各Pチャンネル型のMOSトランジスタおよび前記トランジスタQpのしきい値よりも大きくなるように設定される、フラッシュメモリ。 - 前記電圧発生回路は、通常動作時に第1の動作電圧を選択し、待機動作時に第2の動作電圧を選択する選択回路を含み、当該選択回路は、第1の電源レールと、当該第1の電源レールに接続されかつ前記第1または第2の動作電圧を供給する第2の電源レールと、第1の電源レールと第2の電源レールとの間に接続された抵抗素子と、当該抵抗素子と並列に接続されたMOSトランジスタとを含み、前記MOSトランジスタのゲートには、前記コントローラからの通常状態または待機状態を示す制御信号が印加され、当該MOSトランジスタは、通常状態または待機状態に応じてオンまたはオフされる、請求項1に記載のフラッシュメモリ。
- 待機動作時は、外部からチップイネーブル信号が入力されていない期間である、請求項1に記載のフラッシュメモリ。
- 待機動作時は、チップイネーブル信号が入力された後のコマンド動作がされない一定期間である、請求項1または3に記載のフラッシュメモリ。
- 前記電圧発生回路は、前記第2の動作電圧を昇圧することで前記第1の動作電圧を生成する、請求項1に記載のフラッシュメモリ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011106808A JP5209083B2 (ja) | 2011-05-12 | 2011-05-12 | 半導体装置 |
US13/303,153 US9112488B2 (en) | 2011-05-12 | 2011-11-23 | Semiconductor memory device with a clock circuit for reducing power consumption in a standby state |
KR1020110136400A KR101463939B1 (ko) | 2011-05-12 | 2011-12-16 | 반도체 디바이스 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011106808A JP5209083B2 (ja) | 2011-05-12 | 2011-05-12 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012239041A JP2012239041A (ja) | 2012-12-06 |
JP5209083B2 true JP5209083B2 (ja) | 2013-06-12 |
Family
ID=47141793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011106808A Active JP5209083B2 (ja) | 2011-05-12 | 2011-05-12 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9112488B2 (ja) |
JP (1) | JP5209083B2 (ja) |
KR (1) | KR101463939B1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101869752B1 (ko) * | 2011-11-29 | 2018-06-22 | 에스케이하이닉스 주식회사 | 반도체 장치 |
US9484134B2 (en) * | 2014-03-26 | 2016-11-01 | Mediatek Inc. | Feedthrough signal transmission circuit and method utilizing permanently on buffer and switchable normal buffer |
US10347316B2 (en) * | 2017-08-04 | 2019-07-09 | Micron Technology, Inc. | Input buffer circuit |
US10943626B1 (en) * | 2017-12-26 | 2021-03-09 | SK Hynix Inc. | Semiconductor memory device with power gating circuit for data input-output control block and data input/output block and semiconductor system including the same |
US11100962B2 (en) | 2017-12-26 | 2021-08-24 | SK Hynix Inc. | Semiconductor device with a power-down mode and a power gating circuit and semiconductor system including the same |
JP6467078B1 (ja) * | 2018-01-30 | 2019-02-06 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
JP6501325B1 (ja) * | 2018-01-30 | 2019-04-17 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
KR102577748B1 (ko) * | 2018-11-29 | 2023-09-14 | 에스케이하이닉스 주식회사 | 전원 제어 회로 및 이를 이용하는 반도체 장치 |
US11335396B1 (en) * | 2020-11-19 | 2022-05-17 | Micron Technology, Inc. | Timing signal delay for a memory device |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4317180A (en) | 1979-12-26 | 1982-02-23 | Texas Instruments Incorporated | Clocked logic low power standby mode |
JP3112047B2 (ja) * | 1991-11-08 | 2000-11-27 | 株式会社日立製作所 | 半導体集積回路 |
JPH06139373A (ja) * | 1992-10-27 | 1994-05-20 | Hitachi Ltd | 半導体装置 |
JPH07130166A (ja) * | 1993-09-13 | 1995-05-19 | Mitsubishi Electric Corp | 半導体記憶装置および同期型半導体記憶装置 |
JP2007194649A (ja) * | 1996-04-08 | 2007-08-02 | Renesas Technology Corp | 半導体集積回路装置 |
JPH10256896A (ja) * | 1997-03-14 | 1998-09-25 | Fujitsu Ltd | 半導体集積回路装置 |
JP2000013215A (ja) * | 1998-04-20 | 2000-01-14 | Nec Corp | 半導体集積回路 |
JPH11328952A (ja) | 1998-05-20 | 1999-11-30 | Hitachi Ltd | 半導体集積回路装置 |
JPH11340812A (ja) * | 1998-05-22 | 1999-12-10 | Mitsubishi Electric Corp | 半導体装置 |
JP2002305434A (ja) * | 2001-04-04 | 2002-10-18 | Sharp Corp | 半導体集積回路 |
JP4052923B2 (ja) | 2002-10-25 | 2008-02-27 | 株式会社ルネサステクノロジ | 半導体装置 |
US7055007B2 (en) * | 2003-04-10 | 2006-05-30 | Arm Limited | Data processor memory circuit |
JP3900126B2 (ja) * | 2003-08-18 | 2007-04-04 | ソニー株式会社 | 論理処理回路、半導体デバイス及び論理処理装置 |
KR100574489B1 (ko) * | 2004-04-12 | 2006-04-27 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 내부전압 발생회로 |
KR100610009B1 (ko) | 2004-07-27 | 2006-08-08 | 삼성전자주식회사 | 저전력 소모를 위한 반도체 장치 |
US20060200684A1 (en) * | 2005-03-01 | 2006-09-07 | Vasudev Bibikar | Power mode change voltage control in computerized system |
US7603575B2 (en) * | 2005-06-30 | 2009-10-13 | Woodbridge Nancy G | Frequency-dependent voltage control in digital logic |
KR100735018B1 (ko) * | 2005-09-13 | 2007-07-03 | 삼성전자주식회사 | 퓨즈 회로를 구비한 반도체 장치 |
US7269055B2 (en) * | 2006-02-13 | 2007-09-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | SRAM device with reduced leakage current |
-
2011
- 2011-05-12 JP JP2011106808A patent/JP5209083B2/ja active Active
- 2011-11-23 US US13/303,153 patent/US9112488B2/en active Active
- 2011-12-16 KR KR1020110136400A patent/KR101463939B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR101463939B1 (ko) | 2014-11-21 |
US9112488B2 (en) | 2015-08-18 |
KR20120127176A (ko) | 2012-11-21 |
JP2012239041A (ja) | 2012-12-06 |
US20120287712A1 (en) | 2012-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5209083B2 (ja) | 半導体装置 | |
US10355676B2 (en) | Electronic circuit | |
JP5246123B2 (ja) | 半導体記憶装置、半導体装置及び電子機器 | |
JP6195393B1 (ja) | 出力回路 | |
JP5202248B2 (ja) | 半導体記憶装置 | |
US9071235B2 (en) | Apparatuses and methods for changing signal path delay of a signal path responsive to changes in power | |
US6897684B2 (en) | Input buffer circuit and semiconductor memory device | |
US20020000865A1 (en) | Semiconductor integrated circuit device | |
JP2009181638A (ja) | 半導体記憶装置 | |
US7764562B2 (en) | Semiconductor memory device having a short reset time | |
US20060176078A1 (en) | Voltage level shifting circuit and method | |
CN108962311B (zh) | 一种顺序进入和退出低功耗状态的sram控制电路及方法 | |
JP2008293604A (ja) | 半導体記憶装置の出力回路、および半導体記憶装置の出力回路のデータ出力方法 | |
CN103000221B (zh) | 半导体装置 | |
TWI445307B (zh) | 快閃記憶體 | |
US8427889B2 (en) | Memory device and associated main word line and word line driving circuit | |
US8130588B2 (en) | Semiconductor memory device having power saving mode | |
US7274620B2 (en) | Semiconductor memory device | |
JP2006252718A (ja) | 半導体記憶装置 | |
JP2015019158A (ja) | 半導体回路 | |
US11823735B2 (en) | Semiconductor device | |
KR100935729B1 (ko) | 센스앰프 오버드라이빙 전압 공급 장치 | |
KR101004509B1 (ko) | 반도체 소자의 바이어스 전압 제어 장치 | |
JP5052113B2 (ja) | 半導体集積回路装置 | |
JP5533264B2 (ja) | 半導体メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5209083 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |