JPH06139373A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06139373A JPH06139373A JP4311217A JP31121792A JPH06139373A JP H06139373 A JPH06139373 A JP H06139373A JP 4311217 A JP4311217 A JP 4311217A JP 31121792 A JP31121792 A JP 31121792A JP H06139373 A JPH06139373 A JP H06139373A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- module
- power consumption
- chip microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Microcomputers (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 シングルチップマイクロコンピュータ等の低
消費電力モードにおけるリーク電流を低減する。これに
より、低消費電力モードを備えるシングルチップマシン
サイクル等の製品歩留まりを高め、その信頼性を高め
る。 【構成】 シングルチップマイクロコンピュータ等の外
部電源電圧供給端子ＶＣＣと中央処理ユニットモジュー
ルＣＰＵ，メモリモジュールＭＥＭ，周辺デバイスモジ
ュールＰＥＲ及び入出力バッファモジュールＩＯとの間
に、通常の動作モードにおいて外部電源電圧ＶＣＣをそ
のまま伝達し、低消費電力モードにおいて外部電源電圧
ＶＣＣを所定の電位にクランプして伝達するスイッチ回
路Ｓ１〜Ｓ４を設け、各モジュールの電源電圧の絶対値
を低消費電力モードにおいて選択的に小さくする。これ
により、シングルチップマイクロコンピュータ等の通常
の動作モードにおける性能を保持しつつ、低消費電力モ
ードにおけるリーク電流を抑制し、製品出荷後における
リーク障害の発生確率を抑制する。
消費電力モードにおけるリーク電流を低減する。これに
より、低消費電力モードを備えるシングルチップマシン
サイクル等の製品歩留まりを高め、その信頼性を高め
る。 【構成】 シングルチップマイクロコンピュータ等の外
部電源電圧供給端子ＶＣＣと中央処理ユニットモジュー
ルＣＰＵ，メモリモジュールＭＥＭ，周辺デバイスモジ
ュールＰＥＲ及び入出力バッファモジュールＩＯとの間
に、通常の動作モードにおいて外部電源電圧ＶＣＣをそ
のまま伝達し、低消費電力モードにおいて外部電源電圧
ＶＣＣを所定の電位にクランプして伝達するスイッチ回
路Ｓ１〜Ｓ４を設け、各モジュールの電源電圧の絶対値
を低消費電力モードにおいて選択的に小さくする。これ
により、シングルチップマイクロコンピュータ等の通常
の動作モードにおける性能を保持しつつ、低消費電力モ
ードにおけるリーク電流を抑制し、製品出荷後における
リーク障害の発生確率を抑制する。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置に関し、例
えば、低消費電力モードを備えるシングルチップマイク
ロコンピュータに利用して特に有効な技術に関するもの
である。
えば、低消費電力モードを備えるシングルチップマイク
ロコンピュータに利用して特に有効な技術に関するもの
である。
【０００２】
【従来の技術】低速動作モードやスタンバイモード等の
いわゆる低消費電力モードを備えるシングルチップマイ
クロコンピュータがある。シングルチップマイクロコン
ピュータは、そのクロック信号の周波数が低くされるこ
とで低速動作モードとされ、そのクロック信号が停止さ
れることでスタンバイモードとされる。
いわゆる低消費電力モードを備えるシングルチップマイ
クロコンピュータがある。シングルチップマイクロコン
ピュータは、そのクロック信号の周波数が低くされるこ
とで低速動作モードとされ、そのクロック信号が停止さ
れることでスタンバイモードとされる。
【０００３】一方、シングルチップマイクロコンピュー
タ等について規定される製品仕様の一つとして、低消費
電力モードにおけるリーク電流がある。このリーク電流
は、特にシングルチップマイクロコンピュータ等がＣＭ
ＯＳ（相補型ＭＯＳ）回路を基本に構成される場合にお
いて、ＭＯＳＦＥＴ（金属酸化物半導体型電界効果トラ
ンジスタ。この明細書では、ＭＯＳＦＥＴをして絶縁ゲ
ート型電界効果トランジスタの総称とする）の高温高バ
イアスストレス試験によるゲート酸化膜の破壊やＰＮ逆
接合耐圧低下等にともなうリーク障害を判定し、またバ
ッテリーバックアップ時における電池の耐用時間の予測
等に供される。
タ等について規定される製品仕様の一つとして、低消費
電力モードにおけるリーク電流がある。このリーク電流
は、特にシングルチップマイクロコンピュータ等がＣＭ
ＯＳ（相補型ＭＯＳ）回路を基本に構成される場合にお
いて、ＭＯＳＦＥＴ（金属酸化物半導体型電界効果トラ
ンジスタ。この明細書では、ＭＯＳＦＥＴをして絶縁ゲ
ート型電界効果トランジスタの総称とする）の高温高バ
イアスストレス試験によるゲート酸化膜の破壊やＰＮ逆
接合耐圧低下等にともなうリーク障害を判定し、またバ
ッテリーバックアップ時における電池の耐用時間の予測
等に供される。
【０００４】低消費電力モードを備えるシングルチップ
マイクロコンピュータについては、例えば、１９８８年
２月、株式会社日立製作所発行の『日立マイクロコンピ
ュータ データブック ４ビットシングルチップ』第３
９７頁ないし第４０１頁等に記載されている。
マイクロコンピュータについては、例えば、１９８８年
２月、株式会社日立製作所発行の『日立マイクロコンピ
ュータ データブック ４ビットシングルチップ』第３
９７頁ないし第４０１頁等に記載されている。
【０００５】
【発明が解決しようとする課題】上記のような低消費電
力モードを備える従来のシングルチップマイクロコンピ
ュータ等において、低消費電力モードにおける消費電力
は、前述のように、クロック信号の周波数を選択的に低
くし又は停止することによって選択的に小さくされる。
このとき、シングルチップマイクロコンピュータの各内
部回路に供給される電源電圧の電位は、通常の動作モー
ドの場合と同様に、外部から供給される外部電源電圧す
なわち例えば＋５Ｖのままとされる。
力モードを備える従来のシングルチップマイクロコンピ
ュータ等において、低消費電力モードにおける消費電力
は、前述のように、クロック信号の周波数を選択的に低
くし又は停止することによって選択的に小さくされる。
このとき、シングルチップマイクロコンピュータの各内
部回路に供給される電源電圧の電位は、通常の動作モー
ドの場合と同様に、外部から供給される外部電源電圧す
なわち例えば＋５Ｖのままとされる。
【０００６】ところが、半導体集積回路の微細化・高集
積化が進むにしたがって、上記従来のシングルチップマ
イクロコンピュータ等には次のような問題点が生じるこ
とが本願発明者等によって明らかとなった。すなわち、
ＭＯＳＦＥＴのゲート酸化膜破壊つまりゲートピンホー
ル等に起因するシングルチップマイクロコンピュータ等
のリーク電流の大きさは、図７に例示されるように、そ
の電源電圧の絶対値が大きくなるにしたがって指数関数
的に増大する。このため、低消費電力モードにおいても
その電源電圧が＋５Ｖのままとされる従来のシングルチ
ップマイクロコンピュータ等では、比較的小さなゲート
ピンホールの発生によってリーク電流に関する規定を満
たせなくなるとともに、出荷後におけるリーク障害の発
生確率が高くなってしまう。この結果、シングルチップ
マイクロコンピュータ等の製品歩留まりが低下し、その
信頼性が低下するものである。なお、シングルチップマ
イクロコンピュータ等がバイポーラ回路からなる場合に
おいても、トランジスタのベース長不足や不純物濃度不
足による同様なリーク障害が発生する。
積化が進むにしたがって、上記従来のシングルチップマ
イクロコンピュータ等には次のような問題点が生じるこ
とが本願発明者等によって明らかとなった。すなわち、
ＭＯＳＦＥＴのゲート酸化膜破壊つまりゲートピンホー
ル等に起因するシングルチップマイクロコンピュータ等
のリーク電流の大きさは、図７に例示されるように、そ
の電源電圧の絶対値が大きくなるにしたがって指数関数
的に増大する。このため、低消費電力モードにおいても
その電源電圧が＋５Ｖのままとされる従来のシングルチ
ップマイクロコンピュータ等では、比較的小さなゲート
ピンホールの発生によってリーク電流に関する規定を満
たせなくなるとともに、出荷後におけるリーク障害の発
生確率が高くなってしまう。この結果、シングルチップ
マイクロコンピュータ等の製品歩留まりが低下し、その
信頼性が低下するものである。なお、シングルチップマ
イクロコンピュータ等がバイポーラ回路からなる場合に
おいても、トランジスタのベース長不足や不純物濃度不
足による同様なリーク障害が発生する。
【０００７】この発明の目的は、低消費電力モードにお
けるリーク電流を低減したシングルチップマイクロコン
ピュータ等の半導体装置を提供することにある。この発
明の他の目的は、低消費電力モードを備えるシングルチ
ップマイクロコンピュータ等の製品歩留まりを高め、そ
の信頼性を高めることにある。
けるリーク電流を低減したシングルチップマイクロコン
ピュータ等の半導体装置を提供することにある。この発
明の他の目的は、低消費電力モードを備えるシングルチ
ップマイクロコンピュータ等の製品歩留まりを高め、そ
の信頼性を高めることにある。
【０００８】この発明の前記ならびにその他の目的と新
規な特徴は、この明細書の記述及び添付図面から明らか
になるであろう。
規な特徴は、この明細書の記述及び添付図面から明らか
になるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、次
の通りである。すなわち、低消費電力モードを備えるシ
ングルチップマイクロコンピュータ等の外部電源電圧供
給端子と内部回路との間に、通常の動作モードにおいて
外部電源電圧をそのまま伝達し、低消費電力モードにお
いて外部電源電圧を所定の電位にクランプして伝達する
スイッチ回路を設け、内部回路の電源電圧の絶対値を低
消費電力モードにおいて選択的に小さくする。
発明のうち代表的なものの概要を簡単に説明すれば、次
の通りである。すなわち、低消費電力モードを備えるシ
ングルチップマイクロコンピュータ等の外部電源電圧供
給端子と内部回路との間に、通常の動作モードにおいて
外部電源電圧をそのまま伝達し、低消費電力モードにお
いて外部電源電圧を所定の電位にクランプして伝達する
スイッチ回路を設け、内部回路の電源電圧の絶対値を低
消費電力モードにおいて選択的に小さくする。
【００１０】
【作用】上記手段によれば、シングルチップマイクロコ
ンピュータ等の通常の動作モードにおける性能を保持し
つつ、低消費電力モードにおけるリーク電流を抑制し、
出荷後におけるリーク障害の発生確率を抑制することが
できる。この結果、低消費電力モードを備えるシングル
チップマイクロコンピュータ等の製品歩留まりを高め、
その信頼性を高めることができる。
ンピュータ等の通常の動作モードにおける性能を保持し
つつ、低消費電力モードにおけるリーク電流を抑制し、
出荷後におけるリーク障害の発生確率を抑制することが
できる。この結果、低消費電力モードを備えるシングル
チップマイクロコンピュータ等の製品歩留まりを高め、
その信頼性を高めることができる。
【００１１】
【実施例】図１には、この発明が適用されたシングルチ
ップマイクロコンピュータの一実施例のブロック図が示
されている。また、図２及び図６には、図１のシングル
チップマイクロコンピュータに含まれるスイッチ回路Ｓ
１及びＳ４の一実施例の回路図がそれぞれ示され、図７
には、図１のシングルチップマイクロコンピュータのリ
ーク電流と電源電圧との関係を示す特性図が示されてい
る。これらの図をもとに、この実施例のシングルチップ
マイクロコンピュータの構成及び動作の概要ならびにそ
の特徴について説明する。なお、図２及び図６の各回路
素子ならびに図１の各ブロックを構成する回路素子は、
特に制限されないが、公知のＣＭＯＳ集積回路の製造技
術により、単結晶シリコンのような１個の半導体基板上
に形成される。以下の回路図において、そのチャンネル
（バックゲート）部に矢印が付されるＭＯＳＦＥＴはＰ
チャンネル型であって、矢印の付されないＮチャンネル
ＭＯＳＦＥＴと区別して示される。
ップマイクロコンピュータの一実施例のブロック図が示
されている。また、図２及び図６には、図１のシングル
チップマイクロコンピュータに含まれるスイッチ回路Ｓ
１及びＳ４の一実施例の回路図がそれぞれ示され、図７
には、図１のシングルチップマイクロコンピュータのリ
ーク電流と電源電圧との関係を示す特性図が示されてい
る。これらの図をもとに、この実施例のシングルチップ
マイクロコンピュータの構成及び動作の概要ならびにそ
の特徴について説明する。なお、図２及び図６の各回路
素子ならびに図１の各ブロックを構成する回路素子は、
特に制限されないが、公知のＣＭＯＳ集積回路の製造技
術により、単結晶シリコンのような１個の半導体基板上
に形成される。以下の回路図において、そのチャンネル
（バックゲート）部に矢印が付されるＭＯＳＦＥＴはＰ
チャンネル型であって、矢印の付されないＮチャンネル
ＭＯＳＦＥＴと区別して示される。
【００１２】図１において、この実施例のシングルチッ
プマイクロコンピュータは、ストアドプログラム方式の
中央処理ユニットモジュールＣＰＵ（第２のモジュー
ル）をその基本構成要素とする。この中央処理ユニット
モジュールＣＰＵには、特に制限されないが、外部端子
ＳＴＢＢを介してスタンバイ信号ＳＴＢＢ（ここで、そ
れが有効とされるとき選択的にロウレベルとされるいわ
ゆる反転信号等については、その名称の末尾にＢを付し
て表す。以下同様）が供給され、クロック発生部ＣＧか
ら所定のクロック信号ＣＬＫが供給される。クロック発
生部ＣＧには、外部端子ＣＰＧＢを介してクロック制御
信号ＣＰＧＢが供給される。
プマイクロコンピュータは、ストアドプログラム方式の
中央処理ユニットモジュールＣＰＵ（第２のモジュー
ル）をその基本構成要素とする。この中央処理ユニット
モジュールＣＰＵには、特に制限されないが、外部端子
ＳＴＢＢを介してスタンバイ信号ＳＴＢＢ（ここで、そ
れが有効とされるとき選択的にロウレベルとされるいわ
ゆる反転信号等については、その名称の末尾にＢを付し
て表す。以下同様）が供給され、クロック発生部ＣＧか
ら所定のクロック信号ＣＬＫが供給される。クロック発
生部ＣＧには、外部端子ＣＰＧＢを介してクロック制御
信号ＣＰＧＢが供給される。
【００１３】中央処理ユニットモジュールＣＰＵは、ク
ロック発生部ＣＧから供給されるクロック信号ＣＬＫに
従って同期動作し、所定の論理演算処理を行うととも
に、シングルチップマイクロコンピュータの各部を制御
・統轄する。また、クロック発生部ＣＧは、図示されな
い外部端子を介して水晶発振子に結合され、その固有振
動数に相当する周波数のクロック信号ＣＬＫを形成す
る。この実施例において、クロック発生部ＣＧは、クロ
ック制御信号ＣＰＧＢがロウレベルとされることによっ
てクロック信号ＣＬＫの周波数を選択的に低くし、シン
グルチップマイクロコンピュータをいわゆる低速動作モ
ードとする。また、中央処理ユニットモジュールＣＰＵ
は、スタンバイ信号ＳＴＢＢがロウレベルとされること
によってクロック信号ＣＬＫを実質的に停止し、シング
ルチップマイクロコンピュータをスタンバイモードとす
る。シングルチップマイクロコンピュータが低速動作モ
ード又はスタンバイモードとされるとき、中央処理ユニ
ットモジュールＣＰＵを中心とするシングルチップマイ
クロコンピュータの動作はクロック周波数に応じて選択
的に遅く又は停止される。この結果、シングルチップマ
イクロコンピュータは低消費電力モードとされ、その消
費電力が選択的に小さくされる。
ロック発生部ＣＧから供給されるクロック信号ＣＬＫに
従って同期動作し、所定の論理演算処理を行うととも
に、シングルチップマイクロコンピュータの各部を制御
・統轄する。また、クロック発生部ＣＧは、図示されな
い外部端子を介して水晶発振子に結合され、その固有振
動数に相当する周波数のクロック信号ＣＬＫを形成す
る。この実施例において、クロック発生部ＣＧは、クロ
ック制御信号ＣＰＧＢがロウレベルとされることによっ
てクロック信号ＣＬＫの周波数を選択的に低くし、シン
グルチップマイクロコンピュータをいわゆる低速動作モ
ードとする。また、中央処理ユニットモジュールＣＰＵ
は、スタンバイ信号ＳＴＢＢがロウレベルとされること
によってクロック信号ＣＬＫを実質的に停止し、シング
ルチップマイクロコンピュータをスタンバイモードとす
る。シングルチップマイクロコンピュータが低速動作モ
ード又はスタンバイモードとされるとき、中央処理ユニ
ットモジュールＣＰＵを中心とするシングルチップマイ
クロコンピュータの動作はクロック周波数に応じて選択
的に遅く又は停止される。この結果、シングルチップマ
イクロコンピュータは低消費電力モードとされ、その消
費電力が選択的に小さくされる。
【００１４】シングルチップマイクロコンピュータは、
さらに、内部バスを介して中央処理ユニットモジュール
ＣＰＵに結合されるメモリモジュールＭＥＭ（第２のモ
ジュール）及び周辺デバイスモジュールＰＥＲ（第２の
モジュール）を備え、これらの内部回路と図示されない
外部装置との間に設けられる入出力バッファモジュール
ＩＯ（第１のモジュール）を備える。このうち、メモリ
モジュールＭＥＭは、リードオンリーメモリ及びランダ
ムアクセスメモリを含み、中央処理ユニットモジュール
ＣＰＵの動作に必要なプログラムや演算データ等を格納
する。また、周辺デバイスモジュールＰＥＲは、タイマ
ー回路やシリアル入出力制御装置等を含み、中央処理ユ
ニットモジュールＣＰＵによる時間管理やシリアル入出
力装置との間のデータ授受を制御する。一方、入出力バ
ッファモジュールＩＯは、多数の入力バッファ及び出力
バッファを含み、シングルチップマイクロコンピュータ
の各モジュールと外部装置との間のインタフェース回路
となる。
さらに、内部バスを介して中央処理ユニットモジュール
ＣＰＵに結合されるメモリモジュールＭＥＭ（第２のモ
ジュール）及び周辺デバイスモジュールＰＥＲ（第２の
モジュール）を備え、これらの内部回路と図示されない
外部装置との間に設けられる入出力バッファモジュール
ＩＯ（第１のモジュール）を備える。このうち、メモリ
モジュールＭＥＭは、リードオンリーメモリ及びランダ
ムアクセスメモリを含み、中央処理ユニットモジュール
ＣＰＵの動作に必要なプログラムや演算データ等を格納
する。また、周辺デバイスモジュールＰＥＲは、タイマ
ー回路やシリアル入出力制御装置等を含み、中央処理ユ
ニットモジュールＣＰＵによる時間管理やシリアル入出
力装置との間のデータ授受を制御する。一方、入出力バ
ッファモジュールＩＯは、多数の入力バッファ及び出力
バッファを含み、シングルチップマイクロコンピュータ
の各モジュールと外部装置との間のインタフェース回路
となる。
【００１５】この実施例において、シングルチップマイ
クロコンピュータには、電源電圧供給端子ＶＣＣを介し
て外部電源電圧ＶＣＣが供給され、接地電位供給端子Ｇ
ＮＤを介して接地電位ＧＮＤが供給される。また、シン
グルチップマイクロコンピュータは、上記電源電圧供給
端子ＶＣＣと中央処理ユニットモジュールＣＰＵ，メモ
リモジュールＭＥＭ及び周辺デバイスモジュールＰＥＲ
との間にそれぞれ設けられる３個のスイッチ回路Ｓ１〜
Ｓ３（第２のスイッチ回路）を備え、電源電圧供給端子
ＶＣＣと入出力バッファモジュールＩＯとの間に設けら
れるもう１個のスイッチ回路Ｓ４（第１のスイッチ回
路）を備える。このうち、３個のスイッチ回路Ｓ１〜Ｓ
３には、その一方の入力端子にスタンバイ信号ＳＴＢＢ
を受けその他方の入力端子にクロック制御信号ＣＰＧＢ
を受けるナンド（ＮＡＮＤ）ゲートＮＡＧの出力信号す
なわち内部信号ＣＳが共通に供給され、すべてのスイッ
チ回路Ｓ１〜Ｓ４には、スタンバイ信号ＳＴＢＢのイン
バータＩＶによる反転信号すなわち内部信号ＳＴＢＹが
共通に供給される。
クロコンピュータには、電源電圧供給端子ＶＣＣを介し
て外部電源電圧ＶＣＣが供給され、接地電位供給端子Ｇ
ＮＤを介して接地電位ＧＮＤが供給される。また、シン
グルチップマイクロコンピュータは、上記電源電圧供給
端子ＶＣＣと中央処理ユニットモジュールＣＰＵ，メモ
リモジュールＭＥＭ及び周辺デバイスモジュールＰＥＲ
との間にそれぞれ設けられる３個のスイッチ回路Ｓ１〜
Ｓ３（第２のスイッチ回路）を備え、電源電圧供給端子
ＶＣＣと入出力バッファモジュールＩＯとの間に設けら
れるもう１個のスイッチ回路Ｓ４（第１のスイッチ回
路）を備える。このうち、３個のスイッチ回路Ｓ１〜Ｓ
３には、その一方の入力端子にスタンバイ信号ＳＴＢＢ
を受けその他方の入力端子にクロック制御信号ＣＰＧＢ
を受けるナンド（ＮＡＮＤ）ゲートＮＡＧの出力信号す
なわち内部信号ＣＳが共通に供給され、すべてのスイッ
チ回路Ｓ１〜Ｓ４には、スタンバイ信号ＳＴＢＢのイン
バータＩＶによる反転信号すなわち内部信号ＳＴＢＹが
共通に供給される。
【００１６】なお、スイッチ回路Ｓ１〜Ｓ３は、すべて
同一の回路構成とされ、外部電源電圧は、＋５Ｖのよう
な比較的絶対値の大きな正の電源電圧とされる。スイッ
チ回路Ｓ１〜Ｓ４の出力電圧は、電源電圧ＶＣ１〜ＶＣ
４として対応する中央処理ユニットモジュールＣＰＵ，
メモリモジュールＭＥＭ，周辺デバイスモジュールＰＥ
Ｒ及び入出力バッファモジュールＩＯにそれぞれ供給さ
れる。
同一の回路構成とされ、外部電源電圧は、＋５Ｖのよう
な比較的絶対値の大きな正の電源電圧とされる。スイッ
チ回路Ｓ１〜Ｓ４の出力電圧は、電源電圧ＶＣ１〜ＶＣ
４として対応する中央処理ユニットモジュールＣＰＵ，
メモリモジュールＭＥＭ，周辺デバイスモジュールＰＥ
Ｒ及び入出力バッファモジュールＩＯにそれぞれ供給さ
れる。
【００１７】ここで、スイッチ回路Ｓ１〜Ｓ３は、図２
のスイッチ回路Ｓ１に代表して示されるように、電源電
圧供給端子ＶＣＣと出力端子ＶＣ１等との間に設けられ
るＰチャンネルＭＯＳＦＥＴＰ１を含む。このＭＯＳＦ
ＥＴＰ１には、そのゲートが接地電位ＧＮＤに結合され
るデプレッション型のＮチャンネルＭＯＳＦＥＴＮＤ１
が並列形態に設けられ、さらにデプレッション型のＮチ
ャンネルＭＯＳＦＥＴＮＤ２及びＰチャンネルＭＯＳＦ
ＥＴＰ２からなる直列回路が並列形態に設けられる。Ｍ
ＯＳＦＥＴＰ１のゲートには、上記内部信号ＣＳが供給
される。また、ＭＯＳＦＥＴＮＤ２のゲートは接地電位
ＧＮＤに結合され、ＭＯＳＦＥＴＰ２のゲートには上記
内部信号ＳＴＢＹが供給される。
のスイッチ回路Ｓ１に代表して示されるように、電源電
圧供給端子ＶＣＣと出力端子ＶＣ１等との間に設けられ
るＰチャンネルＭＯＳＦＥＴＰ１を含む。このＭＯＳＦ
ＥＴＰ１には、そのゲートが接地電位ＧＮＤに結合され
るデプレッション型のＮチャンネルＭＯＳＦＥＴＮＤ１
が並列形態に設けられ、さらにデプレッション型のＮチ
ャンネルＭＯＳＦＥＴＮＤ２及びＰチャンネルＭＯＳＦ
ＥＴＰ２からなる直列回路が並列形態に設けられる。Ｍ
ＯＳＦＥＴＰ１のゲートには、上記内部信号ＣＳが供給
される。また、ＭＯＳＦＥＴＮＤ２のゲートは接地電位
ＧＮＤに結合され、ＭＯＳＦＥＴＰ２のゲートには上記
内部信号ＳＴＢＹが供給される。
【００１８】この実施例において、ＭＯＳＦＥＴＰ１及
びＰ２は、そのオン抵抗が問題とならないような比較的
大きなサイズをもって形成される。また、ＭＯＳＦＥＴ
ＮＤ１は、そのチャンネルに所定量の不純物がイオン注
入されることで、中央処理ユニットモジュールＣＰＵ等
にスタンバイモード時のリーク電流が流される場合のソ
ースドレイン電圧が例えば１．５Ｖに設定される。同様
に、ＭＯＳＦＥＴＮＤ２は、そのチャンネルに所定量の
不純物がイオン注入されることで、中央処理ユニットモ
ジュールＣＰＵ等に低速動作モード時に必要な小さな動
作電流が流される場合のソースドレイン電圧が例えば
２．５Ｖに設定される。
びＰ２は、そのオン抵抗が問題とならないような比較的
大きなサイズをもって形成される。また、ＭＯＳＦＥＴ
ＮＤ１は、そのチャンネルに所定量の不純物がイオン注
入されることで、中央処理ユニットモジュールＣＰＵ等
にスタンバイモード時のリーク電流が流される場合のソ
ースドレイン電圧が例えば１．５Ｖに設定される。同様
に、ＭＯＳＦＥＴＮＤ２は、そのチャンネルに所定量の
不純物がイオン注入されることで、中央処理ユニットモ
ジュールＣＰＵ等に低速動作モード時に必要な小さな動
作電流が流される場合のソースドレイン電圧が例えば
２．５Ｖに設定される。
【００１９】一方、スイッチ回路Ｓ４は、図６に示され
るように、電源電圧供給端子ＶＣＣと出力端子ＶＣ４と
の間に並列形態に設けられるＰチャンネルＭＯＳＦＥＴ
Ｐ３及びデプレッション型のＮチャンネルＭＯＳＦＥＴ
ＮＤ３を含む。このうち、ＭＯＳＦＥＴＰ３のゲートに
は内部信号ＳＴＢＹが供給され、ＭＯＳＦＥＴＮＤ３の
ゲートは接地電位ＧＮＤに結合される。ＭＯＳＦＥＴＰ
３は、そのオン抵抗が問題とならないような比較的大き
なサイズをもって形成される。また、ＭＯＳＦＥＴＮＤ
１は、そのチャンネルに所定量の不純物がイオン注入さ
れることで、入出力バッファモジュールＩＯにスタンバ
イモード時のリーク電流が流される場合のソースドレイ
ン電圧が例えば１．５Ｖに設定される。
るように、電源電圧供給端子ＶＣＣと出力端子ＶＣ４と
の間に並列形態に設けられるＰチャンネルＭＯＳＦＥＴ
Ｐ３及びデプレッション型のＮチャンネルＭＯＳＦＥＴ
ＮＤ３を含む。このうち、ＭＯＳＦＥＴＰ３のゲートに
は内部信号ＳＴＢＹが供給され、ＭＯＳＦＥＴＮＤ３の
ゲートは接地電位ＧＮＤに結合される。ＭＯＳＦＥＴＰ
３は、そのオン抵抗が問題とならないような比較的大き
なサイズをもって形成される。また、ＭＯＳＦＥＴＮＤ
１は、そのチャンネルに所定量の不純物がイオン注入さ
れることで、入出力バッファモジュールＩＯにスタンバ
イモード時のリーク電流が流される場合のソースドレイ
ン電圧が例えば１．５Ｖに設定される。
【００２０】クロック制御信号ＣＰＧＢ及びスタンバイ
信号ＳＴＢＢがともにハイレベルとされるとき、クロッ
ク発生部ＣＧでは、前述のように、クロック信号ＣＬＫ
の周波数が比較的高い所定の周波数とされ、シングルチ
ップマイクロコンピュータは通常の動作モードとされ
る。このとき、ナンドゲートＮＡＧの出力信号すなわち
内部信号ＣＳは、クロック制御信号ＣＰＧＢ及びスタン
バイ信号ＳＴＢＢのハイレベルを受けてロウレベルとさ
れ、内部信号ＳＴＢＹは、スタンバイ信号ＳＴＢＢのハ
イレベルを受けてロウレベルとされる。このため、スイ
ッチ回路Ｓ１〜Ｓ３では、ＭＯＳＦＥＴＰ１及びＰ２が
それぞれ内部信号ＣＳ及びＳＴＢＹのロウレベルを受け
てオン状態とされ、スイッチ回路Ｓ４では、ＭＯＳＦＥ
ＴＰ３が内部信号ＳＴＢＹのロウレベルを受けてオン状
態とされる。
信号ＳＴＢＢがともにハイレベルとされるとき、クロッ
ク発生部ＣＧでは、前述のように、クロック信号ＣＬＫ
の周波数が比較的高い所定の周波数とされ、シングルチ
ップマイクロコンピュータは通常の動作モードとされ
る。このとき、ナンドゲートＮＡＧの出力信号すなわち
内部信号ＣＳは、クロック制御信号ＣＰＧＢ及びスタン
バイ信号ＳＴＢＢのハイレベルを受けてロウレベルとさ
れ、内部信号ＳＴＢＹは、スタンバイ信号ＳＴＢＢのハ
イレベルを受けてロウレベルとされる。このため、スイ
ッチ回路Ｓ１〜Ｓ３では、ＭＯＳＦＥＴＰ１及びＰ２が
それぞれ内部信号ＣＳ及びＳＴＢＹのロウレベルを受け
てオン状態とされ、スイッチ回路Ｓ４では、ＭＯＳＦＥ
ＴＰ３が内部信号ＳＴＢＹのロウレベルを受けてオン状
態とされる。
【００２１】これらのことから、スイッチ回路Ｓ１〜Ｓ
４の出力端子ＶＣ１〜ＶＣ４には、外部電源電圧ＶＣＣ
がそのまま伝達され、対応する中央処理ユニットモジュ
ールＣＰＵ，メモリモジュールＭＥＭ，周辺デバイスモ
ジュールＰＥＲ及び入出力バッファモジュールＩＯに
は、＋５Ｖのような比較的高い電位の動作電源がそれぞ
れ与えられる。これにより、各モジュールは高速動作
し、シングルチップマイクロコンピュータはその高速性
を保持しつつ通常の動作モードとされる。
４の出力端子ＶＣ１〜ＶＣ４には、外部電源電圧ＶＣＣ
がそのまま伝達され、対応する中央処理ユニットモジュ
ールＣＰＵ，メモリモジュールＭＥＭ，周辺デバイスモ
ジュールＰＥＲ及び入出力バッファモジュールＩＯに
は、＋５Ｖのような比較的高い電位の動作電源がそれぞ
れ与えられる。これにより、各モジュールは高速動作
し、シングルチップマイクロコンピュータはその高速性
を保持しつつ通常の動作モードとされる。
【００２２】次に、スタンバイ信号ＳＴＢＢがハイレベ
ルのままクロック制御信号ＣＰＧＢがロウレベルとされ
ると、クロック発生部ＣＧでは、クロック信号ＣＬＫの
周波数が例えば通常の動作モードに比較して１／１０な
いし１／１０００程度に低くされ、シングルチップマイ
クロコンピュータは低速動作モードとされる。このと
き、内部信号ＣＳはクロック制御信号ＣＰＧＢのロウレ
ベルを受けてハイレベルとされ、内部信号ＳＴＢＹはロ
ウレベルのままとされる。このため、スイッチ回路Ｓ１
〜Ｓ３では、ＭＯＳＦＥＴＰ１が内部信号ＣＳのハイレ
ベルを受けてオフ状態とされ、ＭＯＳＦＥＴＰ２は内部
信号ＳＴＢＹのロウレベルを受けてオン状態のままとさ
れる。また、スイッチ回路Ｓ４では、ＭＯＳＦＥＴＰ３
が内部信号ＳＴＢＹのロウレベルを受けてオン状態のま
まとされる。
ルのままクロック制御信号ＣＰＧＢがロウレベルとされ
ると、クロック発生部ＣＧでは、クロック信号ＣＬＫの
周波数が例えば通常の動作モードに比較して１／１０な
いし１／１０００程度に低くされ、シングルチップマイ
クロコンピュータは低速動作モードとされる。このと
き、内部信号ＣＳはクロック制御信号ＣＰＧＢのロウレ
ベルを受けてハイレベルとされ、内部信号ＳＴＢＹはロ
ウレベルのままとされる。このため、スイッチ回路Ｓ１
〜Ｓ３では、ＭＯＳＦＥＴＰ１が内部信号ＣＳのハイレ
ベルを受けてオフ状態とされ、ＭＯＳＦＥＴＰ２は内部
信号ＳＴＢＹのロウレベルを受けてオン状態のままとさ
れる。また、スイッチ回路Ｓ４では、ＭＯＳＦＥＴＰ３
が内部信号ＳＴＢＹのロウレベルを受けてオン状態のま
まとされる。
【００２３】これらのことから、スイッチ回路Ｓ１〜Ｓ
３の出力端子ＶＣ１〜ＶＣ３には、外部電源電圧ＶＣＣ
がＭＯＳＦＥＴＮＤ２のソースドレイン電圧によってク
ランプされて伝達され、スイッチ回路Ｓ４の出力端子Ｖ
Ｃ４には、外部電源電圧ＶＣＣがそのまま伝達される。
これにより、中央処理ユニットモジュールＣＰＵ，メモ
リモジュールＭＥＭ及び周辺デバイスモジュールＰＥＲ
は、＋２．５Ｖ（第１のレベル）のような比較的絶対値
の小さな電源電圧ＶＣ１〜ＶＣ３を動作電源として低速
動作を行い、その消費電力は、低速動作されることもあ
って充分に小さくされる。また、入出力バッファモジュ
ールＩＯは、＋５Ｖの電源電圧ＶＣ４を動作電源として
通常の高速動作を行い、これによって外部電源電圧ＶＣ
Ｃを動作電源とする外部装置とのインタフェース整合も
実現される。
３の出力端子ＶＣ１〜ＶＣ３には、外部電源電圧ＶＣＣ
がＭＯＳＦＥＴＮＤ２のソースドレイン電圧によってク
ランプされて伝達され、スイッチ回路Ｓ４の出力端子Ｖ
Ｃ４には、外部電源電圧ＶＣＣがそのまま伝達される。
これにより、中央処理ユニットモジュールＣＰＵ，メモ
リモジュールＭＥＭ及び周辺デバイスモジュールＰＥＲ
は、＋２．５Ｖ（第１のレベル）のような比較的絶対値
の小さな電源電圧ＶＣ１〜ＶＣ３を動作電源として低速
動作を行い、その消費電力は、低速動作されることもあ
って充分に小さくされる。また、入出力バッファモジュ
ールＩＯは、＋５Ｖの電源電圧ＶＣ４を動作電源として
通常の高速動作を行い、これによって外部電源電圧ＶＣ
Ｃを動作電源とする外部装置とのインタフェース整合も
実現される。
【００２４】一方、クロック制御信号ＣＰＧＢがハイレ
ベルのままスタンバイ信号ＳＴＢＢがロウレベルとされ
ると、中央処理ユニットモジュールＣＰＵは、クロック
信号ＣＬＫを実質的に停止し、シングルチップマイクロ
コンピュータはスタンバイモードとされる。このとき、
内部信号ＣＳはスタンバイ信号ＳＴＢＢのロウレベルを
受けてハイレベルとされ、内部信号ＳＴＢＹもスタンバ
イ信号ＳＴＢＢのロウレベルを受けてハイレベルとされ
る。このため、スイッチ回路Ｓ１〜Ｓ３では、ＭＯＳＦ
ＥＴＰ１が内部信号ＣＳのハイレベルを受けてオフ状態
とされ、ＭＯＳＦＥＴＰ２も内部信号ＳＴＢＹのハイレ
ベルを受けてオフ状態とされる。また、スイッチ回路Ｓ
４では、ＭＯＳＦＥＴＰ３が内部信号ＳＴＢＹのハイレ
ベルを受けてオフ状態とされる。
ベルのままスタンバイ信号ＳＴＢＢがロウレベルとされ
ると、中央処理ユニットモジュールＣＰＵは、クロック
信号ＣＬＫを実質的に停止し、シングルチップマイクロ
コンピュータはスタンバイモードとされる。このとき、
内部信号ＣＳはスタンバイ信号ＳＴＢＢのロウレベルを
受けてハイレベルとされ、内部信号ＳＴＢＹもスタンバ
イ信号ＳＴＢＢのロウレベルを受けてハイレベルとされ
る。このため、スイッチ回路Ｓ１〜Ｓ３では、ＭＯＳＦ
ＥＴＰ１が内部信号ＣＳのハイレベルを受けてオフ状態
とされ、ＭＯＳＦＥＴＰ２も内部信号ＳＴＢＹのハイレ
ベルを受けてオフ状態とされる。また、スイッチ回路Ｓ
４では、ＭＯＳＦＥＴＰ３が内部信号ＳＴＢＹのハイレ
ベルを受けてオフ状態とされる。
【００２５】これらのことから、スイッチ回路Ｓ１〜Ｓ
３の出力端子ＶＣ１〜ＶＣ３には、外部電源電圧ＶＣＣ
がＭＯＳＦＥＴＮＤ１のソースドレイン電圧によってク
ランプされて伝達され、スイッチ回路Ｓ４の出力端子Ｖ
Ｃ４には、外部電源電圧ＶＣＣがＭＯＳＦＥＴＮＤ３の
ソースドレイン電圧によってクランプされて伝達され
る。これにより、中央処理ユニットモジュールＣＰＵ，
メモリモジュールＭＥＭ及び周辺デバイスモジュールＰ
ＥＲならびに入出力バッファモジュールＩＯは、＋１．
５Ｖ（第２のレベル）のようなさらに絶対値の小さな電
源電圧ＶＣ１〜ＶＣ４を動作電源として待機状態とされ
る。
３の出力端子ＶＣ１〜ＶＣ３には、外部電源電圧ＶＣＣ
がＭＯＳＦＥＴＮＤ１のソースドレイン電圧によってク
ランプされて伝達され、スイッチ回路Ｓ４の出力端子Ｖ
Ｃ４には、外部電源電圧ＶＣＣがＭＯＳＦＥＴＮＤ３の
ソースドレイン電圧によってクランプされて伝達され
る。これにより、中央処理ユニットモジュールＣＰＵ，
メモリモジュールＭＥＭ及び周辺デバイスモジュールＰ
ＥＲならびに入出力バッファモジュールＩＯは、＋１．
５Ｖ（第２のレベル）のようなさらに絶対値の小さな電
源電圧ＶＣ１〜ＶＣ４を動作電源として待機状態とされ
る。
【００２６】ところで、ＣＭＯＳ回路を基本に構成され
るシングルチップマイクロコンピュータでは、高温高バ
イアスストレス試験等にともなうゲート酸化膜の破壊や
高温動作時のゲートサイズ不足あるいはＰＮ逆接合耐圧
低下又は寄生ＭＯＳＦＥＴ等を原因とするリーク電流が
流れ、その大きさは、図７に示されるように、電源電圧
の絶対値が大きくなるにしたがって指数関数的に増大す
る。ところが、この実施例のシングルチップマイクロコ
ンピュータでは、前述のように、通常の動作モードにお
いては電源電圧の絶対値を５Ｖに保ちつつ、低速動作モ
ード及びスタンバイモードにおける電源電圧の絶対値が
選択的に２．５Ｖ又は１．５Ｖに小さくされる。このた
め、通常の動作モードにおける性能を保持しつつ、低消
費電力モードにおけるシングルチップマイクロコンピュ
ータのリーク電流を抑制し、出荷後におけるリーク障害
の発生確率を飛躍的に小さくすることができる。これら
の結果、低消費電力モードを備えるシングルチップマイ
クロコンピュータの製品歩留まりを高め、その信頼性を
高めることができるものとなる。
るシングルチップマイクロコンピュータでは、高温高バ
イアスストレス試験等にともなうゲート酸化膜の破壊や
高温動作時のゲートサイズ不足あるいはＰＮ逆接合耐圧
低下又は寄生ＭＯＳＦＥＴ等を原因とするリーク電流が
流れ、その大きさは、図７に示されるように、電源電圧
の絶対値が大きくなるにしたがって指数関数的に増大す
る。ところが、この実施例のシングルチップマイクロコ
ンピュータでは、前述のように、通常の動作モードにお
いては電源電圧の絶対値を５Ｖに保ちつつ、低速動作モ
ード及びスタンバイモードにおける電源電圧の絶対値が
選択的に２．５Ｖ又は１．５Ｖに小さくされる。このた
め、通常の動作モードにおける性能を保持しつつ、低消
費電力モードにおけるシングルチップマイクロコンピュ
ータのリーク電流を抑制し、出荷後におけるリーク障害
の発生確率を飛躍的に小さくすることができる。これら
の結果、低消費電力モードを備えるシングルチップマイ
クロコンピュータの製品歩留まりを高め、その信頼性を
高めることができるものとなる。
【００２７】以上の本実施例に示されるように、この発
明を低消費電力モードを備えるシングルチップマイクロ
コンピュータ等の半導体装置に適用することで、次のよ
うな作用効果が得られる。すなわち、 （１）低消費電力モードを備えるシングルチップマイク
ロコンピュータ等の外部電源電圧供給端子と内部回路と
の間に、通常の動作モードにおいて外部電源電圧をその
まま伝達し、低消費電力モードにおいて外部電源電圧を
所定の電位にクランプして伝達するスイッチ回路を設
け、内部回路の電源電圧の絶対値を低消費電力モードに
おいて選択的に小さくすることで、シングルチップマイ
クロコンピュータ等の通常の動作モードにおける性能を
保持しつつ、低消費電力モードにおけるリーク電流を抑
制できるという効果が得られる。 （２）上記（１）項により、シングルチップマイクロコ
ンピュータ等の出荷後におけるリーク障害の発生確率を
抑制できるという効果が得られる。 （３）上記（１）項及び（２）項により、低消費電力モ
ードを備えるシングルチップマイクロコンピュータ等の
製品歩留まりを高め、その信頼性を高めることができる
という効果が得られる。
明を低消費電力モードを備えるシングルチップマイクロ
コンピュータ等の半導体装置に適用することで、次のよ
うな作用効果が得られる。すなわち、 （１）低消費電力モードを備えるシングルチップマイク
ロコンピュータ等の外部電源電圧供給端子と内部回路と
の間に、通常の動作モードにおいて外部電源電圧をその
まま伝達し、低消費電力モードにおいて外部電源電圧を
所定の電位にクランプして伝達するスイッチ回路を設
け、内部回路の電源電圧の絶対値を低消費電力モードに
おいて選択的に小さくすることで、シングルチップマイ
クロコンピュータ等の通常の動作モードにおける性能を
保持しつつ、低消費電力モードにおけるリーク電流を抑
制できるという効果が得られる。 （２）上記（１）項により、シングルチップマイクロコ
ンピュータ等の出荷後におけるリーク障害の発生確率を
抑制できるという効果が得られる。 （３）上記（１）項及び（２）項により、低消費電力モ
ードを備えるシングルチップマイクロコンピュータ等の
製品歩留まりを高め、その信頼性を高めることができる
という効果が得られる。
【００２８】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、この発明は、上記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。例え
ば、図１において、スイッチ回路Ｓ１〜Ｓ４から出力さ
れる電源電圧ＶＣ１ないしＶＣ４の低速動作モード及び
スタンバイモードにおける電位は、任意に設定できる。
また、ＭＯＳＦＥＴＰ１のオン抵抗が問題とならない場
合、中央処理ユニットモジュールＣＰＵ，メモリモジュ
ールＭＥＭ及び周辺デバイスモジュールＰＥＲに対応し
てそれぞれ設けられるスイッチ回路Ｓ１〜Ｓ３を１個の
スイッチ回路に集約することができる。シングルチップ
マイクロコンピュータは、外部電源電圧ＶＣＣを降圧し
て例えば＋３．３Ｖのような内部電源電圧を形成する降
圧回路を備えることができる。この場合、スイッチ回路
を設けず、降圧回路から出力される内部電源電圧の電位
をクロック制御信号ＣＰＧＢ及びスタンバイ信号ＳＴＢ
Ｂによって選択的に切り換える方法を採ることができ
る。シングルチップマイクロコンピュータは、低速動作
モードを備えることを必須条件とはしないし、その他の
低消費電力モードを備えることもできる。さらに、シン
グルチップマイクロコンピュータは、他の各種のモジュ
ールを備えることができるし、そのブロック構成や外部
電源電圧ＶＣＣの極性及び絶対値等、種々の実施形態を
採ることができる。
施例に基づき具体的に説明したが、この発明は、上記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。例え
ば、図１において、スイッチ回路Ｓ１〜Ｓ４から出力さ
れる電源電圧ＶＣ１ないしＶＣ４の低速動作モード及び
スタンバイモードにおける電位は、任意に設定できる。
また、ＭＯＳＦＥＴＰ１のオン抵抗が問題とならない場
合、中央処理ユニットモジュールＣＰＵ，メモリモジュ
ールＭＥＭ及び周辺デバイスモジュールＰＥＲに対応し
てそれぞれ設けられるスイッチ回路Ｓ１〜Ｓ３を１個の
スイッチ回路に集約することができる。シングルチップ
マイクロコンピュータは、外部電源電圧ＶＣＣを降圧し
て例えば＋３．３Ｖのような内部電源電圧を形成する降
圧回路を備えることができる。この場合、スイッチ回路
を設けず、降圧回路から出力される内部電源電圧の電位
をクロック制御信号ＣＰＧＢ及びスタンバイ信号ＳＴＢ
Ｂによって選択的に切り換える方法を採ることができ
る。シングルチップマイクロコンピュータは、低速動作
モードを備えることを必須条件とはしないし、その他の
低消費電力モードを備えることもできる。さらに、シン
グルチップマイクロコンピュータは、他の各種のモジュ
ールを備えることができるし、そのブロック構成や外部
電源電圧ＶＣＣの極性及び絶対値等、種々の実施形態を
採ることができる。
【００２９】図２において、ＭＯＳＦＥＴＮＤ１は、図
３に示されるように、そのゲートに内部信号ＣＳを受け
るエンハンスメント型のＮチャンネルＭＯＳＦＥＴＮ１
に置き換えることができるし、図４及び図５に示される
ように、抵抗Ｒ１あるいはそのゲートに外部電源電圧Ｖ
ＣＣの抵抗Ｒ２及びＲ３による分圧電位を受けるエンハ
ンスメント型のＮチャンネルＭＯＳＦＥＴＮ２に置き換
えることもできる。図３の場合、ＭＯＳＦＥＴＮ１はス
タンバイモードにおいて選択的にオン状態とされ、外部
電源電圧ＶＣＣの電位をそのソースドレイン電圧分だけ
低くして電源電圧ＶＣ１等とする。また、図４の場合、
抵抗Ｒ１はスタンバイモードにおいて選択的に有効とさ
れ、電源電圧ＶＣ１の電位をその抵抗値とスタンバイモ
ード時のリーク電流との積に相当する分だけ低くする。
一方、図５の場合、ＮチャンネルＭＯＳＦＥＴＮ２はス
タンバイモードにおいて選択的に有効とされ、電源電圧
ＶＣ１の電位をそのゲート電位つまりＶＣＣ×Ｒ３／
（Ｒ２＋Ｒ３）よりそのしきい値電圧分だけ低い所定の
電位にクランプする。なお、図３ないし図５の変形例
は、ＭＯＳＦＥＴＮＤ２及びＰ２を削除することによ
り、スイッチ回路Ｓ４の変形例ともなりうる。スイッチ
回路Ｓ１〜Ｓ４の具体的構成ならびにＭＯＳＦＥＴの導
電型等は、これらの実施例による制約を受けない。
３に示されるように、そのゲートに内部信号ＣＳを受け
るエンハンスメント型のＮチャンネルＭＯＳＦＥＴＮ１
に置き換えることができるし、図４及び図５に示される
ように、抵抗Ｒ１あるいはそのゲートに外部電源電圧Ｖ
ＣＣの抵抗Ｒ２及びＲ３による分圧電位を受けるエンハ
ンスメント型のＮチャンネルＭＯＳＦＥＴＮ２に置き換
えることもできる。図３の場合、ＭＯＳＦＥＴＮ１はス
タンバイモードにおいて選択的にオン状態とされ、外部
電源電圧ＶＣＣの電位をそのソースドレイン電圧分だけ
低くして電源電圧ＶＣ１等とする。また、図４の場合、
抵抗Ｒ１はスタンバイモードにおいて選択的に有効とさ
れ、電源電圧ＶＣ１の電位をその抵抗値とスタンバイモ
ード時のリーク電流との積に相当する分だけ低くする。
一方、図５の場合、ＮチャンネルＭＯＳＦＥＴＮ２はス
タンバイモードにおいて選択的に有効とされ、電源電圧
ＶＣ１の電位をそのゲート電位つまりＶＣＣ×Ｒ３／
（Ｒ２＋Ｒ３）よりそのしきい値電圧分だけ低い所定の
電位にクランプする。なお、図３ないし図５の変形例
は、ＭＯＳＦＥＴＮＤ２及びＰ２を削除することによ
り、スイッチ回路Ｓ４の変形例ともなりうる。スイッチ
回路Ｓ１〜Ｓ４の具体的構成ならびにＭＯＳＦＥＴの導
電型等は、これらの実施例による制約を受けない。
【００３０】以上の説明では、主として本発明者によっ
てなされた発明をその背景となった利用分野であるシン
グルチップマイクロコンピュータに適用した場合につい
て説明したが、それに限定されるものではなく、例え
ば、シングルチップ化されないマイクロプロセッサや各
種の論理集積回路装置等にも適用できる。この発明は、
少なくとも低消費電力モードを備える半導体装置に広く
適用できる。
てなされた発明をその背景となった利用分野であるシン
グルチップマイクロコンピュータに適用した場合につい
て説明したが、それに限定されるものではなく、例え
ば、シングルチップ化されないマイクロプロセッサや各
種の論理集積回路装置等にも適用できる。この発明は、
少なくとも低消費電力モードを備える半導体装置に広く
適用できる。
【００３１】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、低消費電力モードを備える
シングルチップマイクロコンピュータ等の外部電源電圧
供給端子と内部回路との間に、通常の動作モードにおい
て外部電源電圧をそのまま伝達し、低消費電力モードに
おいて外部電源電圧を所定の電位にクランプして伝達す
るスイッチ回路を設け、内部回路の電源電圧の絶対値を
低消費電力モードにおいて選択的に小さくすることで、
シングルチップマイクロコンピュータ等の通常の動作モ
ードにおける性能を保持しつつ、低消費電力モードにお
けるリーク電流を抑制し、出荷後におけるリーク障害の
発生確率を抑制することができる。この結果、低消費電
力モードを備えるシングルチップマイクロコンピュータ
等の製品歩留まりを高め、その信頼性を高めることがで
きる。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、低消費電力モードを備える
シングルチップマイクロコンピュータ等の外部電源電圧
供給端子と内部回路との間に、通常の動作モードにおい
て外部電源電圧をそのまま伝達し、低消費電力モードに
おいて外部電源電圧を所定の電位にクランプして伝達す
るスイッチ回路を設け、内部回路の電源電圧の絶対値を
低消費電力モードにおいて選択的に小さくすることで、
シングルチップマイクロコンピュータ等の通常の動作モ
ードにおける性能を保持しつつ、低消費電力モードにお
けるリーク電流を抑制し、出荷後におけるリーク障害の
発生確率を抑制することができる。この結果、低消費電
力モードを備えるシングルチップマイクロコンピュータ
等の製品歩留まりを高め、その信頼性を高めることがで
きる。
【図１】この発明が適用されたシングルチップマイクロ
コンピュータの一実施例を示すブロック図である。
コンピュータの一実施例を示すブロック図である。
【図２】図１のシングルチップマイクロコンピュータに
含まれるスイッチ回路Ｓ１の第１の実施例を示す回路図
である。
含まれるスイッチ回路Ｓ１の第１の実施例を示す回路図
である。
【図３】図１のシングルチップマイクロコンピュータに
含まれるスイッチ回路Ｓ１の第２の実施例を示す回路図
である。
含まれるスイッチ回路Ｓ１の第２の実施例を示す回路図
である。
【図４】図１のシングルチップマイクロコンピュータに
含まれるスイッチ回路Ｓ１の第３の実施例を示す回路図
である。
含まれるスイッチ回路Ｓ１の第３の実施例を示す回路図
である。
【図５】図１のシングルチップマイクロコンピュータに
含まれるスイッチ回路Ｓ１の第４の実施例を示す回路図
である。
含まれるスイッチ回路Ｓ１の第４の実施例を示す回路図
である。
【図６】図１のシングルチップマイクロコンピュータに
含まれるスイッチ回路Ｓ４の一実施例を示す回路図であ
る。
含まれるスイッチ回路Ｓ４の一実施例を示す回路図であ
る。
【図７】図１のシングルチップマイクロコンピュータの
リーク電流と電源電圧との関係を示す特性図である。
リーク電流と電源電圧との関係を示す特性図である。
ＣＰＵ・・・中央処理ユニットモジュール、ＭＥＭ・・
・メモリモジュール、ＰＥＲ・・・周辺デバイスモジュ
ール、ＩＯ・・・入出力バッファモジュール、ＣＧ・・
・クロック発生部、Ｓ１〜Ｓ４・・・スイッチ回路。 ＮＡＧ・・・ナンド（ＮＡＮＤ）ゲート、ＩＶ・・・イ
ンバータ。 Ｐ１〜Ｐ３・・・ＰチャンネルＭＯＳＦＥＴ、Ｎ１〜Ｎ
２・・・エンハンスメント型ＮチャンネルＭＯＳＦＥ
Ｔ、ＮＤ１〜ＮＤ３・・・デプレッション型Ｎチャンネ
ルＭＯＳＦＥＴ、Ｒ１〜Ｒ３・・・抵抗。
・メモリモジュール、ＰＥＲ・・・周辺デバイスモジュ
ール、ＩＯ・・・入出力バッファモジュール、ＣＧ・・
・クロック発生部、Ｓ１〜Ｓ４・・・スイッチ回路。 ＮＡＧ・・・ナンド（ＮＡＮＤ）ゲート、ＩＶ・・・イ
ンバータ。 Ｐ１〜Ｐ３・・・ＰチャンネルＭＯＳＦＥＴ、Ｎ１〜Ｎ
２・・・エンハンスメント型ＮチャンネルＭＯＳＦＥ
Ｔ、ＮＤ１〜ＮＤ３・・・デプレッション型Ｎチャンネ
ルＭＯＳＦＥＴ、Ｒ１〜Ｒ３・・・抵抗。
Claims (5)
- 【請求項１】 その消費電力が選択的に小さくされる低
消費電力モードを備え、上記低消費電力モードにおいて
その所定の内部回路に供給される電源電圧の絶対値が通
常の動作モードでの上記内部回路に供給される電源電圧
の絶対値に比較して小さくされることを特徴とする半導
体装置。 - 【請求項２】 上記半導体装置は、所定の外部電源電圧
が供給される電源電圧供給端子と上記内部回路との間に
設けられ通常の動作モードにおいて上記外部電源電圧を
そのまま上記内部回路に伝達し上記低消費電力モードに
おいて上記外部電源電圧の電位をクランプして上記内部
回路に伝達するスイッチ回路を具備するものであること
を特徴とする請求項１の半導体装置。 - 【請求項３】 上記内部回路は、外部とのインタフェー
ス回路を含む第１のモジュールと、これを含まない第２
のモジュールとを含むものであって、上記スイッチ回路
は、上記第１のモジュールに対応して設けられる第１の
スイッチ回路と、上記第２のモジュールに対応して設け
られる第２のスイッチ回路とを含むものであることを特
徴とする請求項１又は請求項２の半導体装置。 - 【請求項４】 上記半導体装置は、シングルチップマイ
クロコンピュータであって、上記低消費電力モードは、
そのクロック信号の周波数を低くして上記シングルチッ
プマイクロコンピュータを低速動作状態とする第１の低
消費電力モードと、そのクロック信号を停止して上記シ
ングルチップマイクロコンピュータを待機状態とする第
２の低消費電力モードとを含むものであることを特徴と
する請求項１，請求項２又は請求項３の半導体装置。 - 【請求項５】 上記第２のスイッチ回路は、上記第１の
低消費電力モードにおいて、上記外部電源電圧を第１の
レベルにクランプして上記第２のモジュールに伝達する
ものであり、上記第１及び第２のスイッチ回路は、上記
第２の低消費電力モードにおいて、上記外部電源電圧を
その絶対値が上記第１のレベルより小さな第２のレベル
にクランプして対応する上記第１及び第２のモジュール
にそれぞれ伝達するものであることを特徴とする請求項
４の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4311217A JPH06139373A (ja) | 1992-10-27 | 1992-10-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4311217A JPH06139373A (ja) | 1992-10-27 | 1992-10-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06139373A true JPH06139373A (ja) | 1994-05-20 |
Family
ID=18014515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4311217A Pending JPH06139373A (ja) | 1992-10-27 | 1992-10-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06139373A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6140714A (en) * | 1998-03-17 | 2000-10-31 | Ricoh Company, Ltd. | Power control apparatus for a battery-powered communication system |
| US6763471B1 (en) | 1999-11-30 | 2004-07-13 | Nec Electronics Corporation | Single chip microcomputer with reduced channel leakage current during a stable low speed operation state |
| JP2007037192A (ja) * | 2000-06-16 | 2007-02-08 | Renesas Technology Corp | 半導体集積回路装置 |
| JP2009064456A (ja) * | 2001-08-29 | 2009-03-26 | Mediatek Inc | 動的電圧制御方法および装置 |
| US7608942B2 (en) | 2003-01-17 | 2009-10-27 | Freescale Semiconductor, Inc. | Power management system |
| JP2010176276A (ja) * | 2009-01-28 | 2010-08-12 | Sanyo Electric Co Ltd | 電子回路 |
| JP2011249725A (ja) * | 2010-05-31 | 2011-12-08 | Fujitsu Semiconductor Ltd | 半導体装置 |
| US8164378B2 (en) | 2008-05-06 | 2012-04-24 | Freescale Semiconductor, Inc. | Device and technique for transistor well biasing |
| JP2012239041A (ja) * | 2011-05-12 | 2012-12-06 | Winbond Electronics Corp | 半導体装置 |
| JP2014232491A (ja) * | 2013-05-30 | 2014-12-11 | 京セラドキュメントソリューションズ株式会社 | 半導体装置及び電子機器 |
| JP2021163917A (ja) * | 2020-04-02 | 2021-10-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
1992
- 1992-10-27 JP JP4311217A patent/JPH06139373A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE39523E1 (en) * | 1998-03-17 | 2007-03-20 | Ricoh Company, Ltd. | Power control apparatus for a battery-powered communication system |
| US6140714A (en) * | 1998-03-17 | 2000-10-31 | Ricoh Company, Ltd. | Power control apparatus for a battery-powered communication system |
| US6763471B1 (en) | 1999-11-30 | 2004-07-13 | Nec Electronics Corporation | Single chip microcomputer with reduced channel leakage current during a stable low speed operation state |
| JP2007037192A (ja) * | 2000-06-16 | 2007-02-08 | Renesas Technology Corp | 半導体集積回路装置 |
| JP2009064456A (ja) * | 2001-08-29 | 2009-03-26 | Mediatek Inc | 動的電圧制御方法および装置 |
| US7608942B2 (en) | 2003-01-17 | 2009-10-27 | Freescale Semiconductor, Inc. | Power management system |
| US8164378B2 (en) | 2008-05-06 | 2012-04-24 | Freescale Semiconductor, Inc. | Device and technique for transistor well biasing |
| JP2010176276A (ja) * | 2009-01-28 | 2010-08-12 | Sanyo Electric Co Ltd | 電子回路 |
| JP2011249725A (ja) * | 2010-05-31 | 2011-12-08 | Fujitsu Semiconductor Ltd | 半導体装置 |
| JP2012239041A (ja) * | 2011-05-12 | 2012-12-06 | Winbond Electronics Corp | 半導体装置 |
| US9112488B2 (en) | 2011-05-12 | 2015-08-18 | Winbond Electronics Corp. | Semiconductor memory device with a clock circuit for reducing power consumption in a standby state |
| JP2014232491A (ja) * | 2013-05-30 | 2014-12-11 | 京セラドキュメントソリューションズ株式会社 | 半導体装置及び電子機器 |
| JP2021163917A (ja) * | 2020-04-02 | 2021-10-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6107830A (en) | Integrated circuit device including CMOS tri-state drivers suitable for powerdown | |
| JP3245062B2 (ja) | オフ‐チップ・ドライバ回路 | |
| US6031778A (en) | Semiconductor integrated circuit | |
| US4698530A (en) | Power switch for dual power supply circuit | |
| US6211725B1 (en) | Low powder CMOS circuit | |
| US5703825A (en) | Semiconductor integrated circuit device having a leakage current reduction means | |
| US6518826B2 (en) | Method and apparatus for dynamic leakage control | |
| JPH06139373A (ja) | 半導体装置 | |
| JPH02133955A (ja) | 半導体集積回路装置 | |
| US20080024192A1 (en) | Voltage control circuit having a power switch | |
| JP3070373B2 (ja) | レベルシフタ回路 | |
| US6205077B1 (en) | One-time programmable logic cell | |
| JP3751406B2 (ja) | 半導体装置のパッド信号検出回路 | |
| US5831453A (en) | Method and apparatus for low power data transmission | |
| JP3554638B2 (ja) | 半導体回路 | |
| JPH0685497B2 (ja) | 半導体集積回路 | |
| JPS6054519A (ja) | 入出力回路 | |
| US5905618A (en) | Voltage protected level shifting of chip driver | |
| JPH0955470A (ja) | 半導体回路及び半導体回路装置 | |
| JPS60143498A (ja) | 半導体入力回路 | |
| JP2654275B2 (ja) | 双方向バッファ | |
| US4464586A (en) | Squaring circuit bypass | |
| US6647500B1 (en) | System and method to generate a float voltage potential at output when first and second power supplies fail to supply power at the same time | |
| JP3075488B2 (ja) | バッファ回路及び半導体集積回路 | |
| JP2000068815A (ja) | 集積回路装置 |