CN104900266B - Eeprom存储单元门极控制信号产生电路 - Google Patents

Eeprom存储单元门极控制信号产生电路 Download PDF

Info

Publication number
CN104900266B
CN104900266B CN201510315395.9A CN201510315395A CN104900266B CN 104900266 B CN104900266 B CN 104900266B CN 201510315395 A CN201510315395 A CN 201510315395A CN 104900266 B CN104900266 B CN 104900266B
Authority
CN
China
Prior art keywords
control signal
erasable
voltage
storage unit
nmos tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510315395.9A
Other languages
English (en)
Other versions
CN104900266A (zh
Inventor
冯国友
赵艳丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201510315395.9A priority Critical patent/CN104900266B/zh
Publication of CN104900266A publication Critical patent/CN104900266A/zh
Priority to US14/976,710 priority patent/US9530505B1/en
Application granted granted Critical
Publication of CN104900266B publication Critical patent/CN104900266B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring

Landscapes

  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种EEPROM存储单元门极控制信号产生电路，包括：高压行解码电路和多个字选择电路；高压行解码电路的输出分为两路分别输出用于提供擦写正电压的第一总字线电压和用于提供擦写负电压的第二总字线电压，且两路电压分别输入到各字选择电路中，防止了擦写正电压对NMOS管的栅氧化层以及擦写负电压对PMOS管的影响，能节省用于隔离栅氧化层的MOS晶体管，所以本发明能简化电路，节约成本。

Description

EEPROM存储单元门极控制信号产生电路
技术领域
本发明涉及一种半导体集成电路，特别是涉及一种EEPROM存储单元门极控制信号产生电路。
背景技术
基于SONOS管的EEPROM结构，对于存储单元门极电压即字线电压WLS的要求以及存储单元衬底VBULK的要求如表一所示：
表一
其中，VPOS是擦写正电压，为擦除、编程所需的正高压，VNEG是擦写负电压，为擦除、编程所需的负高压。编程时，选中存储单元门极和衬底分别加VPOS和VNEG，进行编程操作；与选中存储单元同列的未选中存储单元门极和衬底都加VNEG，不会进行编程操作。擦除时，选中存储单元门极和衬底分别加VNEG和VPOS，进行擦除操作；与选中存储单元同列的未选中存储单元门极和衬底都加VPOS，不会进行编程操作。VSS为地。
如图1所示，是现有EEPROM存储单元门极控制信号产生电路；包括
其产生电路分为两部分：高压行解码电路101和多个字选择电路，如字选择电路1，字选择电路n，分别用1021和102n标记，102i表示从1到n中的任一字选择电路i，i取1至n中的任一值。
由高压行解码电路101产生总字线电压GWLS。总字线电压GWLS需要有VNEG和VPOS两个值，VPOS由PMOS管P0和P1在控制信号X2SP、S2SPB、OE_SP和VDP的控制下产生，VNEG由NMOS管N0和N1在控制信号X2SN、X2SNB、OE_SN和VDN的控制下产生。但是PMOS管P0和P1和NMOS管N0和N1的漏极不能直接连接在一起，否则当PMOS管P0和P1的漏极输出VPOS时，NMOS管N0和N1的栅极会出现VNEG而使NMOS管N0和N1的栅氧化层的电压过高；以及当NMOS管N0和N1的漏极输出VNEG时，PMOS管P0或P1的栅极会出现VPOS而使PMOS管P0或P1的栅氧化层的电压过高。所以现有技术中需要增加PMOS管P2和NMOS管N2来实现隔离，其中PMOS管P2的栅极接地VSS，NMOS管N2的栅极接工作电压VDD，使得PMOS管P0和P1以及NMOS管N0和N1的栅氧化层的电压降低，实现对栅氧化层的保护。
字选择电路的结构都相同，以i为1至n中的任一值为例，字选择电路i包括PMOS管4i，NMOS管N4i、N6i和N5i，各栅极分别接控制信号BSPBi，BSNi，VDD，BDN，字选择电路i输出字线电压WSLi，字线电压WSLi从总字线电压GWLS和地VSS之间选择一个输出，而总字线电压GWLS包括VPOS和VNEG两个电压。同样PMOS管P3i用于对PMOS管P4i的栅氧化层进行保护，NMOS管N3i用于对NMOS管N4i的栅氧化层进行保护，PMOS管P3i的栅极接地VSS，NMOS管N4i的栅极接工作电压VDD。
发明内容
本发明所要解决的技术问题是提供一种EEPROM存储单元门极控制信号产生电路，能简化电路，节约成本。
为解决上述技术问题，本发明提供的EEPROM存储单元门极控制信号产生电路包括：
高压行解码电路和多个字选择电路。
所述高压行解码电路包括由第一PMOS管和第二PMOS管组成的第一部分行解码电路和由第一NMOS管和第二NMOS管组成的第二部分行解码电路。
所述第一PMOS管的漏极连接所述第二PMOS管的漏极并输出第一总字线电压，所述第一PMOS管的栅极连接第一控制信号，所述第二PMOS管的栅极连接第二控制信号，所述第一PMOS管的源极连接第三控制信号，所述第二PMOS管的源极连接第四控制信号；在所述第一控制信号、所述第二控制信号、所述第三控制信号和所述第四控制信号的控制下使所述第一部分行解码电路输出的所述第一总字线电压为擦写正电压和浮置之一。
所述第一NMOS管的漏极连接所述第二NMOS管的漏极并输出第二总字线电压，所述第一NMOS管的栅极连接第五控制信号，所述第二NMOS管的栅极连接第六控制信号，所述第一NMOS管的源极连接第七控制信号，所述第二NMOS管的源极连接第八控制信号；在所述第五控制信号、所述第六控制信号、所述第七控制信号和所述第八控制信号的控制下使所述第二部分行解码电路输出的所述第二总字线电压为擦写负电压和浮置之一，且所述第一总字线电压为擦写正电压时所述第二总字线电压浮置、所述第二总字线电压为擦写负电压时所述第一总字线电压浮置。
EEPROM的每一个存储单元的字线都连接一个所述字选择电路，各所述字选择电路的结构相同，每一个所述字选择电路包括：第三PMOS管，第三NMOS管，第四NMOS管和第五NMOS管。
所述第三PMOS管的漏极、所述第三NMOS管的漏极和所述第四NMOS管的漏极连接在一起并输出字线电压，所述字线电压输入到对应的所述存储单元的字线。
所述第三PMOS管的源极连接所述第一总字线电压，所述第三NMOS管的源极连接所述第二总字线电压，所述第四NMOS管的源极连所述第五NMOS管的漏极，所述第五NMOS管的源极连接地。
所述第三PMOS管的栅极连接第九控制信号，所述第三NMOS管的栅极连接第十控制信号，所述第四NMOS管的栅极连接工作电压，所述第五NMOS管的栅极连接第十一控制信号；在所述第九控制信号、所述第十控制信号和所述第十一控制信号的控制下使所述字线电压输出擦写负电压、擦写正电压和地之一。
进一步的改进是，所述第一控制信号、所述第二控制信号、所述第三控制信号和所述第四控制信号都在地和擦写正电压之间切换。
进一步的改进是，所述第一控制信号和所述第二控制信号的逻辑正好反相。
进一步的改进是，所述第五控制信号、所述第六控制信号、所述第七控制信号和所述第八控制信号都在工作电压和擦写负电压之间切换。
进一步的改进是，所述第五控制信号和所述第六控制信号的逻辑正好反相。
进一步的改进是，所述第九控制信号在地和擦写正电压之间切换，所述第十控制信号在工作电压和擦写负电压之间切换，所述第十一控制信号在工作电压和擦写负电压之间切换。
进一步的改进是，所述EEPROM的一个存储单元选中时，该存储单元对应的所述字选择电路的所述第九控制信号接地，所述第十控制信号接工作电压，所述第十一控制信号接擦写负电压，所述字线电压为擦写负电压和擦写正电压之一。
进一步的改进是，所述EEPROM的一个存储单元未选中时，该存储单元对应的所述字选择电路的所述第九控制信号接擦写正电压，所述第十控制信号接擦写负电压，所述第十一控制信号接工作电压，所述字线电压为地。
进一步的改进是，所述擦写正电压用于在编程时加载在选中的存储单元门极并对该选中的存储单元进行编程操作，所述擦写正电压还用于在擦除时加载在与选中存储单元同列的未选中存储单元门极并阻止与选中存储单元同列的未选中存储单元进行擦除操作；所述擦写负电压用于在擦除时加载在选中存储单元门极并对选中存储单元进行擦除操作，所述擦写负电压还用于在编程时加载在与选中存储单元同列的未选中存储单元门极并阻止与选中存储单元同列的未选中存储单元进行编程操作。
进一步的改进是，所述EEPROM的存储单元为SONOS管。
本发明通过将高压行解码电路的总字线电压分两路输出，且是通过PMOS传输的擦写正电压和通过NMOS传输的擦写负电压，能够防止正高压对负高压输出端的栅氧化层的影响以及负高压对正高压输出端的栅氧化层的影响，所以能够使高压行解码电路节省两个用于隔离栅氧化层的MOS晶体管；同时，本发明高压行解码电路输出的两路总字线电压分别输入到各字选择电路中，同样能够为每个字选择电路节约两个用于隔离栅氧化层的MOS晶体管，所以本发明能简化电路，节约成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有EEPROM存储单元门极控制信号产生电路图；
图2是本发明实施例EEPROM存储单元门极控制信号产生电路图。
具体实施方式
如图2所示，是本发明实施例EEPROM存储单元门极控制信号产生电路图。本发明实施例EEPROM存储单元门极控制信号产生电路包括：
高压行解码电路1和多个字选择电路，如字选择电路1至字选择电路n分别用21至2n标记，其中2i标记字选择电路i，i表示1至n中的任一值。
所述高压行解码电路1包括由第一PMOS管P0和第二PMOS管P1组成的第一部分行解码电路和由第一NMOS管N0和第二NMOS管N1组成的第二部分行解码电路。
所述第一PMOS管P0的漏极连接所述第二PMOS管P1的漏极并输出第一总字线电压GWLS_P，所述第一PMOS管P0的栅极连接第一控制信号X2SP，所述第二PMOS管P1的栅极连接第二控制信号X2SPB，所述第一PMOS管P0的源极连接第三控制信号OE_SP，所述第二PMOS管P1的源极连接第四控制信号VDP；在所述第一控制信号X2SP、所述第二控制信号X2SPB、所述第三控制信号OE_SP和所述第四控制信号VDP的控制下使所述第一部分行解码电路输出的所述第一总字线电压GWLS_P为擦写正电压即VPOS和浮置之一。
所述第一NMOS管N0的漏极连接所述第二NMOS管N1的漏极并输出第二总字线电压GWLS_N，所述第一NMOS管N0的栅极连接第五控制信号X2SN，所述第二NMOS管N1的栅极连接第六控制信号X2SNB，所述第一NMOS管N0的源极连接第七控制信号OE_SN，所述第二NMOS管N1的源极连接第八控制信号VDN；在所述第五控制信号X2SN、所述第六控制信号X2SNB、所述第七控制信号OE_SN和所述第八控制信号VDN的控制下使所述第二部分行解码电路输出的所述第二总字线电压GWLS_N为擦写负电压即VNEG和浮置之一，且所述第一总字线电压GWLS_P为擦写正电压时所述第二总字线电压GWLS_N浮置、所述第二总字线电压GWLS_N为擦写负电压时所述第一总字线电压GWLS_P浮置。
EEPROM的每一个存储单元的字线都连接一个所述字选择电路，各所述字选择电路的结构相同，如以标记2i表示的字选择电路i为例说明如下，每一个所述字选择电路包括：第三PMOS管P4i，第三NMOS管N4i，第四NMOS管N6i和第五NMOS管N5i。
所述第三PMOS管P4i的漏极、所述第三NMOS管N4i的漏极和所述第四NMOS管N6i的漏极连接在一起并输出字线电压WLSi，所述字线电压WLSi输入到对应的所述存储单元的字线。
所述第三PMOS管P4i的源极连接所述第一总字线电压GWLS_P，所述第三NMOS管N4i的源极连接所述第二总字线电压GWLS_N，所述第四NMOS管N6i的源极连所述第五NMOS管N5i的漏极，所述第五NMOS管N5i的源极连接地VSS。
所述第三PMOS管P4i的栅极连接第九控制信号BSPBi，所述第三NMOS管N4i的栅极连接第十控制信号BSNi，所述第四NMOS管N6i的栅极连接工作电压VDD，所述第五NMOS管N5i的栅极连接第十一控制信号BDN；在所述第九控制信号BSPBi、所述第十控制信号BSNi和所述第十一控制信号BDN的控制下使所述字线电压WLSi输出擦写负电压、擦写正电压和地VSS之一。
较佳为，所述第一控制信号X2SP、所述第二控制信号X2SPB、所述第三控制信号OE_SP和所述第四控制信号VDP都在地VSS和擦写正电压之间切换。所述第一控制信号X2SP和所述第二控制信号X2SPB的正好反相。
所述第五控制信号X2SN、所述第六控制信号X2SNB、所述第七控制信号OE_SN和所述第八控制信号VDN都在工作电压VDD和擦写负电压之间切换。所述第五控制信号X2SN和所述第六控制信号X2SNB的正好反相。
所述第九控制信号BSPBi在地VSS和擦写正电压之间切换，所述第十控制信号BSNi在工作电压VDD和擦写负电压之间切换，所述第十一控制信号BDN在工作电压VDD和擦写负电压之间切换。
所述EEPROM的一个存储单元选中时，该存储单元对应的所述字选择电路的所述第九控制信号BSPBi接地VSS，所述第十控制信号BSNi接工作电压VDD，所述第十一控制信号BDN接擦写负电压，所述字线电压WLSi为擦写负电压和擦写正电压之一。
所述EEPROM的一个存储单元未选中时，该存储单元对应的所述字选择电路的所述第九控制信号BSPBi接擦写正电压，所述第十控制信号BSNi接擦写负电压，所述第十一控制信号BDN接工作电压VDD，所述字线电压WLSi为地VSS。
所述擦写正电压即VPOS用于在编程时加载在选中的存储单元门极并对该选中的存储单元进行编程操作，所述擦写正电压还用于在擦除时加载在与选中存储单元同列的未选中存储单元门极并阻止与选中存储单元同列的未选中存储单元进行擦写操作；所述擦写负电压即VNEG用于在擦除时加载在选中存储单元门极并对选中存储单元进行擦除操作，所述擦写负电压还用于在编程时加载在与选中存储单元同列的未选中存储单元门极并阻止与选中存储单元同列的未选中存储单元进行编程操作。所述擦写正电压大于工作电压VDD。
在一较佳实施例中，高压行解码电路1的各控制信号能够采用表二所示的值：
表二
在一较佳实施例中，各字选择电路的各控制信号能够采用表三所示的值：
表三
BSPB BSN BDN WLS
选中字所在列字选择电路 VSS VDD VNEG VPOS或VNEG
选中字不同列字选择电路 VPOS VNEG VDD VSS
本发明实施例中所述EEPROM的存储单元为SONOS管。
由图2可知，本发明通过将所述第一总字线电压GWLS_P和所述第二总字线电压GWLS_N分开连接，由于第一总字线电压GWLS_P是用于输出VPOS，故VPOS并不会对所述第一NMOS管N0、所述第二NMOS管N1和所述第三NMOS管N4i的栅氧化层造成影响；同样，由于第二总字线电压GWLS_N是用于输出VNEG，故VNEG并不会对所述第一PMOS管P0、所述第二PMOS管P1和所述第三PMOS管P4i的栅氧化层造成影响；所以和图1的现有电路相比，本发明实施例能够节约用于隔离栅氧化层的MOS晶体管，从而能简化电路，节约成本。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (10)

1.一种EEPROM存储单元门极控制信号产生电路，其特征在于，包括：
高压行解码电路和多个字选择电路；
所述高压行解码电路包括由第一PMOS管和第二PMOS管组成的第一部分行解码电路和由第一NMOS管和第二NMOS管组成的第二部分行解码电路；
所述第一PMOS管的漏极连接所述第二PMOS管的漏极并输出第一总字线电压，所述第一PMOS管的栅极连接第一控制信号，所述第二PMOS管的栅极连接第二控制信号，所述第一PMOS管的源极连接第三控制信号，所述第二PMOS管的源极连接第四控制信号；在所述第一控制信号、所述第二控制信号、所述第三控制信号和所述第四控制信号的控制下使所述第一部分行解码电路输出的所述第一总字线电压为擦写正电压和浮置之一；
所述第一NMOS管的漏极连接所述第二NMOS管的漏极并输出第二总字线电压，所述第一NMOS管的栅极连接第五控制信号，所述第二NMOS管的栅极连接第六控制信号，所述第一NMOS管的源极连接第七控制信号，所述第二NMOS管的源极连接第八控制信号；在所述第五控制信号、所述第六控制信号、所述第七控制信号和所述第八控制信号的控制下使所述第二部分行解码电路输出的所述第二总字线电压为擦写负电压和浮置之一，且所述第一总字线电压为擦写正电压时所述第二总字线电压浮置、所述第二总字线电压为擦写负电压时所述第一总字线电压浮置；
EEPROM的每一个存储单元的字线都连接一个所述字选择电路，各所述字选择电路的结构相同，每一个所述字选择电路包括：第三PMOS管，第三NMOS管，第四NMOS管和第五NMOS管；
所述第三PMOS管的漏极、所述第三NMOS管的漏极和所述第四NMOS管的漏极连接在一起并输出字线电压，所述字线电压输入到对应的所述存储单元的字线；
所述第三PMOS管的源极连接所述第一总字线电压，所述第三NMOS管的源极连接所述第二总字线电压，所述第四NMOS管的源极连所述第五NMOS管的漏极，所述第五NMOS管的源极连接地；
所述第三PMOS管的栅极连接第九控制信号，所述第三NMOS管的栅极连接第十控制信号，所述第四NMOS管的栅极连接工作电压，所述第五NMOS管的栅极连接第十一控制信号；在所述第九控制信号、所述第十控制信号和所述第十一控制信号的控制下使所述字线电压输出擦写负电压、擦写正电压和地之一。
2.如权利要求1所述EEPROM存储单元门极控制信号产生电路，其特征在于：所述第一控制信号、所述第二控制信号、所述第三控制信号和所述第四控制信号都在地和擦写正电压之间切换。
3.如权利要求2所述EEPROM存储单元门极控制信号产生电路，其特征在于：所述第一控制信号和所述第二控制信号的逻辑正好反相。
4.如权利要求1所述EEPROM存储单元门极控制信号产生电路，其特征在于：所述第五控制信号、所述第六控制信号、所述第七控制信号和所述第八控制信号都在工作电压和擦写负电压之间切换。
5.如权利要求4所述EEPROM存储单元门极控制信号产生电路，其特征在于：所述第五控制信号和所述第六控制信号的逻辑正好反相。
6.如权利要求1所述EEPROM存储单元门极控制信号产生电路，其特征在于：所述第九控制信号在地和擦写正电压之间切换，所述第十控制信号在工作电压和擦写负电压之间切换，所述第十一控制信号在工作电压和擦写负电压之间切换。
7.如权利要求6所述EEPROM存储单元门极控制信号产生电路，其特征在于：所述EEPROM的一个存储单元选中时，该存储单元对应的所述字选择电路的所述第九控制信号接地，所述第十控制信号接工作电压，所述第十一控制信号接擦写负电压，所述字线电压为擦写负电压和擦写正电压之一。
8.如权利要求6所述EEPROM存储单元门极控制信号产生电路，其特征在于：所述EEPROM的一个存储单元未选中时，该存储单元对应的所述字选择电路的所述第九控制信号接擦写正电压，所述第十控制信号接擦写负电压，所述第十一控制信号接工作电压，所述字线电压为地。
9.如权利要求1至8中任一权利要求所述EEPROM存储单元门极控制信号产生电路，其特征在于：所述擦写正电压用于在编程时加载在选中的存储单元门极并对该选中的存储单元进行编程操作，所述擦写正电压还用于在擦除时加载在与选中存储单元同列的未选中存储单元门极并阻止与选中存储单元同列的未选中存储单元进行擦除操作；所述擦写负电压用于在擦除时加载在选中存储单元门极并对选中存储单元进行擦除操作，所述擦写负电压还用于在编程时加载在与选中存储单元同列的未选中存储单元门极并阻止与选中存储单元同列的未选中存储单元进行编程操作。
10.如权利要求9所述EEPROM存储单元门极控制信号产生电路，其特征在于：所述EEPROM的存储单元为SONOS管。
CN201510315395.9A 2015-06-10 2015-06-10 Eeprom存储单元门极控制信号产生电路 Active CN104900266B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510315395.9A CN104900266B (zh) 2015-06-10 2015-06-10 Eeprom存储单元门极控制信号产生电路
US14/976,710 US9530505B1 (en) 2015-06-10 2015-12-21 EEPROM memory cell gate control signal generating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510315395.9A CN104900266B (zh) 2015-06-10 2015-06-10 Eeprom存储单元门极控制信号产生电路

Publications (2)

Publication Number Publication Date
CN104900266A CN104900266A (zh) 2015-09-09
CN104900266B true CN104900266B (zh) 2018-10-26

Family

ID=54032884

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510315395.9A Active CN104900266B (zh) 2015-06-10 2015-06-10 Eeprom存储单元门极控制信号产生电路

Country Status (2)

Country Link
US (1) US9530505B1 (zh)
CN (1) CN104900266B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9847133B2 (en) * 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
JP2023141465A (ja) * 2022-03-24 2023-10-05 キオクシア株式会社 半導体記憶装置
CN115357079B (zh) * 2022-08-26 2024-04-23 上海华虹宏力半导体制造有限公司 一种sonos栅端控制电压产生电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102298967A (zh) * 2010-06-23 2011-12-28 上海宏力半导体制造有限公司 双分离栅快闪存储器阵列的行译码电路及其驱动方法
CN103794248A (zh) * 2012-10-30 2014-05-14 飞思卡尔半导体公司 多栅极存储器的控制栅极字线驱动器电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0113252Y1 (ko) * 1991-12-24 1998-04-14 문정환 워드라인 전압 공급회로
JP5507288B2 (ja) * 2010-02-24 2014-05-28 ラピスセミコンダクタ株式会社 半導体記憶装置のデコーダ回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102298967A (zh) * 2010-06-23 2011-12-28 上海宏力半导体制造有限公司 双分离栅快闪存储器阵列的行译码电路及其驱动方法
CN103794248A (zh) * 2012-10-30 2014-05-14 飞思卡尔半导体公司 多栅极存储器的控制栅极字线驱动器电路

Also Published As

Publication number Publication date
US9530505B1 (en) 2016-12-27
CN104900266A (zh) 2015-09-09
US20160365148A1 (en) 2016-12-15

Similar Documents

Publication Publication Date Title
CN104380605B (zh) 电平移位电路、半导体器件
US7592849B2 (en) Level shifter for semiconductor memory device implemented with low-voltage transistors
TWI574353B (zh) 非揮發性記憶胞結構及其裝置
CN107017023A (zh) 存储阵列
JPS5891680A (ja) 半導体装置
CN107045893B (zh) 一种消除闪存编程干扰的电路
CN104900266B (zh) Eeprom存储单元门极控制信号产生电路
US20070014157A1 (en) Semiconductor device including memory cells and current limiter
TWI541807B (zh) 記憶體之位準移位器及解碼器
TWI612531B (zh) 將記憶體單元用作為源極線下拉電路之快閃記憶體系統
CN104464810B (zh) 存储器及其擦除、编程和读取方法
CN102768855A (zh) 存储器阵列及电子设备
US11152069B2 (en) Semiconductor storage device
CN105741873A (zh) 小面积电子擦写式可复写只读存储器阵列的操作方法
CN105355232B (zh) 静态随机存储器
CN104050999B (zh) 一种为浮栅存储器提供正负高压的字线驱动方法
CN106205701A (zh) 非易失性存储器设备和具有应力减小的相应操作方法
CN111508544B (zh) 一种受耐压限制的负高压到电源的切换电路
CN101266836A (zh) 或非快闪存储器的字线驱动器
CN101853700B (zh) 或非快闪存储器及其字线驱动器电路
CN104347114B (zh) 非易失性存储单元和存储器
CN104123963B (zh) 一种用低压晶体管实现的电平转换器
US7729155B2 (en) High speed, low power, low leakage read only memory
CN104700893B (zh) Nor型存储器电路及操作方法
CN104992726B (zh) 一种闪存电路及编程方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant