CN115357079B - 一种sonos栅端控制电压产生电路 - Google Patents
一种sonos栅端控制电压产生电路 Download PDFInfo
- Publication number
- CN115357079B CN115357079B CN202211032682.5A CN202211032682A CN115357079B CN 115357079 B CN115357079 B CN 115357079B CN 202211032682 A CN202211032682 A CN 202211032682A CN 115357079 B CN115357079 B CN 115357079B
- Authority
- CN
- China
- Prior art keywords
- vneg
- signal
- voltage
- electrode
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 102100035195 Plasminogen-like protein B Human genes 0.000 claims abstract description 18
- 208000035795 Hypocalcemic vitamin D-dependent rickets Diseases 0.000 claims abstract description 6
- 208000033584 type 1 vitamin D-dependent rickets Diseases 0.000 claims abstract description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000004088 simulation Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 235000008694 Humulus lupulus Nutrition 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Abstract
本发明提供一种SONOS栅端控制电压产生电路，包括：三个电阻、一PMOS晶体管和九个NMOS晶体管；P0的源极接地GND，漏极与N0的漏极相连接，栅极输入信号PRGB_CTRLU；R2、R1、R0串联连接在VREF与VNEG之间；N0的栅极连接在电阻R2和R1之间，接分压电压VNG，源极输出SONOS栅端控制电压VNEGU；N8与N2串联，N8的漏极与N0的源极相连接，栅极输入信号PRG_PGB_B；N1、N2、N3、N4、N5的源极与VNEG端相连接；N2、N4、N1组成镜像结构，三者共栅共源，N1的漏极连接N2的栅极；N7、N6和N4依次串联连接，N7的漏极与N0的源极相连接，栅极输入信号PRG_PGB；N6的漏极与栅极短接；N5的漏极与N0的源极相连接，栅极输入信号PRGB_HV；N1和N3的漏极经电流源接电源信号VDDI，栅极输入信号PEBCTRL。本发明能够有效减小VNEGU的电压跳变。
Description
技术领域
本发明涉及电子技术领域，具体涉及一种SONOS栅端控制电压产生电路。
背景技术
NVM(非易失性存储器)FLASH(闪存)在高压编程操作时，会对不操作行有一种擦除类型的干扰，这种干扰现象会影响FLASH的可靠性。
为提升FLASH的可靠性，在高压编程操作时，需要将非选中行单元的WLS(栅端)端电位，由VNEG(负高压)升高到VNEGU，该VNEGU是高于VNEG的负高压，以降低非选中单元(cell)栅端与漏端的电压差，从而减轻干扰。同时，VNEGU不能降太多，防止VNEG和VNEGU的压差，造成该非选中行单元的写干扰(program disturb)。
现有的VNEGU电压产生电路(即现有的SONOS栅端控制电压产生电路)，如图1所示，在非编程状态时，信号PE_PRG_PG_B＝VDDI，PMOS晶体管P0关闭，NMOS晶体管N3开启，VNEGU＝VNEG。在进入编程状态时，PE＝1，PUMP启动，但是VNEG电压未到-4.3V，也即，VNEG未建立好，PUMPGOOD＝0，PEBCTRL＝VNEG，PE_PRG_PG_B＝VDDI，VNEGU＝VNEG，直到-4.3V；PE＝1，VNEGU＝VNEG＝-4.3V，VNEG电压建立好，PUMPGOOD＝1，使得PE_PRG_PG_B＝VNEG，PMOS晶体管P0开启，NMOS晶体管N3关闭。VNEGU的电位由PMOS晶体管P0，NMOS晶体管N0，NMOS晶体管N2支路确定。NMOS晶体管N2的下拉电流由NMOS晶体管N1镜像而来。VNG电位从VNEG反馈控制的电阻支路中抽取而来，可以做调整，它决定了VNEGU的电压。如图3中第一栏所示的仿真结果图，VNEGU从-4.3V跳变到-3.0V，跳变幅度较大，而且VNEGU跟VNEG会有较大的耦合电容，可能触发一些未知的问题，如写干扰等。
发明内容
为了解决上述现有技术存在的问题，本发明提供一种SONOS栅端控制电压产生电路，用以解决非选中行单元编程操作时VNEGU电压跳变大的问题。
本发明提供一种SONOS栅端控制电压产生电路，包括：电阻R2、R1、R0，一PMOS晶体管P0以及NMOS晶体管N0、N1、N2、N3、N4、N5、N6、N7、N8；
P0的源极接地GND，漏极与N0的漏极相连接，栅极输入信号PRGB_CTRLU；
R2、R1、R0串联连接在基准电压VREF与负高压VNEG之间；N0的栅极连接在电阻R2和R1之间，N0的栅极输入分压电压VNG，N0的源极输出SONOS栅端控制电压VNEGU，该VNEGU是高于VNEG的负高压；
N8与N2串联，N8的漏极与N0的源极相连接，栅极输入信号PRG_PGB_B；
N1、N2、N3、N4、N5的源极与负高压VNEG端相连接；N2、N4、N1组成镜像结构，三者共栅共源，N1的漏极连接N2的栅极；
N7、N6和N4依次串联连接，N7的漏极与N0的源极相连接，栅极输入信号PRG_PGB；N6的漏极与栅极短接；
N5的漏极与N0的源极相连接，栅极输入信号PRGB_HV；N1和N3的漏极经电流源接电源信号VDDI，N3的栅极输入信号PEBCTRL。
优选地，所述信号PRGB_CTRLU为PUMPGOOD、PE、PROG三者的与非运算与所述负高压VNEG经过电平转换器的电压值；所述信号PEBCTRL为PE经过反相器的结果和所述负高压VNEG经过电平转换器的电压值；所述信号PRGB_HV为PE和PROG的与非运算与所述负高压VNEG经过电平转换器的电压值；所述信号PRG_PGB_B和信号PRG_PGB为PUMPGOOD经过反相器的结果、PE、PROG三者的与非运算与所述负高压VNEG经过电平转换器的电压值，其中，PUMPGOOD为表征VNEG建立好的信号，PE为电荷泵的使能信号，PROG为高压编程操作信号。
优选地，在进行编程操作但VNEG未建立好之前，PE＝1，PUMPGOOD＝0，PRGB_HV＝VNEG，PRGB_CTRLU＝VDDI，P0和N5不导通，PRG_PGB＝VDDI，PRG_PGB_B＝VNEG，N7导通，N8不导通，PEBCTRL＝VNEG，电流源电流I1镜像到N4支路，VNEGU由N4、N6和N7确定，所述VNEGU和所述VNEG间有压差。
优选地，在进行编程操作且VNEG电压建立好之后，PE＝1，PUMPGOOD＝1，PRG_PGB＝VNEG，PRG_PGB_B＝VDDI，PRGB_CTRLU＝VNEG，P0、N0、N8和N2支路开启，VNEGU由VNG电位控制。
优选地，在不进行编程操作时，PRGB_HV＝VDDI，PRGB_CTRLU＝VDDI，P0不导通，N5导通，VNEGU＝VNEG。
本发明的SONOS栅端控制电压产生电路，由于在VNEG建立好前，VNEGU和VNEG存在压差，在VNEG建立好后，决定VNEGU电压值的支路由N4、N6和N7支路，切换到P0、N0、N8和N2支路时，VNEGU的电压跳变就会较小。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1显示为一种现有的VNEGU电压产生电路的示意图；
图2显示为本发明实施例的SONOS栅端控制电压产生电路的示意图；
图3显示为图1所示电路与本发明实施例所示电路的仿真结果对比图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
除非上下文明确要求，否则整个申请文件中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
图2显示为本发明实施例的SONOS栅端控制电压产生电路的电路结构示意图。如图2所示，包括三个电阻、一PMOS晶体管和九个NMOS晶体管。其中，三个电阻记作R0、R1、R2，一PMOS晶体管记作P0，九个NMOS晶体管记作N0、N1、N2、N3、N4、N5、N6、N7、N8。
由电荷泵DHB输出端输出负高压VNEG电压信号(图中未示出)，电阻R0、R1、R2串联连接在基准电压VREF端与电荷泵DHB输出端之间，对基准电压VREF与负高压VNEG之间的电压进行分压。
运算放大器YF(图中未示出)的反向输入端接地，其正向输入端连接在电阻R0与R1串联节点DIV，其输出端与电荷泵DHB相连接。
PMOS晶体管P0的源极接地GND，漏极与NMOS晶体管N0的漏极相连接，栅极输入信号PRGB_CTRLU。
NMOS晶体管N0的栅极连接在电阻R2和R1之间，栅极输入分压电压VNG，N0的源极输出SONOS栅端控制电压VNEGU，该VNEGU是高于VNEG的负高压。
NMOS晶体管N8与NMOS晶体管N2串联，NMOS晶体管N8的漏极与NMOS晶体管N0的源极相连接，栅极输入信号PRG_PGB_B。
NMOS晶体管N1、N2、N3、N4、N5的源极与负高压VNEG端相连接。NMOS晶体管N2、N4、N1组成镜像结构，三者共栅共源，NMOS晶体管N1的漏极连接NMOS晶体管N2的栅极。
NMOS晶体管N7、N6和N4依次串联连接，NMOS晶体管N7的漏极与NMOS晶体管N0的源极相连接，栅极输入信号PRG_PGB。NMOS晶体管N6的漏极与栅极短接。
NMOS晶体管N5的漏极与NMOS晶体管N0的源极相连接，栅极输入信号PRGB_HV。NMOS晶体管N1和NMOS晶体管N3的漏极经电流源接电源信号VDDI，NMOS晶体管N3的栅极输入信号PEBCTRL。
本发明实施例中，信号PRGB_CTRLU为PUMPGOOD、PE、PROG三者的与非运算与所述负高压VNEG经过电平转换器的电压值，信号PEBCTRL为PE经过反相器的结果和所述负高压VNEG经过电平转换器的电压值，信号PRGB_HV为PE和PROG的与非运算与所述负高压VNEG经过电平转换器的电压值，信号PRG_PGB_B和信号PRG_PGB为PUMPGOOD经过反相器的结果、PE、PROG三者的与非运算与所述负高压VNEG经过电平转换器的电压值，其中，PUMPGOOD为表征VNEG建立好的信号，PE为电荷泵的使能信号，PROG为高压编程操作信号。
在进行编程操作但VNEG未建立好之前，PE＝1，PUMPGOOD＝0，PRGB_HV＝VNEG，PRGB_CTRLU＝VDDI，PMOS晶体管P0和NMOS晶体管N5不导通，PRG_PGB＝VDDI，PRG_PGB_B＝VNEG，NMOS晶体管N7导通，NMOS晶体管N8不导通，PEBCTRL＝VNEG，电流源电流I1镜像到NMOS晶体管N4支路，VNEGU由NMOS晶体管N4、N6和N7支路确定，在VNEGU和VNEG间有一个压差。如图3中第二栏所示，VNEGU和VNEG的电压曲线平行，保持一定的压差。
在进行编程操作且VNEG电压建立好之后，PE＝1，PUMPGOOD＝1，PRG_PGB＝VNEG，PRG_PGB_B＝VDDI，PRGB_CTRLU＝VNEG，PMOS晶体管P0、NMOS晶体管N0、N8和N2支路开启，VNEGU由VNG电位控制。
在不进行编程操作时，PRGB_HV＝VDDI，PRGB_CTRLU＝VDDI，PMOS晶体管P0不导通，NMOS晶体管N5导通，VNEGU＝VNEG。
本发明实施例的SONOS栅端控制电压产生电路，在现有的VNEGU电压产生电路的基础上增加由NMOS晶体管N4、N6和N7组成的支路，使得VNEGU和VNEG间存在一个压差，VNEGU是高于VNEG的负高压，在VNEG建立好后，决定VNEGU电压值的支路由N4、N6和N7支路，切换到P0、N0、N8和N2支路，减小了VNEGU的电压跳变。
图3显示为图1所示电路与本发明实施例所示电路的仿真结果对比图。如图3所示，自上而下，
第一栏为现有的VNEGU电压产生电路仿真结果，VNEG建立好之前，VNEGU＝VNEG；建立好后，VNEGU从-4.3V跳变到-3.2V，该跳变幅度较大。
第二栏为本发明实施例的仿真结果，VNEG建立好之前，VNEGU由N4、N6和N7支路确定，所述VNEGU和所述VNEG间有一个压差；建立好后，VNEGU从-3.4V跳变到-3.2V，该跳变幅度小。
从图3中可以看出，本发明可以有效减小VNEGU的电压跳变，有利于电路稳定。
本发明对现有的SONOS栅端控制电压产生电路进行改进，使得在VNEG建立好之前，VNEGU由N4、N6和N7确定，在VNEGU和VNEG间有一个压差，在VNEG建立好后，VNEGU不再是从-4.3V跳变到-3.2V，而是从-3.4V跳变到-3.2V，达到了减小VNEGU的电压跳变的目的。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (4)
1.一种SONOS栅端控制电压产生电路，其特征在于，包括：电阻R2、R1、R0，一PMOS晶体管P0以及NMOS晶体管N0、N1、N2、N3、N4、N5、N6、N7、N8；
P0的源极接地GND，漏极与N0的漏极相连接，栅极输入信号PRGB_CTRLU；
R2、R1、R0串联连接在基准电压VREF与负高压VNEG之间；N0的栅极连接在电阻R2和R1之间，N0的栅极输入分压电压VNG，N0的源极输出SONOS栅端控制电压VNEGU，该VNEGU是高于VNEG的负高压；
N8与N2串联，N8的漏极与N0的源极相连接，栅极输入信号PRG_PGB_B；
N1、N2、N3、N4、N5的源极与负高压VNEG端相连接；N2、N4、N1组成镜像结构，三者共栅共源，N1的漏极连接N2的栅极；
N7、N6和N4依次串联连接，N7的漏极与N0的源极相连接，栅极输入信号PRG_PGB；N6的漏极与栅极短接；
N5的漏极与N0的源极相连接，栅极输入信号PRGB_HV；N1和N3的漏极经电流源接电源信号VDDI，N3的栅极输入信号PEBCTRL；
其中，所述信号PRGB_CTRLU为PUMPGOOD、PE、PROG三者的与非运算与所述负高压VNEG经过电平转换器的电压值；所述信号PEBCTRL为PE经过反相器的结果和所述负高压VNEG经过电平转换器的电压值；所述信号PRGB_HV为PE和PROG的与非运算与所述负高压VNEG经过电平转换器的电压值；所述信号PRG_PGB_B和信号PRG_PGB为PUMPGOOD经过反相器的结果、PE、PROG三者的与非运算与所述负高压VNEG经过电平转换器的电压值，其中，PUMPGOOD为表征电荷泵输出电压VNEG建立好的信号，PE为电荷泵的使能信号，PROG为高压编程操作信号。
2.根据权利要求1所述的SONOS栅端控制电压产生电路，其特征在于，在进行编程操作但VNEG未建立好之前，PE=1，PUMPGOOD=0，PRGB_HV=VNEG，PRGB_CTRLU=VDDI，P0和N5不导通，PRG_PGB=VDDI，PRG_PGB_B=VNEG，N7导通，N8不导通，PEBCTRL=VNEG，电流源电流I1镜像到N4支路，VNEGU由N4、N6和N7确定，所述VNEGU和所述VNEG间有压差。
3.根据权利要求1所述的SONOS栅端控制电压产生电路，其特征在于，在进行编程操作且VNEG电压建立好之后，PE=1，PUMPGOOD=1， PRG_PGB=VNEG，PRG_PGB_B=VDDI，PRGB_CTRLU=VNEG，P0、N0、N8和N2支路开启，VNEGU由VNG电位控制。
4.根据权利要求1所述的SONOS栅端控制电压产生电路，其特征在于，在不进行编程操作时，PRGB_HV=VDDI，PRGB_CTRLU=VDDI，P0不导通，N5导通，VNEGU=VNEG。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211032682.5A CN115357079B (zh) | 2022-08-26 | 2022-08-26 | 一种sonos栅端控制电压产生电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211032682.5A CN115357079B (zh) | 2022-08-26 | 2022-08-26 | 一种sonos栅端控制电压产生电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115357079A CN115357079A (zh) | 2022-11-18 |
| CN115357079B true CN115357079B (zh) | 2024-04-23 |
Family
ID=84003824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211032682.5A Active CN115357079B (zh) | 2022-08-26 | 2022-08-26 | 一种sonos栅端控制电压产生电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115357079B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103123800A (zh) * | 2011-11-21 | 2013-05-29 | 上海华虹Nec电子有限公司 | 一种灵敏放大器 |
| CN104517652A (zh) * | 2014-09-30 | 2015-04-15 | 上海华虹宏力半导体制造有限公司 | 改善flash可靠性的方法 |
| CN109164863A (zh) * | 2018-08-28 | 2019-01-08 | 上海华虹宏力半导体制造有限公司 | Sonos栅端控制电压产生电路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012065235A (ja) * | 2010-09-17 | 2012-03-29 | Toshiba Corp | 電圧出力回路 |
| KR101764125B1 (ko) * | 2010-12-15 | 2017-08-02 | 삼성전자주식회사 | 음의 고전압 발생기 및 음의 고전압 발생기를 포함하는 비휘발성 메모리 장치 |
| US8599618B2 (en) * | 2011-12-02 | 2013-12-03 | Cypress Semiconductor Corp. | High voltage tolerant row driver |
| CN104900266B (zh) * | 2015-06-10 | 2018-10-26 | 上海华虹宏力半导体制造有限公司 | Eeprom存储单元门极控制信号产生电路 |
| US9595332B2 (en) * | 2015-06-15 | 2017-03-14 | Cypress Semiconductor Corporation | High speed, high voltage tolerant circuits in flash path |
| US10116301B2 (en) * | 2016-07-12 | 2018-10-30 | Infineon Technologies Americas Corp. | Cross-coupled, narrow pulse, high voltage level shifting circuit with voltage domain common mode rejection |
-
2022
- 2022-08-26 CN CN202211032682.5A patent/CN115357079B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103123800A (zh) * | 2011-11-21 | 2013-05-29 | 上海华虹Nec电子有限公司 | 一种灵敏放大器 |
| CN104517652A (zh) * | 2014-09-30 | 2015-04-15 | 上海华虹宏力半导体制造有限公司 | 改善flash可靠性的方法 |
| CN109164863A (zh) * | 2018-08-28 | 2019-01-08 | 上海华虹宏力半导体制造有限公司 | Sonos栅端控制电压产生电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115357079A (zh) | 2022-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100387001B1 (ko) | 불휘발성 반도체 기억 장치 | |
| US20110063915A1 (en) | Non-volatile semiconductor memory device | |
| JP3743453B2 (ja) | 不揮発性半導体記憶装置 | |
| KR100809072B1 (ko) | 고전압 발생 회로를 구비하는 반도체 장치 및 그 전압 발생방법 | |
| US7663960B2 (en) | Voltage supply circuit and semiconductor memory | |
| US9153335B2 (en) | Clamp voltage generator of a semiconductor memory apparatus | |
| US8902678B2 (en) | Voltage regulator | |
| US7394306B2 (en) | Regulator circuit | |
| KR100265390B1 (ko) | 자동 센싱시간 트래킹 회로를 구비한 플래쉬 메모리 셀의래치 회로 | |
| JPH0528777A (ja) | 不揮発性半導体記憶装置 | |
| US7439794B2 (en) | Power source circuit | |
| US8681567B2 (en) | Voltage regulator for biasing a NAND memory device | |
| US9589642B2 (en) | Level shifter and decoder for memory | |
| KR20180134829A (ko) | Ｎａｎｄ 메모리용 디코더 | |
| KR20040008517A (ko) | 클램프 회로 및 이를 이용한 부스팅 회로 | |
| KR100764740B1 (ko) | 플래시 메모리 장치 및 그것을 위한 고전압 발생회로 | |
| KR20130103440A (ko) | 승압 회로 | |
| CN109164863B (zh) | Sonos栅端控制电压产生电路 | |
| US7605633B2 (en) | Level shift circuit which improved the blake down voltage | |
| JP4757422B2 (ja) | フラッシュメモリのチップ全体に亘るワード線トラッキング | |
| CN115357079B (zh) | 一种sonos栅端控制电压产生电路 | |
| JPH0855486A (ja) | 不揮発性メモリセルの内容の差分評価の為の基準信号発生方法およびその発生回路 | |
| KR102160353B1 (ko) | 반도체 메모리 디바이스 | |
| JP2012234601A (ja) | 不揮発性半導体メモリ | |
| CN109427370B (zh) | 一种电荷泵稳压电路以及存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |