CN105741873A

CN105741873A - 小面积电子擦写式可复写只读存储器阵列的操作方法

Info

Publication number: CN105741873A
Application number: CN201410748915.0A
Authority: CN
Inventors: 林信章; 黄文谦; 范雅婷; 叶仰森; 吴政颖
Original assignee: Yield Microelectronics Corp
Current assignee: Yield Microelectronics Corp
Priority date: 2014-12-09
Filing date: 2014-12-09
Publication date: 2016-07-06
Anticipated expiration: 2034-12-09
Also published as: CN105741873B

Abstract

本发明公开了一种小面积电子擦写式可复写只读存储器阵列的操作方法，此小面积电子擦写式可复写只读存储器阵列包含多条字元线、字线、共源线与子存储阵列，此些位元线区分为多组位元线，字线包含第一字线，共源线包含第一共源线，每一子存储阵列包含与两组位元线、一字线与一共源线连接的一第一存储单元、第二存储单元、第三存储单元、第四存储单元，其中第一存储单元、第二存储单元对称配置，第三存储单元、第四存储单元对称配置，且第一存储单元、第二存储单元与第三存储单元、第四存储单元以第一共源线分别对称配置。本发明可一次选择所有操作存储单元，并利用特殊的偏压设定来实现大量存储单元的写入及擦写。

Description

小面积电子擦写式可复写只读存储器阵列的操作方法

技术领域

本发明涉及一种内存阵列，特别是涉及一种小面积电子擦写式可复写只读存储器阵列的操作方法。

背景技术

互补式金属氧化半导体(ComplementaryMetalOxideSemiconductor，CMOS)制程技术已成为特殊应用集成电路(applicationspecificintegratedcircuit，ASIC)的常用制造方法。在计算机信息产品发达的今天，闪存(Flash)与带电可擦写可编程只读存储器(ElectricallyErasableProgrammableReadOnlyMemory，EEPROM)由于皆具备有电性写入和擦写数据的非挥发性内存功能，且在电源关掉后数据不会消失，所以被广泛使用于电子产品上。

非挥发性内存为可编程的，其用以储存电荷以改变内存中晶体管的栅极电压，或不储存电荷以留下原内存中晶体管的栅极电压。擦写操作则是将储存在非挥发性内存中的电荷移除，使得非挥发性内存回到原内存中晶体管的栅极电压。对于目前的非挥发内存，其电路图与电路布局图分别如图1与图2所示，非挥发性内存是由许多存储单元所组成的一种内存，图中每一存储单元包含了一晶体管10与一电容结构12，每两个相邻的字节的存储单元之间会设有两条位元线，如此便会增加面积成本。而图3为每一存储单元的结构剖视图，由图可知，电容结构12设于晶体管10的一侧，由于这样的结构，同样会造成大面积，进而提高成本需求。

因此，本案申请人针对上述现有技术的缺失，特别研发一种小面积电子擦写式可复写只读存储器阵列，并进而提出基于此架构的低电流低电压的操作方法，可同时复写大量存储单元。

发明内容

本发明的主要目的在于提供一种小面积电子擦写式可复写只读存储器阵列的操作方法，于具有小面积且低成本的电子擦写式可复写只读存储器架构下，利用特殊的偏压方式，实现大量存储单元写入及擦写的功能。

为达上述目的，本发明提供一种小面积电子擦写式可复写只读存储器阵列的操作方法，应用于小面积电子擦写式可复写只读存储器阵列，此小面积电子擦写式可复写只读存储器阵列包含多条平行的位元线、字线与共源线，此些位元线区分为多组，其包含一第一组位元线与一第二组位元线，且字线与位元线互相垂直，并包含一第一字线，共源线与字线互相平行，并包含一第一共源线。另有多个子存储阵列，每一子存储阵列连接两组位元线、一字线与一共源线，每一子存储阵列包含一第一存储单元、第二存储单元、第三存储单元、第四存储单元。第一存储单元连接第一组位元线、第一共源线与第一字线，第二存储单元连接第二组位元线、第一共源线与第一字线，第一存储单元、第二存储单元互相对称配置，并位于第一共源线的同一侧。第三存储单元连接第一组位元线、第一共源线与第一字线，并以第一共源线为轴与第一存储单元对称配置。第四存储单元连接第二组位元线、第一共源线与第一字线，并以第一共源线为轴与第二存储单元对称配置，又第三存储单元、第四存储单元互相对称配置，且与第一存储单元、第二存储单元位于第一共源线的相异两侧。

其中，第一存储单元、第二存储单元、第三存储单元、第四存储单元皆包含N型场效晶体管，且第一存储单元、第二存储单元、第三存储单元、第四存储单元皆作为操作存储单元，则在选取所有操作存储单元进行操作时，于所有操作存储单元连接的P型基板或P型井区施加基底电压V_sub，且于所有操作存储单元连接的位元线、字线、共源线分别施加位元电压V_b、字电压V_w、共源电压V_s，来进行写入或擦写。其中，于写入时，使满足V_sub接地，V_s＝V_b＝0，且V_w为高压的条件；于擦写时，使满足V_sub接地，V_s、V_b为高压，且V_w为浮接的条件。

另外，当第一、第二、第三、第四存储单元中的场效晶体管为P型时，本发明也提供另一种小面积电子擦写式可复写只读存储器阵列的操作方法，在选取所有操作存储单元进行操作时，于所有操作存储单元连接的N型基板或N型井区施加基底电压V_sub，且于所有操作存储单元连接的位元线、字线、共源线分别施加位元电压V_b、字电压V_w、共源电压V_s，来进行写入或擦写。其中，于写入时，使满足V_sub为高压，V_w＝0，且V_s、V_b为高压的条件；于擦写时，使满足V_sub为高压，V_w为浮接，且V_s＝V_b＝0的条件。

下面通过具体实施例配合所附的图式详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。

附图说明

图1为现有技术中的非挥发性内存电路示意图；

图2为图1的电路布局示意图；

图3为现有技术中非挥发性内存中的存储单元结构剖视图；

图4为本发明第一实施例的电路示意图；

图5为本发明第一实施例的电路布局示意图；

图6为本发明第一实施例的子存储阵列的电路示意图；

图7为本发明中N型场效晶体管与电容的结构剖视图；

图8为本发明中P型场效晶体管与电容的结构剖视图；

图9为本发明第二实施例的电路示意图；

图10为本发明第二实施例的电路布局示意图；

图11为本发明第二实施例的子存储阵列的电路示意图。

附图标记说明：10-晶体管；12-电容结构；14-位元线；16-位元线；18-第一组位元线；19-第二组位元线；20-字线；22-第一字线；24-共源线；26-第一共源线；28-子存储阵列；30-第一存储单元；32-第二存储单元；34-第三存储单元；36-第四存储单元；38-场效晶体管；40-电容；42-场效晶体管；44-电容；46-场效晶体管；48-电容；50-场效晶体管；52-电容；54-栅极接点；56-漏极接点；58-N型场效晶体管；60-P型半导体基板；62-导电栅极；64-电容；66-P型场效晶体管；68-N型半导体基板；70-导电栅极；72-电容。

具体实施方式

以下请同时参阅图4及图5，以介绍第一实施例。本发明包含多条平行的位元线14，其区分为多组位元线16，此些组位元线16包含一第一组位元线18与一第二组位元线19，此第一组位元线18与第二组位元线19皆包含一位元线14。另有与位元线14互相垂直的多条平行的字线20，其包含一第一字线22。与字线20互相平行的有多条平行的共源线24，其包含一第一共源线26。上述位元线14、字线20与共源线24会连接多个子存储阵列28，即2x2位存储单元。每一子存储阵列28连接两组位元线16、两条字线20与一共源线24，且每一子存储阵列28位于相邻的两组位元线16之间。由于每一子存储阵列28与位元线16、两条字线20、共源线24的连接关系极为相近，以下就相同处陈述。

请参阅图5与图6，每一子存储阵列28包含一第一存储单元30、第二存储单元32、第三存储单元34、第四存储单元36，并位于第一组位元线18与第二组位元线19之间。第一存储单元30连接第一组位元线18中的位元线14、第一共源线26与第一字线22，第二存储单元32连接第二组位元线19中的位元线14、第一共源线26与第一字线22，第一存储单元30、第二存储单元32互相对称配置，并位于第一共源线26的同一侧。第三存储单元34连接第一组位元线18中的位元线14、第一共源线26与第一字线22，并以第一共源线26为轴，与第一存储单元30对称配置。第四存储单元36连接第二组位元线19中的位元线14、第一共源线26与第一字线22，并以第一共源线26为轴，与第二存储单元32对称配置，又第四存储单元36与第三存储单元34对称配置，且第一存储单元30、第二存储单元32与第三存储单元34、第四存储单元36分别位于第一共源线26的相异两侧。

由于第一存储单元30、第二存储单元32、第三存储单元34、第四存储单元36以对称方式配置，又皆连接第一字线22，因此可于第一字线22共享同一接点。此外，在相邻两个子存储阵列28中，两个第三存储单元34彼此相邻，且连接同一位元线14，以共享同一接点；两个第四存储单元36彼此相邻，亦且连接同一位元线14，以共享同一接点，利用此共享接点配置方式，便可缩小整体布局面积。

第一存储单元30更包含一场效晶体管38与一电容40，场效晶体管38具有一导电栅极，且场效晶体管38的漏极连接第一组位元线18中的位元线14，源极连接第一共源线26，第一字线22的偏压V_w经由与场效晶体管38的导电栅极相同的多晶硅形成的电容40耦合至场效晶体管38，场效晶体管38接收第一组位元线18中的位元线14与第一共源线26的偏压V_b、V_s，以对场效晶体管38的导电栅极进行写入数据或将场效晶体管38的导电栅极的数据进行擦写。

第二存储单元32更包含一场效晶体管42与一电容44，场效晶体管42具有一导电栅极，且场效晶体管42的漏极连接第二组位元线19中的位元线14，源极连接第一共源线26，第一字线22的偏压V_w经由与场效晶体管42的导电栅极相同的多晶硅形成的电容44耦合至场效晶体管42，电容44与电容40直接连接，以位于场效晶体管38与场效晶体管42之间。场效晶体管42接收第二组位元线19中的位元线14与第一共源线26的偏压V_b、V_s，以对场效晶体管42的导电栅极进行写入数据或将场效晶体管42的导电栅极的数据进行擦写。

第三存储单元34更包含一场效晶体管46与一电容48，场效晶体管46具有一导电栅极，且场效晶体管46的漏极连接第一组位元线18中的位元线14，源极连接第一共源线26，以与第一存储单元30共享同一接点，第一字线22的偏压V_w经由与场效晶体管46的导电栅极相同的多晶硅形成的电容48耦合至场效晶体管46，电容48与场效晶体管46以第一共源线26为轴，分别与电容40与场效晶体管38对称配置。场效晶体管46接收第一组位元线18中的位元线14与第一共源线26的偏压V_b、V_s，以对场效晶体管46的导电栅极进行写入数据或将场效晶体管46的导电栅极的数据进行擦写。

第四存储单元36更包含一场效晶体管50与一电容52，场效晶体管50具有一导电栅极，且场效晶体管50的漏极连接第二组位元线19中的位元线14，源极连接第一共源线26，以与第二存储单元32共享同一接点，第一字线22的偏压V_w经由与场效晶体管50的导电栅极相同的多晶硅形成的电容52耦合至场效晶体管50，电容52与场效晶体管50以第一共源线26为轴，分别与电容44与场效晶体管42对称配置，又电容52与电容48直接连接，以位于场效晶体管50与场效晶体管46之间。场效晶体管46接收第一组位元线18中的位元线14与第一共源线26的偏压V_b、V_s，以对场效晶体管46的导电栅极进行写入数据或将场效晶体管46的导电栅极的数据进行擦写。

由于电容40、44、48、52皆连接第一字线22，因此可于第一字线22共享同一栅极接点54。此外，在相邻两个子存储阵列28中，两个场效晶体管46彼此相邻，且连接同一位元线14，以共享同一漏极接点56；两个场效晶体管50彼此相邻，亦且连接同一位元线14，以共享同一漏极接点56，利用此共享接点配置方式，可缩小整体布局面积，进而大幅降低制造成本。

请再参阅图4，上述场效晶体管38、42、46、50可皆为位于P型基板或P型井区中的N型场效晶体管，亦或位于N型基板或N型井区中的P型场效晶体管，而本发明提供的操作方式根据N型或P型场效晶体管而有不同，以下先说明场效晶体管38、42、46、50为N型场效晶体管的操作方式。

上述的第一存储单元30、第二存储单元32、第三存储单元34、第四存储单元36皆作为一操作存储单元，本发明选取所有操作存储单元，以进行写入或擦写操作。第一实施例的操作方式如下，利用下面的操作方式，可于低电压、低电流的条件下同时复写大量存储单元。

于所有操作存储单元连接的P型基板或P型井区施加基底电压V_sub，且于所有操作存储单元连接的位元线14、字线20、共源线24分别施加位元电压V_b、字电压V_w、共源电压V_s，并满足下列条件：写入时，满足V_sub为接地，V_s＝V_b＝0，且V_w为高压(HV)；擦写时，满足V_sub为接地，V_s、V_b为高压，且V_w为浮接。

当场效晶体管38、42、46、50为P型场效晶体管时，根据上述存储单元与电压的定义，更于N型井区或N型基板施加基底电压V_sub，并于写入时，V_sub为高压(HV)，V_w＝0，且V_s、V_b为高压；擦写时，V_sub＝高压，V_w为浮接，且V_s＝V_b＝0。

由于对于同一子存储阵列28而言，同一位元线14连接两个存储单元，所以进行写入或擦写时，一次便对一字节的存储单元进行动作，而非单一存储单元。利用上述偏压方式，可在不外加隔绝晶体管的前提下，达到非挥发内存使用上字节写入(bytewrite)、擦写(byteerase)的功能。

以下介绍场效晶体管38、42、46、50及电容40、44、48、52的结构剖视图，并以N型场效晶体管为例。请参阅图7，N型场效晶体管58设于一作为半导体基板的P型半导体基板60中，并具有一导电栅极62，另有一电容64同时与N型场效晶体管58水平设于P型半导体基板60中，电容64为与导电栅极同一多晶硅的电容。当半导体基板为N型时，则可在基板中设一P型井区，再让N型场效晶体管58设于P型井区中。

同样地，当场效晶体管38、42、46、50及电容40、44、48、52的结构剖视图以P型场效晶体管为例时，如图8所示，P型场效晶体管66设于一作为半导体基板的N型半导体基板68中，并具有一导电栅极70，另有一电容72同时与P型场效晶体管66水平设于N型半导体基板68中，电容72为与导电栅极同一多晶硅的电容。当半导体基板为P型时，则可在基板中设一N型井区，再让P型场效晶体管66设于N型井区中。

以下提供第二实施例。请同时参阅图9、图10与图11，此第二实施例与第一实施例差别仅在于每一组位元线16包含两条位元线14，因此第一组位元线18亦包含两条位元线14，其分别连接同一子存储阵列28中的第一、第三存储单元30、34；第二组位元线19包含两条位元线14，其分别连接同一子存储阵列28中的第二存储单元32、第四存储单元36。此外，在相邻的两个子存储阵列28中，两个第三存储单元34彼此相邻且连接同一位元线14，以共享同一接点，两个第四存储单元36彼此相邻且连接同一位元线14，以共享同一接点。换言之，即两个第三存储单元34中的场效晶体管46彼此相邻且连接同一位元线14，以共享同一漏极接点56，两个第四存储单元36中的场效晶体管50彼此相邻且连接同一位元线14，以共享同一漏极接点56，如此便可缩小整体布局面积。

请再参阅图9，场效晶体管38、42、46、50可皆为位于P型基板或P型井区中的N型场效晶体管，亦或位于N型基板或N型井区中的P型场效晶体管，而第二实施例的操作方式根据N型或P型场效晶体管而有不同，以下先说明场效晶体管38、42、46、50为N型场效晶体管的操作方式。

上述的第一存储单元30、第二存储单元32、第三存储单元34、第四存储单元36皆作为一操作存储单元，本发明选取所有操作存储单元，以进行写入或擦写操作。第二实施例的操作方式如下，利用下面的操作方式，可于低电压、低电流的条件下同时复写大量存储单元。

于所有操作存储单元连接的P型基板或P型井区施加基底电压V_sub，并于所有操作存储单元连接的位元线14、字线20、共源线26分别施加位元电压V_b、字电压V_w、共源电压V_s，并满足下列条件：写入时，满足V_sub接地，V_s＝V_b＝0，且V_w为高压(HV)；擦写时，满足V_sub接地，V_s、V_b为高压，且V_w为浮接。

当场效晶体管38、42、46、50为P型场效晶体管时，根据上述存储单元与电压的定义，更于N型井区或N型基板施加基底电压V_sub，并于写入时，V_sub为高压(HV)，V_w＝0，且V_s、V_b为高压；擦写时，V_sub为高压，V_w为浮接，且V_s＝V_b＝0。

利用上述偏压方式，可在不外加隔绝晶体管的前提下，同样可达到非挥发内存使用上字节写入、擦写的功能。

当存储单元在作写入的操作时，其电压由约2.5伏特或3.3伏特经由升压(chargepump)加到一稳定高压而来，但因漏极与源极间压差，会造成漏极与源极间电流产生，而使高压产生变动；当电流愈大，高压产生的变动愈大，其所需chargepump愈强，在布局上的面积也愈大，通常闪存的架构在作编程时，其所加偏压为：栅极电容与漏极加高压，源极接地，其漏极与源极间电流约为500u安培/位。而本发明在同时选取所有存储单元进行写入操作时，于栅极电容加高压；进行擦写操作时，则在源极及漏极两端加高压，这两端的电压分别由约5伏特和3.3伏特加到约9伏特和7伏特，其远低于晶体管的耐受压。本发明提供的操作方法在所加偏压条件下，可以一次擦写所有存储单元，也可以一起进行所有存储单元的编程，而没有负载，导致可以降低chargepump，使效率提高。

至于第二实施例的场效晶体管38、42、46、50及电容40、44、48、52的结构剖视图，与第一实施例相同，因此不再赘述。

综上所述，本发明于具有小面积与低成本的电子擦写式可复写只读存储器架构下，利用所加偏压，可以将全部的存储单元一起擦写或写入，而达到大量复写的功能。

以上所述仅为本发明一较佳实施例而已，并非用来限定本发明实施的范围，故举凡依本发明的权利要求范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的保护范围内。

Claims

1.一种小面积电子擦写式可复写只读存储器阵列的操作方法，该小面积电子擦写式可复写只读存储器阵列包含：多条平行的、区分为多组的位元线，该些位元线包含一第一组位元线与一第二组位元线；多条平行的字线，与该些位元线互相垂直，并包含一第一字线；多条平行的共源线，与该些字线互相平行，并包含一第一共源线；及多个子存储阵列，每一该子存储阵列连接两组该位元线、一该字线与一该共源线，每一该子存储阵列包含：一第一存储单元，连接该第一组位元线、该第一共源线与该第一字线；以及一第二存储单元，连接该第二组位元线、该第一共源线与该第一字线，该第一存储单元、第二存储单元互相对称配置，并位于该第一共源线的同一侧；一第三存储单元，连接该第一组位元线、该第一共源线与该第一字线，并以该第一共源线为轴与该第一存储单元对称配置；及一第四存储单元，连接该第二组位元线、该第一共源线与该第一字线，并以该第一共源线为轴与该第二存储单元对称配置，又该第三存储单元、第四存储单元互相对称配置，且与该第一存储单元、第二存储单元位于该第一共源线的相异两侧，其中，该第一存储单元、第二存储单元、第三存储单元、第四存储单元皆包含位于P型基板或P型井区中的N型场效晶体管，且该第一存储单元、第二存储单元、第三存储单元、第四存储单元皆作为一操作存储单元，则在选取所有该操作存储单元进行操作时，该操作方法的特征在于：

于所有该操作存储单元连接的该P型基板或该P型井区施加一基底电压V_sub，且于所有该操作存储单元连接的该位元线、该字线、该共源线分别施加一位元电压V_b、一字电压V_w、一共源电压V_s，并满足下列条件：

写入时，满足V_sub接地；

V_s＝V_b＝0；及

V_w为高压；及

擦写时，满足V_sub接地；

V_s、V_b为高压；及

V_w浮接。

2.如权利要求1所述的小面积电子擦写式可复写只读存储器阵列的操作方法，其中每一该子存储阵列位于相邻的两组该位元线之间。

3.如权利要求1所述的小面积电子擦写式可复写只读存储器阵列的操作方法，其中该第一存储单元、第二存储单元、第三存储单元、第四存储单元皆连接该第一字线，以共享同一接点。

4.如权利要求1所述的小面积电子擦写式可复写只读存储器阵列的操作方法，其中该第一组位元线包含一该位元线，其连接该第一存储单元、第三存储单元，且该第二组位元线亦包含一该位元线，其连接该第二存储单元、第四存储单元。

5.如权利要求1所述的小面积电子擦写式可复写只读存储器阵列的操作方法，其中该第一组位元线包含两条该位元线，其分别连接该第一存储单元、第三存储单元，且该第二组位元线亦包含两条该位元线，其分别连接该第二存储单元、第四存储单元。

6.如权利要求4或5所述的小面积电子擦写式可复写只读存储器阵列的操作方法，其中相邻两个该子存储阵列中，该两个第三存储单元彼此相邻且连接同一该位元线，以共享同一接点，该两个第四存储单元彼此相邻且连接同一该位元线，以共享同一接点。

7.如权利要求1所述的小面积电子擦写式可复写只读存储器阵列的操作方法，其中该第一存储单元中的该N型场效晶体管具有一漏极、一源极及一导电栅极，且该漏极连接该第一组位元线，该源极连接该第一共源线，又该第一字线的偏压经由与该N型场效晶体管的该导电栅极相同的多晶硅形成的一电容耦合至该N型场效晶体管，该N型场效晶体管接收该第一组位元线与该第一共源线的偏压，对该导电栅极进行写入数据或将该导电栅极的数据进行擦写。

8.如权利要求1所述的小面积电子擦写式可复写只读存储器阵列的操作方法，其中该第二存储单元中的该N型场效晶体管具有一漏极、一源极及一导电栅极，且该漏极连接该第二组位元线，该源极连接该第一共源线，又该第一字线的偏压经由与该N型场效晶体管的该导电栅极相同的多晶硅形成的一电容耦合至该N型场效晶体管，该N型场效晶体管接收该第二组位元线与该第一共源线的偏压，对该导电栅极进行写入数据或将该导电栅极的数据进行擦写。

9.如权利要求1所述的小面积电子擦写式可复写只读存储器阵列的操作方法，其中该第三存储单元中的该N型场效晶体管具有一漏极、一源极及一导电栅极，且该漏极连接该第一组位元线，该源极连接该第一共源线，又该第一字线的偏压经由与该N型场效晶体管的该导电栅极相同的多晶硅形成的一电容耦合至该N型场效晶体管，该N型场效晶体管接收该第一组位元线与该第一共源线的偏压，对该导电栅极进行写入数据或将该导电栅极的数据进行擦写。

10.如权利要求1所述的小面积电子擦写式可复写只读存储器阵列的操作方法，其中该第四存储单元中的该N型场效晶体管具有一漏极、一源极及一导电栅极，且该漏极连接该第二组位元线，该源极连接该第一共源线，又该第一字线的偏压经由与该N型场效晶体管的该导电栅极相同的多晶硅形成的一电容耦合至该N型场效晶体管，该N型场效晶体管接收该第二组位元线与该第一共源线的偏压，对该导电栅极进行写入数据或将该导电栅极的数据进行擦写。

11.如权利要求7、8、9、10中任一所述的小面积电子擦写式可复写只读存储器阵列的操作方法，其中该N型场效晶体管与该电容水平设于一半导体基板中。

12.一种小面积电子擦写式可复写只读存储器阵列的操作方法，该小面积电子擦写式可复写只读存储器阵列包含：多条平行的、区分为多组的位元线，该些位元线包含一第一组位元线与一第二组位元线；多条平行的字线，与该些位元线互相垂直，并包含一第一字线；多条平行的共源线，与该些字线互相平行，并包含一第一共源线；及多个子存储阵列，每一该子存储阵列连接两组该位元线、一该字线与一该共源线，每一该子存储阵列包含：一第一存储单元，连接该第一组位元线、该第一共源线与该第一字线；以及一第二存储单元，连接该第二组位元线、该第一共源线与该第一字线，该第一存储单元、第二存储单元互相对称配置，并位于该第一共源线的同一侧；一第三存储单元，连接该第一组位元线、该第一共源线与该第一字线，并以该第一共源线为轴与该第一存储单元对称配置；及一第四存储单元，连接该第二组位元线、该第一共源线与该第一字线，并以该第一共源线为轴与该第二存储单元对称配置，又该第三存储单元、第四存储单元互相对称配置，且与该第一存储单元、第二存储单元位于该第一共源线的相异两侧，其中，该第一存储单元、第二存储单元、第三存储单元、第四存储单元皆包含位于N型基板或N型井区中的P型场效晶体管，且该第一存储单元、第二存储单元、第三存储单元、第四存储单元皆作为一操作存储单元，则在选取所有该操作存储单元进行操作时，该操作方法的特征在于：

于所有该操作存储单元连接的该N型基板或该N型井区施加一基底电压V_sub，且于所有该操作存储单元连接的该位元线、该字线、该共源线分别施加一位元电压V_b、一字电压V_w、一共源电压V_s，并满足下列条件：

写入时，满足V_sub为高压；

V_s、V_b为高压；及

V_w＝0；及

擦写时，满足V_sub为高压；

V_s＝V_b＝0；及

V_w为浮接。

13.如权利要求12所述的小面积电子擦写式可复写只读存储器阵列的操作方法，其中每一该子存储阵列位于相邻的两组该位元线之间。

14.如权利要求12所述的小面积电子擦写式可复写只读存储器阵列的操作方法，其中该第一存储单元、第二存储单元、第三存储单元、第四存储单元皆连接该第一字线，以共享同一接点。

15.如权利要求12所述的小面积电子擦写式可复写只读存储器阵列的操作方法，其中该第一组位元线包含一该位元线，其连接该第一存储单元、第三存储单元，且该第二组位元线亦包含一该位元线，其连接该第二存储单元、第四存储单元。

16.如权利要求12所述的小面积电子擦写式可复写只读存储器阵列的操作方法，其中该第一组位元线包含两条该位元线，其分别连接该第一存储单元、第三存储单元，且该第二组位元线亦包含两条该位元线，其分别连接该第二存储单元、第四存储单元。

17.如权利要求15或16所述的小面积电子擦写式可复写只读存储器阵列的操作方法，其中相邻的两个该子存储阵列中，该两个第三存储单元彼此相邻且连接同一该位元线，以共享同一接点，该两个第四存储单元彼此相邻且连接同一该位元线，以共享同一接点。

18.如权利要求12所述的小面积电子擦写式可复写只读存储器阵列的操作方法，其中该第一存储单元中的该P型场效晶体管具有一漏极、一源极及一导电栅极，且该漏极连接该第一组位元线，该源极连接该第一共源线，又该第一字线的偏压经由与该P型场效晶体管的该导电栅极相同的多晶硅形成的一电容耦合至该P型场效晶体管，该P型场效晶体管接收该第一组位元线与该第一共源线的偏压，对该导电栅极进行写入数据或将该导电栅极的数据进行擦写。

19.如权利要求12所述的小面积电子擦写式可复写只读存储器阵列的操作方法，其中该第二存储单元中的该P型场效晶体管具有一漏极、一源极及一导电栅极，且该漏极连接该第二组位元线，该源极连接该第一共源线，又该第一字线的偏压经由与该P型场效晶体管的该导电栅极相同的多晶硅形成的一电容耦合至该P型场效晶体管，该P型场效晶体管接收该第二组位元线与该第一共源线的偏压，对该导电栅极进行写入数据或将该导电栅极的数据进行擦写。

20.如权利要求12所述的小面积电子擦写式可复写只读存储器阵列的操作方法，其中该第三存储单元中的该P型场效晶体管具有一漏极、一源极及一导电栅极，且该漏极连接该第一组位元线，该源极连接该第一共源线，又该第一字线的偏压经由与该P型场效晶体管的该导电栅极相同的多晶硅形成的一电容耦合至该P型场效晶体管，该P型场效晶体管接收该第一组位元线与该第一共源线的偏压，对该导电栅极进行写入数据或将该导电栅极的数据进行擦写。

21.如权利要求12所述的小面积电子擦写式可复写只读存储器阵列的操作方法，其中该第四存储单元中的该P型场效晶体管具有一漏极、一源极及一导电栅极，且该漏极连接该第二组位元线，该源极连接该第一共源线，又该第一字线的偏压经由与该P型场效晶体管的该导电栅极相同的多晶硅形成的一电容耦合至该P型场效晶体管，该P型场效晶体管接收该第二组位元线与该第一共源线的偏压，对该导电栅极进行写入数据或将该导电栅极的数据进行擦写。

22.如权利要求18、19、20、21中任一所述的小面积电子擦写式可复写只读存储器阵列的操作方法，其中该P型场效晶体管与该电容水平设于一半导体基板中。