TWI707344B - 單閘極多次寫入非揮發性記憶體陣列及其操作方法 - Google Patents

單閘極多次寫入非揮發性記憶體陣列及其操作方法 Download PDF

Info

Publication number
TWI707344B
TWI707344B TW108136332A TW108136332A TWI707344B TW I707344 B TWI707344 B TW I707344B TW 108136332 A TW108136332 A TW 108136332A TW 108136332 A TW108136332 A TW 108136332A TW I707344 B TWI707344 B TW I707344B
Authority
TW
Taiwan
Prior art keywords
common source
memory cell
voltage
drain
bit
Prior art date
Application number
TW108136332A
Other languages
English (en)
Other versions
TW202115729A (zh
Inventor
吳政穎
駱瑋彤
黃文謙
Original Assignee
億而得微電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 億而得微電子股份有限公司 filed Critical 億而得微電子股份有限公司
Priority to TW108136332A priority Critical patent/TWI707344B/zh
Priority to US16/708,888 priority patent/US20210104279A1/en
Application granted granted Critical
Publication of TWI707344B publication Critical patent/TWI707344B/zh
Publication of TW202115729A publication Critical patent/TW202115729A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

一種單閘極多次寫入非揮發性記憶體陣列及其操作方法，此單閘極多次寫入非揮發性記憶體陣列包含複數位元線、複數組共源線與複數子記憶體陣列，於每一子記憶體陣列中，第一記憶晶胞連接第一位元線與第一組共源線的一共源線，第二記憶晶胞連接第一位元線與第一組共源線的另一共源線，第一、第二記憶晶胞互相對稱配置，並位於第一位元線之同一側。藉由本發明對應元件提出之操作條件，可以使用最少的控制電壓種類及最少的元件，能夠大幅縮短控制線路的長度，達到縮小整體面積的效果，而減少生產成本。

Description

單閘極多次寫入非揮發性記憶體陣列及其操作方法
本發明係有關一種記憶體陣列，特別是關於一種單閘極多次寫入非揮發性記憶體陣列及其操作方法。
按，互補式金屬氧化半導體（Complementary Metal Oxide Semiconductor，CMOS）製程技術已成為特殊應用積體電路（application specific integrated circuit，ASIC）之常用製造方法。在電腦資訊產品發達的今天，快閃記憶體（Flash）與電子式可清除程式化唯讀記憶體（Electrically Erasable Programmable Read Only Memory，EEPROM）由於皆具備有電性編寫和抹除資料之非揮發性記憶體功能，且在電源關掉後資料不會消失，所以被廣泛使用於電子產品上。
非揮發性記憶體為可程式化的，其係用以儲存電荷以改變記憶體之電晶體的閘極電壓，或不儲存電荷以留下原記憶體之電晶體的閘極電壓。抹除操作則是將儲存在非揮發性記憶體中之電荷移除，使得非揮發性記憶體回到原記憶體之電晶體之閘極電壓。對於目前之快閃記憶體架構而言，雖然面積較小，成本較低，但只支援大區塊的抹寫，無法只對特定的一位元記憶晶胞進行抹寫，在使用上較不方便；另外，對於電子式可清除程式化唯讀記憶體之架構而言，具有位元組寫入（byte write）的功能，相對快閃記憶體而言使用較方便，然而，其習知結構中的控制電壓種類多、記憶元件多，造成面積較快閃記憶體大，且在進行位元抹除時，往往需要將未選到的位置以電晶體加以隔離，進而提高成本需求。
有鑑於此，本發明遂針對上述先前技術之缺失，特別提出一種單閘極多次寫入非揮發性記憶體陣列，並進而提出基於此架構之操作方法，可同時進行位元組寫入、抹除及讀取。
因此，為達上述目的，本發明提供一種單閘極多次寫入非揮發性記憶體陣列，包含複數條平行之位元線，其包含一第一位元線，位元線與複數條平行之共源線互相垂直，且共源線區分為複數組共源線，此些組共源線包含第一組共源線，第一組共源線包含第一共源線和第二共源線。另有複數子記憶體陣列，每一子記憶體陣列連接一位元線與一組共源線，每一子記憶體陣列包含一第一、第二記憶晶胞，第一記憶晶胞連接第一位元線與第一共源線，第二記憶晶胞連接第一位元線與第二共源線，第一、第二記憶晶胞互相對稱配置，並位於第一位元線之同一側。
第一、第二記憶晶胞皆作為一操作記憶晶胞，在選取操作記憶晶胞其中之一作為選取記憶晶胞，以進行操作時，與選取記憶晶胞連接同一位元線之操作記憶晶胞，且未與選取記憶晶胞連接同一共源線之操作記憶晶胞，作為複數同位元記憶晶胞，與選取記憶晶胞連接同一位元線之操作記憶晶胞，作為複數同字記憶晶胞，其餘操作記憶晶胞則作為複數未選取記憶晶胞。
第一、第二記憶晶胞可皆具位於P型井區或P型基板中之N型場效電晶體，亦可皆具位於N型井區或N型基板中之P型場效電晶體。
當記憶晶胞具N型場效電晶體，且欲操作時，則於選取記憶晶胞連接之P型井區或P型基板施加基底電壓V subp，並於選取記憶晶胞連接之位元線、共源線分別施加第一位元電壓V b1、第一共源電壓V s1，於每一同位元記憶晶胞連接之共源線分別施加第二共源電壓V s2，於每一同字記憶晶胞連接之位元線、共源線分別施加第二位元電壓V b2、第一共源電壓V s1，於每一未選取記憶晶胞連接之位元線、共源線分別施加第二位元電壓V b2、第二共源電壓V s2。
對選取記憶晶胞進行抹除時，滿足V subp為接地（0），V b1為接地（0），V s1為高壓（HV）；對選取記憶晶胞進行寫入時，滿足V subp為接地（0），V b1為中壓（MV）～6V，V s1為接地（0）；對選取記憶晶胞進行讀取時，滿足V subp為接地（0），V b1為低壓（LV）～2V，V s1為接地（0）；對未選取記憶晶胞進行抹除時，滿足V subp為接地（0），V b2為接地（0），V s2為低壓（LV）～2V；對未選取記憶晶胞進行寫入時，滿足V subp為接地（0），V b2為接地（0），V s2為低壓（LV）～2V；及對未選取記憶晶胞進行讀取時，滿足V subp為接地（0），V b2為接地（0），V s2為低壓（LV）～2V。
當記憶晶胞具P型場效電晶體時，於選取記憶晶胞連接之N型井區或N 型基板施加基底電壓V subn，並滿足下列條件：對選取記憶晶胞進行抹除時，滿足V subn為高壓（HV），V b1為高壓（HV），V s1為接地（0）；對選取記憶晶胞進行寫入時，滿足V subn為高壓（HV），V b1為接地（0），V s1為中壓（MV）～6V；對選取記憶晶胞進行讀取時，滿足V subn為高壓（HV），V b1為接地（0），V s1為低壓（LV）～2V；對未選取記憶晶胞進行抹除時，滿足V subn為高壓（HV），V b2為低壓（LV）～2V，V s2為低壓（LV）或接地（0）；對未選取記憶晶胞進行寫入時，滿足V subn為高壓（HV），V b2為低壓（LV）～2V，V s2為低壓（LV）或接地（0）；及對未選取記憶晶胞進行讀取時，滿足V subn為高壓（HV），V b2為低壓（LV）～2V，V s2為低壓（LV）或接地（0）。
進一步而言，第一、第二記憶晶胞皆包括場效電晶體和電容；其中，場效電晶體與電容設置於半導體基底，場效電晶體是由第一導電閘極堆疊在第一介電層表面，第一介電層位於半導體基底上，且有二高度導電之離子摻雜區位於第一導電閘極與第一介電層二側的半導體基底內來形成源極及汲極，且源極和汲極具有不同寬度；電容是利用汲極的邊緣控制浮動閘極，且汲極與浮動閘極中間包含有輕摻雜區，輕摻雜區與離子摻雜區具有同型之離子，並形成第一、第二記憶晶胞之單浮接閘極。
由於第一、第二記憶晶胞中的源極和汲極設計成不同寬度，以利用汲極的邊緣來控制浮動閘極，於操作時可以最少的控制電壓種類及最少的元件，達到縮小整體面積的效果。相較於一般可寫入單閘極之非揮發性記憶體因為控制複雜造成成本提高，本發明因為操作簡單，元件較少，大幅減少控制線路，從而可降低非揮發性記憶體陣列的成本。
底下藉由具體實施例配合所附的圖式詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
以下請同時參閱第1圖，以介紹本發明之實施例。本實施例之單閘極多次寫入非揮發性記憶體陣列包含複數條平行之位元線10，此些位元線10包含第一位元線11、第二位元線12、第三位元線13、第四位元線14。另有與位元線10互相垂直的複數條平行之共源線20，其區分為複數組共源線20，包含有第一組共源線21和第二組共源線22，第一組共源線21包含第一共源線23和第二共源線24，第二組共源線22包含第三共源線25和第四共源線26。上述位元線10與共源線20會連接複數子記憶體陣列30，即2x1位元記憶晶胞。每一子記憶體陣列30連接一位元線10與一組共源線20。由於每一子記憶體陣列30與位元線10、共源線20的連接關係極為相近，以下就相同處陳述之。
請同時參閱第2圖，每一子記憶體陣列30包含第一記憶晶胞32和第二記憶晶胞34，第一記憶晶胞32連接第一位元線11、第一組共源線21之第一共源線23，第二記憶晶胞34連接第一位元線11、第一組共源線21之第二共源線24，第一、第二記憶晶胞32、34互相對稱配置，並位於第一位元線11之同一側。
第一記憶晶胞32更包含一場效電晶體36與一電容38，場效電晶體36之汲極連接第一組共源線21之第一共源線23，源極連接第一位元線11，其汲極邊緣連接一浮動閘極，電容38之一端連接浮動閘極，另一端連接第一位元線11，以接收第一位元線11之偏壓，場效電晶體36接收第一位元線11與第一共源線23之偏壓來對於浮動閘極的資料進行寫入、抹除或讀取。
第二記憶晶胞34更包含一場效電晶體40與一電容42，場效電晶體40之汲極連接第一組共源線21之第二共源線24，源極連接第一位元線11，其汲極邊緣連接一浮動閘極，電容38之一端連接浮動閘極，另一端連接第一位元線11，以接收第一位元線11之偏壓，場效電晶體40接收第一位元線11與第二共源線24之偏壓來對於浮動閘極的資料進行寫入、抹除或讀取。
上述場效電晶體36、40可皆為位於P型基板或P型井區中之N型場效電晶體，亦或位於N型基板或N型井區中之P型場效電晶體，而本發明之操作方式因應N型或P型場效電晶體而有不同，以下先說明場效電晶體36、40為N型場效電晶體的操作方式。為了清楚說明此操作方式，需對每一個記憶晶胞之名稱作明確的定義。
上述第一、第二記憶晶胞32、34皆作為一操作記憶晶胞，且可選取此些操作記憶晶胞其中之一作為選取記憶晶胞，以進行操作。與選取記憶晶胞連接同一位元線10，且未與選取記憶晶胞連接同一共源線20之操作記憶晶胞，為複數同位元記憶晶胞；與選取記憶晶胞連接同一位元線10之操作記憶晶胞，作為複數同字記憶晶胞；另其餘操作記憶晶胞則作為複數未選取記憶晶胞。
本實施例的操作方式如下，利用下面的操作方式，可使其他未選取之記憶晶胞不受影響，以操作特定單一記憶晶胞。
於選取記憶晶胞連接之P型基板或P型井區施加基底電壓V subp，並於此選取記憶晶胞連接之位元線10、共源線20分別施加第一位元電壓V b1、第一共源電壓V s1，於每一同位元記憶晶胞連接之共源線20分別施加第二共源電壓V s2，於每一同字記憶晶胞連接之位元線10、共源線20分別施加第二位元電壓V b2、第一共源電壓V s1，於每一未選取記憶晶胞連接之位元線10、共源線20分別施加第二位元電壓V b2、第二共源電壓V S2，並滿足下列條件： 對選取記憶晶胞進行抹除時，滿足V subp為接地（0），V b1為接地（0），V s1為高壓（HV）。 對選取記憶晶胞進行寫入時，滿足V subp為接地（0），V b1為中壓（MV）～6V，V s1為接地（0）。 對選取記憶晶胞進行讀取時，滿足V subp為接地（0），V b1為低壓（LV）～2V，V s1為接地（0）。 對未選取記憶晶胞進行抹除時，滿足V subp為接地（0），V b2為接地（0），V s2為低壓（LV）～2V。 對未選取記憶晶胞進行寫入時，滿足V subp為接地（0），V b2為接地（0），V s2為低壓（LV）～2V。 對未選取記憶晶胞進行讀取時，滿足V subp為接地（0），V b2為接地（0），V s2為低壓（LV）～2V。
當場效電晶體36、40為P型場效電晶體時，根據上述記憶晶胞與電壓之定義，更於N型井區或N型基板施加基底電壓V subn，並滿足下列條件： 對選取記憶晶胞進行抹除時，滿足V subn為高壓（HV），V b1為高壓（HV），V s1為接地（0）。 對選取記憶晶胞進行寫入時，滿足V subn為高壓（HV），V b1為接地（0），V s1為中壓（MV）～6V。 對選取記憶晶胞進行讀取時，滿足V subn為高壓（HV），V b1為接地（0），V s1為低壓（LV）～2V。 對未選取記憶晶胞進行抹除時，滿足V subn為高壓（HV），V b2為低壓（LV）～2V，V s2為低壓（LV）或接地（0）。 對未選取記憶晶胞進行寫入時，滿足V subn為高壓（HV），V b2為低壓（LV）～2V，V s2為低壓（LV）或接地（0）。 對未選取記憶晶胞進行讀取時，滿足V subn為高壓（HV），V b2為低壓（LV）～2V，V s2為低壓（LV）或接地（0）。
以下介紹場效電晶體36、40及電容38、42的結構剖視圖，並以N型場效電晶體為例。請參閱第3圖，N型場效電晶體110及N型電容120設於一作為半導體基底之P型半導體基底130中，半導體基底亦可為具有P型井的半導體基底。N型場效電晶體110包含第一介電層111位於P型半導體基底130表面上，第一導電閘極112疊設於第一介電層111上方，以及二離子摻雜區位於P型半導體基底130內，分別作為其源極113及汲極114，在源極113和汲極114間形成通道115，且源極113及汲極114具有不同寬度。N型電容120利用汲極114的邊緣來控制一浮動閘極，並形成記憶晶胞100之單浮接閘極（floating gate）。其中，汲極114與浮動閘極中間包含有輕摻雜區116，離子摻雜區與輕摻雜區係為N型離子摻雜區。
同樣地，當場效電晶體36、40及電容38、42的結構剖視圖以P型場效電晶體為例時，如第4圖所示，P型場效電晶體210及P型電容220設於一作為半導體基底之N型半導體基底230中，半導體基底亦可為具有N型井的半導體基底。P型場效電晶體210包含第一介電層211位於N型半導體基底230表面上，第一導電閘極212疊設於第一介電層211上方，以及二離子摻雜區位於N型半導體基底230內，分別作為其源極213及汲極214，在源極213和汲極214間形成通道215，且源極213及汲極214具有不同寬度。P型電容220利用汲極214的邊緣來控制一浮動閘極，並形成記憶晶胞200之單浮接閘極。其中，汲極214與浮動閘極中間包含有輕摻雜區216，離子摻雜區與輕摻雜區係為N型離子摻雜區。
上述實施例中，場效電晶體36、40之汲極114、214邊緣是在浮動閘極中間區域，而所謂源極113、213和汲極114、214的寬度是指其沿著一橫軸方向（即，由源極113、213分別往汲極114、214的平行方向）的邊長，如圖所示，本實施例之汲極114、214的寬度分別大於源極113、213的寬度。
綜上所述，根據本發明所提供之單閘極多次寫入非揮發性記憶體陣列及其操作方法，具有面積較小與成本較低的可寫入單閘極非揮發性記憶體架構，且藉由本發明對應元件提出之操作條件，可以使用最少的控制電壓種類及最少的元件，能夠大幅縮短控制線路的長度，達到縮小整體面積的效果，而減少非揮發性記憶體的生產成本。
以上所述係藉由實施例說明本發明之特點，其目的在使熟習該技術者能暸解本發明之內容並據以實施，而非限定本發明之專利範圍，故，凡其他未脫離本發明所揭示之精神所完成之等效修飾或修改，仍應包含在以下所述之申請專利範圍中。
10:位元線 11:第一位元線 12:第二位元線 13:第三位元線 14:第四位元線 20:共源線 21:第一組共源線 22:第二組共源線 23:第一共源線 24:第二共源線 25:第三共源線 26:第四共源線 30:子記憶體陣列 32:第一記憶晶胞 34:第二記憶晶胞 36:場效電晶體 38:電容 40:場效電晶體 42:電容 100:記憶晶胞 110:N型場效電晶體 111:第一介電層 112:第一導電閘極 113:源極 114:汲極 115:通道 116:輕摻雜區 120:N型電容結構 130:P型半導體基底 200:記憶晶胞 210:P型場效電晶體 211:第一介電層 212:第一導電閘極 213:源極 214:汲極 215:通道 216:輕摻雜區 220:P型電容結構 230:N型半導體基底
第1圖為本發明之實施例之電路示意圖。 第2圖為本發明之實施例之子記憶體陣列的電路示意圖。 第3圖為本發明之N型場效電晶體與電容之結構剖視圖。 第4圖為本發明之P型場效電晶體與電容之結構剖視圖。
14:位元線
10:位元線
11:第一位元線
12:第二位元線
13:第三位元線
14:第四位元線
20:共源線
21:第一組共源線
22:第二組共源線
23:第一共源線
24:第二共源線
25:第三共源線
26:第四共源線
30:子記憶體陣列
32:第一記憶晶胞
34:第二記憶晶胞
36:場效電晶體
38:電容
40:場效電晶體
42:電容

Claims (10)

  1. 一種單閘極多次寫入非揮發性記憶體陣列，包含： 複數條平行之位元線，其包含一第一位元線； 複數條平行之共源線，其係與該些位元線互相垂直，並區分為複數組共源線，該些組共源線包含一第一組共源線，該第一組共源線包含一第一共源線和一第二共源線；以及 複數子記憶體陣列，每一該子記憶體陣列連接一該位元線與一組該共源線，每一該子記憶體陣列包含： 一第一記憶晶胞，其係連接該第一位元線與該第一共源線；以及 一第二記憶晶胞，其係連接該第一位元線與該第二共源線，該第一、第二記憶晶胞互相對稱配置，並位於該第一位元線之同一側。
  2. 如請求項1所述之單閘極多次寫入非揮發性記憶體陣列，其中該第一記憶晶胞更包含： 一場效電晶體，該場效電晶體設置於一半導體基底，並包括一第一介電層、一第一導電閘極與複數離子摻雜區，該第一介電層位於該半導體基底表面，該第一導電閘極疊設於該第一介電層上，該些離子摻雜區設於該半導體基底內並位於該第一導電閘極之兩側，分別形成源極及汲極，該源極和該汲極的寬度不同；以及 一電容，該電容設置於該半導體基底，該電容係利用該汲極的邊緣來控制一浮動閘極，且該汲極與該浮動閘極中間包含一輕摻雜區，該輕摻雜區與該些離子摻雜區具有同型之離子，並形成該第一記憶晶胞之一單浮接閘極。
  3. 如請求項1所述之單閘極多次寫入非揮發性記憶體陣列，其中該第二記憶晶胞更包含： 一場效電晶體，該場效電晶體設置於一半導體基底，並包括一第一介電層、一第一導電閘極與複數離子摻雜區，該第一介電層位於該半導體基底表面，該第一導電閘極疊設於該第一介電層上，該些離子摻雜區設於該半導體基底內並位於該第一導電閘極之兩側，分別形成源極及汲極，該源極和該汲極的寬度不同；以及 一電容，該電容設置於該半導體基底，該電容係利用該汲極的邊緣來控制一浮動閘極，且該汲極與該浮動閘極中間包含一輕摻雜區，該輕摻雜區與該些離子摻雜區具有同型之離子，並形成該第一記憶晶胞之一單浮接閘極。
  4. 如請求項2或3所述之單閘極多次寫入非揮發性記憶體陣列，其中該場效電晶體為N型場效電晶體或P型場效電晶體。
  5. 一種單閘極多次寫入非揮發性記憶體陣列的操作方法，該單閘極多次寫入非揮發性記憶體陣列包含：複數條平行之位元線，其包含一第一位元線；複數條平行之共源線，其係與該些位元線互相垂直，並區分為複數組共源線，該些組共源線包含一第一組共源線，該第一組共源線包含一第一共源線和一第二共源線；以及複數子記憶體陣列，每一該子記憶體陣列連接一該位元線與一組該共源線，每一該子記憶體陣列包含：一第一記憶晶胞，其係連接該第一位元線與該第一共源線；以及一第二記憶晶胞，其係連接該第一位元線與該第二共源線，該第一、第二記憶晶胞互相對稱配置，並位於該第一位元線之同一側，該第一、第二記憶晶胞皆具位於P型基板或P型井區中之N型場效電晶體時，該第一、第二記憶晶胞皆作為一操作記憶晶胞，在選取該些操作記憶晶胞其中之一作為選取記憶晶胞，以進行操作時，與該選取記憶晶胞連接同一該位元線，且未與該選取記憶晶胞連接同一該共源線之該些操作記憶晶胞，作為複數同位元記憶晶胞，與該選取記憶晶胞連接同一該位元線之該些操作記憶晶胞，作為複數同字記憶晶胞，其餘該些操作記憶晶胞則作為複數未選取記憶晶胞，該操作方法包含： 於該選取記憶晶胞連接之該P型基板或該P型井區施加基底電壓V subp，並於該選取記憶晶胞連接之該位元線、該共源線分別施加第一位元電壓V b1、第一共源電壓V s1，於每一該同位元記憶晶胞連接之該共源線分別施加第二共源電壓V s2，於每一該同字記憶晶胞連接之該位元線、該共源線分別施加第二位元電壓V b2、該第一共源電壓V s1，於每一該未選取記憶晶胞連接之該位元線、該共源線分別施加該第二位元電壓V b2、該第二共源電壓V s2，並滿足下列條件： 對該選取記憶晶胞進行抹除時，滿足V subp為接地（0），V b1為接地（0），V s1為高壓（HV）； 對該選取記憶晶胞進行寫入時，滿足V subp為接地（0），V b1為中壓（MV）～6V，V s1為接地（0）； 對該選取記憶晶胞進行讀取時，滿足V subp為接地（0），V b1為低壓（LV）～2V，V s1為接地（0）； 對該些未選取記憶晶胞進行抹除時，滿足V subp為接地（0），V b2為接地（0），V s2為低壓（LV）～2V； 對該些未選取記憶晶胞進行寫入時，滿足V subp為接地（0），V b2為接地（0），V s2為低壓（LV）～2V；及 對該些未選取記憶晶胞進行讀取時，滿足V subp為接地（0），V b2為接地（0），V s2為低壓（LV）～2V。
  6. 如請求項5所述之單閘極多次寫入非揮發性記憶體陣列的操作方法，其中該第一記憶晶胞更包含： 一場效電晶體，該場效電晶體設置於一半導體基底，並包括一第一介電層、一第一導電閘極與複數離子摻雜區，該第一介電層位於該半導體基底表面，該第一導電閘極疊設於該第一介電層上，該些離子摻雜區設於該半導體基底內並位於該第一導電閘極之兩側，分別形成源極及汲極，該源極和該汲極的寬度不同；以及 一電容，該電容設置於該半導體基底，該電容係利用該汲極的邊緣來控制一浮動閘極，且該汲極與該浮動閘極中間包含一輕摻雜區，該輕摻雜區與該些離子摻雜區具有同型之離子，並形成該第一記憶晶胞之一單浮接閘極。
  7. 如請求項5所述之單閘極多次寫入非揮發性記憶體陣列的操作方法，其中該第二記憶晶胞更包含： 一場效電晶體，該場效電晶體設置於一半導體基底，並包括一第一介電層、一第一導電閘極與複數離子摻雜區，該第一介電層位於該半導體基底表面，該第一導電閘極疊設於該第一介電層上，該些離子摻雜區設於該半導體基底內並位於該第一導電閘極之兩側，分別形成源極及汲極，該源極和該汲極的寬度不同；以及 一電容，該電容設置於該半導體基底，該電容係利用該汲極的邊緣來控制一浮動閘極，且該汲極與該浮動閘極中間包含一輕摻雜區，該輕摻雜區與該些離子摻雜區具有同型之離子，並形成該第一記憶晶胞之一單浮接閘極。
  8. 一種單閘極多次寫入非揮發性記憶體陣列的操作方法，該單閘極多次寫入非揮發性記憶體陣列包含：複數條平行之位元線，其包含一第一位元線；複數條平行之共源線，其係與該些位元線互相垂直，並區分為複數組共源線，該些組共源線包含一第一組共源線，該第一組共源線包含一第一共源線和一第二共源線；以及複數子記憶體陣列，每一該子記憶體陣列連接一該位元線與一組該共源線，每一該子記憶體陣列包含：一第一記憶晶胞，其係連接該第一位元線與該第一共源線；以及一第二記憶晶胞，其係連接該第一位元線與該第二共源線，該第一、第二記憶晶胞互相對稱配置，並位於該第一位元線之同一側，該第一、第二記憶晶胞皆具位於N型基板或N型井區中之P型場效電晶體時，該第一、第二記憶晶胞皆作為一操作記憶晶胞，在選取該些操作記憶晶胞其中之一作為選取記憶晶胞，以進行操作時，與該選取記憶晶胞連接同一該位元線，且未與該選取記憶晶胞連接同一該共源線之該些操作記憶晶胞，作為複數同位元記憶晶胞，與該選取記憶晶胞連接同一該位元線之該些操作記憶晶胞，作為複數同字記憶晶胞，其餘該些操作記憶晶胞則作為複數未選取記憶晶胞，該操作方法包含： 於該選取記憶晶胞連接之該N型基板或該N型井區施加基底電壓V subn，並於該選取記憶晶胞連接之該位元線、該共源線分別施加第一位元電壓V b1、第一共源電壓V s1，於每一該同位元記憶晶胞連接之該共源線分別施加第二共源電壓V s2，於每一該同字記憶晶胞連接之該位元線、該共源線分別施加第二位元電壓V b2、該第一共源電壓V s1，於每一該未選取記憶晶胞連接之該位元線、該共源線分別施加該第二位元電壓V b2、該第二共源電壓V s2，並滿足下列條件： 對該選取記憶晶胞進行抹除時，滿足V subn為高壓（HV），V b1為高壓（HV），V s1為接地（0）； 對該選取記憶晶胞進行寫入時，滿足V subn為高壓（HV），V b1為接地（0），V s1為中壓（MV）～6V； 對該選取記憶晶胞進行讀取時，滿足V subn為高壓（HV），V b1為接地（0），V s1為低壓（LV）～2V； 對該些未選取記憶晶胞進行抹除時，滿足V subn為高壓（HV），V b2為低壓（LV）～2V，V s2為低壓（LV）或接地（0）； 對該些未選取記憶晶胞進行寫入時，滿足V subn為高壓（HV），V b2為低壓（LV）～2V，V s2為低壓（LV）或接地（0）；及 對該些未選取記憶晶胞進行讀取時，滿足V subn為高壓（HV），V b2為低壓（LV）～2V，V s2為低壓（LV）或接地（0）。
  9. 如請求項8所述之單閘極多次寫入非揮發性記憶體陣列的操作方法，其中該第一記憶晶胞更包含： 一場效電晶體，該場效電晶體設置於一半導體基底，並包括一第一介電層、一第一導電閘極與複數離子摻雜區，該第一介電層位於該半導體基底表面，該第一導電閘極疊設於該第一介電層上，該些離子摻雜區設於該半導體基底內並位於該第一導電閘極之兩側，分別形成源極及汲極，該源極和該汲極的寬度不同；以及 一電容，該電容設置於該半導體基底，該電容係利用該汲極的邊緣來控制一浮動閘極，且該汲極與該浮動閘極中間包含一輕摻雜區，該輕摻雜區與該些離子摻雜區具有同型之離子，並形成該第一記憶晶胞之一單浮接閘極。
  10. 如請求項8所述之單閘極多次寫入非揮發性記憶體陣列的操作方法，其中該第二記憶晶胞更包含： 一場效電晶體，該場效電晶體設置於一半導體基底，並包括一第一介電層、一第一導電閘極與複數離子摻雜區，該第一介電層位於該半導體基底表面，該第一導電閘極疊設於該第一介電層上，該些離子摻雜區設於該半導體基底內並位於該第一導電閘極之兩側，分別形成源極及汲極，該源極和該汲極的寬度不同；以及 一電容，該電容設置於該半導體基底，該電容係利用該汲極的邊緣來控制一浮動閘極，且該汲極與該浮動閘極中間包含一輕摻雜區，該輕摻雜區與該些離子摻雜區具有同型之離子，並形成該第一記憶晶胞之一單浮接閘極。
TW108136332A 2019-10-08 2019-10-08 單閘極多次寫入非揮發性記憶體陣列及其操作方法 TWI707344B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108136332A TWI707344B (zh) 2019-10-08 2019-10-08 單閘極多次寫入非揮發性記憶體陣列及其操作方法
US16/708,888 US20210104279A1 (en) 2019-10-08 2019-12-10 Single-gate multiple-time programming non-volatile memory array and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108136332A TWI707344B (zh) 2019-10-08 2019-10-08 單閘極多次寫入非揮發性記憶體陣列及其操作方法

Publications (2)

Publication Number Publication Date
TWI707344B true TWI707344B (zh) 2020-10-11
TW202115729A TW202115729A (zh) 2021-04-16

Family

ID=74103645

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108136332A TWI707344B (zh) 2019-10-08 2019-10-08 單閘極多次寫入非揮發性記憶體陣列及其操作方法

Country Status (2)

Country Link
US (1) US20210104279A1 (zh)
TW (1) TWI707344B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI730725B (zh) * 2020-04-15 2021-06-11 力晶積成電子製造股份有限公司 半導體結構以及積體電路及半導體結構
CN114023754B (zh) * 2022-01-10 2022-03-29 广州粤芯半导体技术有限公司 非易失性闪存存储器及其擦除方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI319189B (zh) * 2006-03-17 2010-01-01 Yield Microelectronics Corp
TW201124992A (en) * 2010-01-08 2011-07-16 Yield Microelectronics Corp Low-voltage quick erase method for non-volatile memory.
TWI563508B (zh) * 2015-04-14 2016-12-21
TWI640084B (zh) * 2017-08-16 2018-11-01 億而得微電子股份有限公司 低電壓差之電子寫入抹除式可複寫唯讀記憶體及其操作方法
TW201916052A (zh) * 2017-10-12 2019-04-16 億而得微電子股份有限公司 單閘極非揮發性記憶體的抹除方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI319189B (zh) * 2006-03-17 2010-01-01 Yield Microelectronics Corp
TW201124992A (en) * 2010-01-08 2011-07-16 Yield Microelectronics Corp Low-voltage quick erase method for non-volatile memory.
TWI563508B (zh) * 2015-04-14 2016-12-21
TWI640084B (zh) * 2017-08-16 2018-11-01 億而得微電子股份有限公司 低電壓差之電子寫入抹除式可複寫唯讀記憶體及其操作方法
TW201916052A (zh) * 2017-10-12 2019-04-16 億而得微電子股份有限公司 單閘極非揮發性記憶體的抹除方法

Also Published As

Publication number Publication date
TW202115729A (zh) 2021-04-16
US20210104279A1 (en) 2021-04-08

Similar Documents

Publication Publication Date Title
US10170489B2 (en) High-voltage transistor having shielding gate
US7245530B2 (en) Semiconductor memory device with MOS transistors, each including floating gate and control gate, and memory card including the same
US6943402B2 (en) Nonvolatile semiconductor memory device including MOS transistors each having a floating gate and control gate
US9780106B2 (en) Two-transistor non-volatile memory cell and related program and read methods
KR100851546B1 (ko) 비휘발성 기억 장치 및 그 동작 방법
TWI707344B (zh) 單閘極多次寫入非揮發性記憶體陣列及其操作方法
US7233513B2 (en) Semiconductor memory device with MOS transistors each having floating gate and control gate
TWI653631B (zh) 低電流電子抹除式可複寫唯讀記憶體陣列的操作方法
TWI693602B (zh) 低電流電子抹除式可複寫唯讀記憶體陣列的操作方法
US20220044994A1 (en) Reduced pitch memory subsystem for memory device
US10643708B1 (en) Method for operating low-current EEPROM array
CN107658301B (zh) 闪存单元、闪存阵列及其操作方法
TWI805189B (zh) 小面積側邊電容唯讀記憶體元件及其陣列與操作方法
CN107026170B (zh) 单闸极多次写入非挥发性内存的操作方法
TWI678700B (zh) 低電流電子抹除式可複寫唯讀記憶體陣列的快速抹除方法
TWI839100B (zh) 小面積高效率唯讀記憶體陣列及其操作方法
TWI440034B (zh) Low-voltage operation of the electronic erasure can be rewritten read-only memory array
US20060134862A1 (en) CMOS NVM bitcell and integrated circuit
US10685716B1 (en) Method of fast erasing low-current EEPROM array
CN112712844A (zh) 单闸极多次写入非挥发性内存阵列及其操作方法
TWI449045B (zh) Low cost electronic erasure can be rewritten read only memory array
CN111899777A (zh) 单闸极多次写入非挥发性内存及其操作方法
TWI415251B (zh) Small area of ​​electronic erasure can be rewritten read only memory array
TWI530955B (zh) Operation Method of Small Area Electron Removal Type Rewritable Read Only Memory Array
CN111739571A (zh) 低电流电子可擦除可重写只读存储器阵列的快速擦除方法