CN110880350A - 低电流电子抹除式可复写只读存储器阵列的操作方法 - Google Patents

低电流电子抹除式可复写只读存储器阵列的操作方法 Download PDF

Info

Publication number
CN110880350A
CN110880350A CN201811037917.3A CN201811037917A CN110880350A CN 110880350 A CN110880350 A CN 110880350A CN 201811037917 A CN201811037917 A CN 201811037917A CN 110880350 A CN110880350 A CN 110880350A
Authority
CN
China
Prior art keywords
common source
line
voltage
memory cell
word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811037917.3A
Other languages
English (en)
Other versions
CN110880350B (zh
Inventor
林信章
钟承谕
黄文谦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yield Microelectronics Corp
Original Assignee
Yield Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yield Microelectronics Corp filed Critical Yield Microelectronics Corp
Priority to CN201811037917.3A priority Critical patent/CN110880350B/zh
Publication of CN110880350A publication Critical patent/CN110880350A/zh
Application granted granted Critical
Publication of CN110880350B publication Critical patent/CN110880350B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits

Landscapes

  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)

Abstract

一种低电流电子抹除式可复写只读存储器阵列的操作方法，此低电流电子抹除式可复写只读存储器阵列包含多组位线、多条字线、多条共源线与多个子内存阵列，每一子内存阵列包含第一记忆晶胞与第二记忆晶胞，第一记忆晶胞连接第一组位线的一位线、第一共源线与第一字线，第二记忆晶胞连接第一组位线的另一位线、第一共源线与第二字线，第一、第二记忆晶胞互相对称配置，并分别位于第一共源线的相异两侧。本发明的操作方法利用特殊的偏压设定来达到低电流、低电压且低成本，又具有字节写入、抹除的功能。

Description

低电流电子抹除式可复写只读存储器阵列的操作方法
技术领域
本发明涉及一种内存阵列，特别是关于一种低电流电子抹除式可复写只读存储器(EEPROM)阵列。
背景技术
互补式金属氧化半导体(Complementary Metal Oxide Semiconductor，CMOS)制程技术已成为特殊应用集成电路(application specific integrated circuit，ASIC)的常用制造方法。在计算机信息产品发达的今天，闪存(Flash)与电子式可清除程序化只读存储器(Electrically Erasable Programmable Read Only Memory，EEPROM)由于皆具备有电性编写和抹除数据的非挥发性内存功能，且在电源关掉后数据不会消失，所以被广泛使用于电子产品上。
非挥发性内存为可程序化的，其用以储存电荷以改变内存的晶体管的闸极电压，或不储存电荷以留下原内存的晶体管的闸极电压。抹除操作则是将储存在非挥发性内存中的电荷移除，使得非挥发性内存回到原内存的晶体管的闸极电压。对于目前的闪存架构而言，虽然面积较小，成本较低，但只支持大区块的抹写，无法只对特定的一位记忆晶胞进行抹写，在使用上较不方便；另外，对于电子式可清除程序化只读存储器的架构而言，具有字节写入(byte write)的功能，相对闪存而言使用较方便，且其一位记忆晶胞电路图及记忆晶胞结构剖视图，分别如图1、图2所示。每一记忆晶胞包含两个晶体管：一记忆晶体管10、一选择晶体管12与一电容结构13，电容结构13设于记忆晶体管10的上方，以作为一多晶硅记忆晶胞，由于这样的结构，造成面积较闪存大，且在进行位抹除时，往往需要将未选到的位置以晶体管加以隔离，进而提高成本需求。
因此，本案申请人针对上述现有技术的缺失，特别研发一种低电流电子抹除式可复写只读存储器(EEPROM)阵列，并进而提出基于此架构的低电流、低电压且低成本的操作方法，可同时进行字节写入、抹除。
发明内容
本发明的主要目的，在于提供一种低电流电子抹除式可复写只读存储器(EEPROM)阵列，其具有低电流、低电压且低成本的电子抹除式可复写只读存储器架构，更可利用特殊的偏压方式，达成字节写入及抹除的功能。
为达上述目的，本发明提供一种低成本电子抹除式可复写只读存储器阵列，包含多条平行的位线，其区分为多组位线，此多组位线包含一第一组位线，位线与多条平行的字线互相垂直，且字线包含一第一、第二字线，并与多条平行的共源线互相平行，共源线包含一第一共源线。另有多个子内存阵列，每一子内存阵列连接一组位线、两条字线与一共源线，每一子内存阵列包含一第一、第二记忆晶胞，第一记忆晶胞连接第一组位线、第一共源线与第一字线，第二记忆晶胞连接第一组位线、第一共源线与第二字线，第一、第二记忆晶胞互相对称配置，并分别位于第一共源线的相异两侧，且第一组位线包含两条位线，其分别连接第一、第二记忆晶胞。
第一、第二记忆晶胞皆作为一操作记忆晶胞，在选取操作记忆晶胞其中之一作为选取记忆晶胞，以进行操作时，与选取记忆晶胞连接同一位线的操作记忆晶胞，且未与选取记忆晶胞连接同一共源线的操作记忆晶胞，作为多个同位记忆晶胞，与选取记忆晶胞连接同一位线、共源线的操作记忆晶胞，作为同源记忆晶胞，与选取记忆晶胞连接同一字线的操作记忆晶胞，作为多个同字记忆晶胞，其余操作记忆晶胞则作为多个未选取记忆晶胞。
第一、第二记忆晶胞可皆具位于P型井区或P型基板中的N型场效晶体管，亦可皆具位于N型井区或N型基板中的P型场效晶体管。
当记忆晶胞具N型场效晶体管，且欲操作时，则于选取记忆晶胞连接的P型井区或P型基板施加基底电压Vsubp，并于选取记忆晶胞连接的位线、字线、共源线分别施加第一位电压Vb1、第一字电压Vw1、第一共源电压VS1，于每一同位记忆晶胞连接的字线、共源线分别施加第二字电压Vw2、第二共源电压VS2，于每一同字记忆晶胞连接的位线、共源线分别施加第二位电压Vb2、第一共源电压VS1(每一同字记忆晶胞其共源线也共享)，于同源记忆晶胞连接的字线施加第二字电压Vw2，于每一未选取记忆晶胞连接的位线、字线、共源线分别施加第二位电压Vb2、第二字电压Vw2、第二共源电压VS2。
对选取记忆晶胞进行写入时，满足Vsubp为接地(0)，Vb1为高压(HV)，VS1为高压(HV)，且Vw1为高压(HV)；对选取记忆晶胞进行抹除时，满足Vsubp为接地(0)，Vb1为高压(HV)，VS1为高压(HV)，且Vw1为0～低压(LV)；对未选取记忆晶胞进行操作时，满足Vsubp为接地(0)，Vb2为中压(MV)，VS1为高压(HV)，且Vw1为0～低压(LV)，或是满足Vsubp为接地(0)，Vb1为高压(HV)，VS2为中压(MV)，且Vw2为0～低压(LV)。
当记忆晶胞具P型场效晶体管时，于选取记忆晶胞连接的N型井区或N型基板施加基底电压Vsubn，并满足下列条件：对选取记忆晶胞进行写入时，满足Vsubn为高压(HV)，Vb1＝VS1＝Vw1＝0，且Vw1为0～低压(LV)；对选取记忆晶胞进行抹除时，满足Vsubn为高压(HV)，Vb1＝VS1＝0，且Vw1为高压(HV)；对未选取记忆晶胞进行操作时，满足Vsubn为高压(HV)，Vb2为中压(MV)，VS1＝0，且Vw1为高压(HV)，或是满足Vsubn高压(HV)，Vb1＝0，VS2为中压(MV)，且Vw2为高压(HV)。
下面通过具体实施例配合所附的图式详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。
附图说明
图1为现有技术的一位记忆晶胞电路示意图。
图2为现有技术的一位记忆晶胞的结构剖视图。
图3为本发明的实施例的电路示意图。
图4为本发明的实施例的电路布局示意图。
图5为本发明的实施例的子内存阵列的电路示意图。
图6为本发明的N型场效晶体管与电容的结构剖视图。
图7为本发明的P型场效晶体管与电容的结构剖视图。
附图标记说明：10-记忆晶体管；12-选择晶体管；13-电容结构；14-位线；16-位线；18-第一组位线；20-字线；22-第一字线；24-第二字线；26-共源线；28-第一共源线；30-子内存阵列；32-第一记忆晶胞；34-第二记忆晶胞；36-场效晶体管；38-电容；40-场效晶体管；42-电容；44-汲极接点；46-N型场效晶体管；47-P型场效晶体管；48-P型半导体基板；49-N型半导体基板；50-漂浮闸极；52-氧化层；54-控制闸极；56-电容。
具体实施方式
以下请同时参阅图3及图4，以介绍本发明的实施例。本发明包含多条平行的位线14，其区分为多组位线16，此多组位线16包含一第一组位线18，此第一组位线18包含两条位线14。另有与位线14互相垂直的多条平行的字线20，其包含一第一、第二字线22、24。与字线20互相平行的有多条平行的共源线26，其包含一第一共源线28。上述位线14、字线20与共源线26会连接多个子内存阵列30，即2x1位记忆晶胞。每一子内存阵列30连接一组位线16、两条字线20与一共源线26。由于每一子内存阵列30与位线16、两条字线20、共源线26的连接关系极为相近，以下就相同处陈述。
请参阅图4与图5，每一子内存阵列30包含一第一、第二记忆晶胞32、34，第一记忆晶胞32连接第一组位线18的位线14、第一共源线28与第一字线22，第二记忆晶胞34连接第一组位线18的另一位线14、第一共源线28与第二字线24，第一、第二记忆晶胞32、34互相对称配置，并分别位于第一共源线28的相异两侧。此外，在相邻两个子内存阵列30中，两个第二记忆晶胞34彼此相邻且连接同一位线14，以共享同一接点换言之，即两个第二记忆晶胞34的场效晶体管40彼此相邻且连接同一位线14，以共享同一汲极接点44，如此便可缩小整体布局面积。
第一记忆晶胞32更包含一场效晶体管36与一电容38，场效晶体管36具有一漂浮闸极，且场效晶体管36的汲极连接第一组位线18的位线14，源极连接第一共源线24，电容38的一端连接场效晶体管36的漂浮闸极，另一端连接第一字线22，以接收第一字线22的偏压，场效晶体管36接收第一组位线18的位线14与第一共源线24的偏压，以对场效晶体管36的漂浮闸极进行写入数据或将场效晶体管36的漂浮闸极的数据进行抹除。
第二记忆晶胞34更包含一场效晶体管40与一电容42，场效晶体管40具有一漂浮闸极，且场效晶体管40的汲极连接第一组位线18的位线14，源极连接第一共源线24，电容42的一端连接场效晶体管40的漂浮闸极，另一端连接第二字线24，以接收第二字线24的偏压，场效晶体管40接收第一组位线18的位线14与第一共源线24的偏压，以对场效晶体管40的漂浮闸极进行写入数据或将场效晶体管40的漂浮闸极的数据进行抹除。另外，在相邻两个子内存阵列30中，两个第二记忆晶胞34的场效晶体管40彼此相邻且连接同一位线14，以共享同一汲极接点44，进而缩小电路布局面积。
请再参阅图3，上述场效晶体管36、40可皆为位于P型基板或P型井区中的N型场效晶体管，亦或位于N型基板或N型井区中的P型场效晶体管，而本发明的操作方式因应N型或P型场效晶体管而有不同，以下先说明场效晶体管36、40为N型场效晶体管的操作方式。为了清楚说明此操作方式，需对每一个记忆晶胞的名称作明确的定义。
上述第一、第二记忆晶胞32、34皆作为一操作记忆晶胞，且可选取此些操作记忆晶胞其中之一作为选取记忆晶胞，以进行操作。与选取记忆晶胞连接同一位线14，且未与选取记忆晶胞连接同一共源线26的操作记忆晶胞，作为多个同位记忆晶胞；与选取记忆晶胞连接同一位线14、共源线26的操作记忆晶胞，作为一同源记忆晶胞；与选取记忆晶胞连接同一字线20的操作记忆晶胞，作为多个同字记忆晶胞；另其余操作记忆晶胞则作为多个未选取记忆晶胞。
本实施例的操作方式如下，利用下面的操作方式，可使其他未选取的记忆晶胞不受影响，以操作特定单一记忆晶胞。
于选取记忆晶胞连接的P型基板或P型井区施加基底电压Vsubp，并于此选取记忆晶胞连接的位线14、字线20、共源线26分别施加第一位电压Vb1、第一字电压Vw1、第一共源电压VS1，于每一同位记忆晶胞连接的字线20、共源线26分别施加第二字电压Vw2、第二共源电压VS2，于每一同字记忆晶胞连接的位线14、共源线26分别施加第二位电压Vb2、第一共源电压VS1(每一同字记忆晶胞其共源线也共享)，于同源记忆晶胞连接的字线20施加第二字电压Vw2，于每一未选取记忆晶胞连接的位线14、字线20、共源线26分别施加第二位电压Vb2、第二字电压Vw2、第二共源电压VS2，并满足下列条件：
对选取记忆晶胞进行写入时，满足Vsubp为接地(0)，Vb1为高压(HV)，VS1为高压(HV)，且Vw1为高压(HV)。
对选取记忆晶胞进行抹除时，满足Vsubp为接地(0)，Vb1为高压(HV)，VS1为高压(HV)，且Vw1为0～低压(LV)。
对未选取记忆晶胞进行操作时，满足Vsubp为接地(0)，Vb2为中压(MV)，VS1为高压(HV)，且Vw1为0～低压(LV)；或者，满足Vsubp为接地(0)，Vb1为高压(HV)，VS2为中压(MV)，且Vw2为0～低压(LV)。
当场效晶体管36、40为P型场效晶体管时，根据上述记忆晶胞与电压的定义，更于N型井区或N型基板施加基底电压Vsubn，并满足下列条件：
对选取记忆晶胞进行写入时，满足Vsubn为高压(HV)，Vb1＝VS1＝Vw1＝0，且Vw1为0～低压(LV)。
对选取记忆晶胞进行抹除时，满足Vsubn为高压(HV)，Vb1＝VS1＝0，且Vw1为高压(HV)。
对未选取记忆晶胞进行操作时，满足Vsubn为高压(HV)，Vb2为中压(MV)，VS1＝0，且Vw1为高压(HV)；或者，满足Vsubn高压(HV)，Vb1＝0，VS2为中压(MV)，且Vw2为高压(HV)。
由于同一子记忆晶胞阵列30中两记忆晶胞32、34分别连接两位线14；因此同一子记忆晶胞阵列30中的第一字线22与第二字线24可连接于同一偏压也不影响字节写入(bytewrite)、抹除(byte erase)的功能，即可用同一接线接出，可以减少译码区域的面积。
以下介绍场效晶体管36、40及电容38、42的结构剖视图，并以N型场效晶体管为例。请参阅图6，N型场效晶体管46设于一作为半导体基板的P型半导体基板48中，并具有一漂浮闸极50，该漂浮闸极50上依序设有一氧化层52与一控制闸极54，控制闸极54与氧化层52、漂浮闸极50形成电容56，且漂浮闸极50与控制闸极54的材质皆为多晶硅。当半导体基板为N型时，则可在基板中设一P型井区，再让N型场效晶体管46设于P型井区中。此种记忆晶胞的结构设计，即闪存(Flash)架构，可大幅降低非挥发内存阵列的面积及其成本。
同样地，当场效晶体管36、40及电容38、42的结构剖视图以P型场效晶体管为例时，如图7所示，P型场效晶体管47设于一作为半导体基板的N型半导体基板49中，并具有一漂浮闸极50，该漂浮闸极50上依序设有一氧化层52与一控制闸极54，控制闸极54与氧化层52、漂浮闸极50形成电容56，且漂浮闸极50与控制闸极54的材质皆为多晶硅。当半导体基板为P型时，则可在基板中设一N型井区，再让P型场效晶体管46设于N型井区中。
当记忆晶胞在作写入的操作时，其电压由约2.5伏特或3.3伏特经由升压(chargepump)加到一稳定高压而来，但因汲极与源极间压差，会造成汲极与源极间电流产生，而使高压产生变动；当电流愈大，高压产生的变动愈大，其所需charge pump愈强，在布局上的面积也愈大，通常Flash架构在作程序化时，其所加偏压为：闸极电容与汲极加高压，源极接地，其汲极与源极间电流约为500u安培/位；而本发明在选取部分记忆晶胞进行写入操作时，乃对于闸极电容、源极与汲极皆加高压；进行抹除操作时，则对于闸极电容、源极与汲极不施以电压，因此，其汲极与源极间几乎呈现零电压、零电流。本发明的操作方法在所加偏压条件下，可以进行字节写入(byte write)、抹除(byte erase)，产生电流较小，导致可以降低charge pump，其布局上的面积也较小。
综上所述，根据本发明所提供的低电流电子抹除式可复写只读存储器阵列的操作方法，不但具有面积较小与成本较低的flash架构，更可利用偏压方式，以达到字节写入及抹除的功能。
以上所述藉由实施例说明本发明的特点，其目的在使熟习该技术者能了解本发明的内容并据以实施，而非限定本发明的专利范围，故，凡其他未脱离本发明所揭示的精神所完成的等效修饰或修改，仍应包含在本案权利要求的保护范围内。

Claims (14)

1.一种低电流电子抹除式可复写只读存储器阵列的操作方法，该低电流电子抹除式可复写只读存储器阵列包含：多条平行的位线，其区分为多组位线，该多组位线包含一第一组位线；多条平行的字线，其与该多组位线互相垂直，并包含一第一、第二字线；多条平行的共源线，与该多条字线互相平行，并包含一第一共源线；以及多个子内存阵列，每一该子内存阵列连接一组该位线、二该字线与一该共源线，每一该子内存阵列包含：一第一记忆晶胞，其连接该第一组位线、该第一共源线与该第一字线；以及一第二记忆晶胞，其连接该第一组位线、该第一共源线与该第二字线，该第一、第二记忆晶胞互相对称配置，并分别位于该第一共源线的相异两侧，该第一组位线包含两条该位线，其分别连接该第一、第二记忆晶胞，该第一、第二记忆晶胞皆具位于P型基板或P型井区中的N型场效晶体管时，该第一、第二记忆晶胞皆作为一操作记忆晶胞，在选取该多个操作记忆晶胞其中之一作为选取记忆晶胞，以进行操作时，与该选取记忆晶胞连接同一该位线，且未与该选取记忆晶胞连接同一该共源线的该多个操作记忆晶胞，作为多个同位记忆晶胞，与该选取记忆晶胞连接同一该字线的该多个操作记忆晶胞，作为多个同字记忆晶胞，其余该多个操作记忆晶胞则作为多个未选取记忆晶胞，其特征在于，该操作方法包含以下步骤：
于该选取记忆晶胞连接的该P型基板或该P型井区施加基底电压Vsubp，并于该选取记忆晶胞连接的该位线、该字线、该共源线分别施加第一位电压Vb1、第一字电压Vw1、第一共源电压VS1，于每一该同位记忆晶胞连接的该字线、该共源线分别施加第二字电压Vw2、第二共源电压VS2，于每一该同字记忆晶胞连接的该位线、该共源线分别施加第二位电压Vb2、该第一共源电压VS1，于每一该未选取记忆晶胞连接的该位线、该字线、该共源线分别施加该第二位电压Vb2、该第二字电压Vw2、该第二共源电压VS2，并满足下列条件：
对该选取记忆晶胞进行写入时，满足Vsubp为接地(0)，Vb1为高压(HV)，VS1为高压(HV)，且Vw1为高压(HV)；
对该选取记忆晶胞进行抹除时，满足Vsubp为接地(0)，Vb1为高压(HV)，VS1为高压(HV)，且Vw1为0～低压(LV)；及
对该多个未选取记忆晶胞进行操作时，满足Vsubp为接地(0)，Vb2为中压(MV)，VS1为高压(HV)，且Vw1为0～低压(LV)，或是满足Vsubp为接地(0)，Vb1为高压(HV)，VS2为中压(MV)，且Vw2为0～低压(LV)。
2.如权利要求1所述的低电流电子抹除式可复写只读存储器阵列的操作方法，其特征在于，同一该子记忆晶胞阵列中的该第一字线与该第二字线连接相同字电压。
3.如权利要求1所述的低电流电子抹除式可复写只读存储器阵列的操作方法，其特征在于，相邻两个该子内存阵列中，该两个第二记忆晶胞彼此相邻且连接同一该位线，以共享同一接点。
4.如权利要求1所述的低电流电子抹除式可复写只读存储器阵列的操作方法，其特征在于，该第一记忆晶胞更包含：一场效晶体管，其具有一漂浮闸极，且该场效晶体管的汲极连接该第一组位线，源极连接该第一共源线，一电容，其一端连接该漂浮闸极，另一端连接该第一字线，以接收该第一字线的偏压，该场效晶体管接收该第一组位线与该第一共源线的偏压，对该场效晶体管的该漂浮闸极进行写入数据或将该场效晶体管的该漂浮闸极的数据进行抹除。
5.如权利要求1所述的低电流电子抹除式可复写只读存储器阵列的操作方法，其特征在于，该第二记忆晶胞更包含：一场效晶体管，其具有一漂浮闸极，且该场效晶体管的汲极连接该第一组位线，其源极连接该第一共源线；一电容，其一端连接该漂浮闸极，另一端连接该第二字线，以接收该第二字线的偏压，该场效晶体管接收该第一组位线与该第一共源线的偏压，对该场效晶体管的该漂浮闸极进行写入数据或将该场效晶体管的该漂浮闸极的数据进行抹除。
6.如权利要求4或5所述的低电流电子抹除式可复写只读存储器阵列的操作方法，其特征在于，该场效晶体管为N型场效晶体管或P型场效晶体管。
7.如权利要求4或5所述的低电流电子抹除式可复写只读存储器阵列的操作方法，其特征在于，该漂浮闸极上依序设有一氧化层与一控制闸极，该控制闸极与该氧化层、该漂浮闸极形成一电容，且该漂浮闸极与该控制闸极皆为多晶硅。
8.一种低电流电子抹除式可复写只读存储器阵列的操作方法，该低电流电子抹除式可复写只读存储器阵列包含：多条平行的位线，其区分为多组位线，该多组位线包含一第一组位线；多条平行的字线，其与该多组位线互相垂直，并包含一第一、第二字线；多条平行的共源线，与该多条字线互相平行，并包含一第一共源线，以及多个子内存阵列，每一该子内存阵列连接一组该位线、两条该字线与一该共源线，每一该子内存阵列包含：一第一记忆晶胞，其连接该第一组位线、该第一共源线与该第一字线；以及一第二记忆晶胞，其连接该第一组位线、该第一共源线与该第二字线，该第一、第二记忆晶胞互相对称配置，并分别位于该第一共源线的相异两侧，该第一组位线包含两条该位线，其分别连接该第一、第二记忆晶胞，该第一、第二记忆晶胞皆具位于N型基板或N型井区中的P型场效晶体管时，该第一、第二记忆晶胞皆作为一操作记忆晶胞，在选取该多个操作记忆晶胞其中之一作为选取记忆晶胞，以进行操作时，与该选取记忆晶胞连接同一该位线，且未与该选取记忆晶胞连接同一该共源线的该多个操作记忆晶胞，作为多个同位记忆晶胞，与该选取记忆晶胞连接同一该字线的该多个操作记忆晶胞，作为多个同字记忆晶胞，其余该多个操作记忆晶胞则作为多个未选取记忆晶胞，其特征在于，该操作方法包含以下步骤：
于该选取记忆晶胞连接的该N型基板或该N型井区施加基底电压Vsubn，并于该选取记忆晶胞连接的该位线、该字线、该共源线分别施加第一位电压Vb1、第一字电压Vw1、第一共源电压VS1，于每一该同位记忆晶胞连接的该字线、该共源线分别施加第二字电压Vw2、第二共源电压VS2，于每一该同字记忆晶胞连接的该位线、该共源线分别施加第二位电压Vb2、该第一共源电压VS1，于每一该未选取记忆晶胞连接的该位线、该字线、该共源线分别施加该第二位电压Vb2、该第二字电压Vw2、该第二共源电压VS2，并满足下列条件：
对该选取记忆晶胞进行写入时，满足Vsubn为高压(HV)，Vb1＝VS1＝Vw1＝0，且Vw1为0～低压(LV)；
对该选取记忆晶胞进行抹除时，满足Vsubn为高压(HV)，Vb1＝VS1＝0，且Vw1为高压(HV)；及
对该多个未选取记忆晶胞进行操作时，满足Vsubn为高压(HV)，Vb2为中压(MV)，VS1＝0，且Vw1为高压(HV)，或是满足Vsubn高压(HV)，Vb1＝0，VS2为中压(MV)，且Vw2为高压(HV)。
9.如权利要求8所述的低电流电子抹除式可复写只读存储器阵列的操作方法，其特征在于，同一该子记忆晶胞阵列中的该第一字线与该第二字线连接相同字电压。
10.如权利要求8所述的低电流电子抹除式可复写只读存储器阵列的操作方法，其特征在于，相邻两个该子内存阵列中，该两个第二记忆晶胞彼此相邻且连接同一该位线，以共享同一接点。
11.如权利要求8所述的低电流电子抹除式可复写只读存储器阵列的操作方法，其特征在于，该第一记忆晶胞更包含：一场效晶体管，其具有一漂浮闸极，且该场效晶体管的汲极连接该第一组位线，源极连接该第一共源线，一电容，其一端连接该漂浮闸极，另一端连接该第一字线，以接收该第一字线的偏压，该场效晶体管接收该第一组位线与该第一共源线的偏压，对该场效晶体管的该漂浮闸极进行写入数据或将该场效晶体管的该漂浮闸极的数据进行抹除。
12.如权利要求8所述的低电流电子抹除式可复写只读存储器阵列的操作方法，其特征在于，该第二记忆晶胞更包含：一场效晶体管，其具有一漂浮闸极，且该场效晶体管的汲极连接该第一组位线，其源极连接该第一共源线；一电容，其一端连接该漂浮闸极，另一端连接该第二字线，以接收该第二字线的偏压，该场效晶体管接收该第一组位线与该第一共源线的偏压，对该场效晶体管的该漂浮闸极进行写入数据或将该场效晶体管的该漂浮闸极的数据进行抹除。
13.如权利要求11或12所述的低电流电子抹除式可复写只读存储器阵列的操作方法，其特征在于，该场效晶体管为N型场效晶体管或P型场效晶体管。
14.如权利要求11或12所述的低电流电子抹除式可复写只读存储器阵列的操作方法，其特征在于，该漂浮闸极上依序设有一氧化层与一控制闸极，该控制闸极与该氧化层、该漂浮闸极形成一电容，且该漂浮闸极与该控制闸极皆为多晶硅。
CN201811037917.3A 2018-09-06 2018-09-06 低电流电子抹除式可复写只读存储器阵列的操作方法 Active CN110880350B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811037917.3A CN110880350B (zh) 2018-09-06 2018-09-06 低电流电子抹除式可复写只读存储器阵列的操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811037917.3A CN110880350B (zh) 2018-09-06 2018-09-06 低电流电子抹除式可复写只读存储器阵列的操作方法

Publications (2)

Publication Number Publication Date
CN110880350A true CN110880350A (zh) 2020-03-13
CN110880350B CN110880350B (zh) 2021-08-13

Family

ID=69727180

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811037917.3A Active CN110880350B (zh) 2018-09-06 2018-09-06 低电流电子抹除式可复写只读存储器阵列的操作方法

Country Status (1)

Country Link
CN (1) CN110880350B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100149879A1 (en) * 2007-04-24 2010-06-17 Intersil Americas Inc. Flash memory array of floating gate-based non-volatile memory cells
US20100202215A1 (en) * 2009-02-06 2010-08-12 Hyun-Sil Oh Methods for Programming Nonvolatile Memory Devices
CN102347333A (zh) * 2010-08-03 2012-02-08 钜晶电子股份有限公司 单次可编程只读存储器及其制造方法与操作方法
CN102376717A (zh) * 2010-08-05 2012-03-14 亿而得微电子股份有限公司 低电压操作的电可擦可编程只读存储器阵列
CN102376718A (zh) * 2010-08-05 2012-03-14 亿而得微电子股份有限公司 低成本电可擦可编程只读存储器阵列
US9240242B1 (en) * 2014-12-10 2016-01-19 Yield Microelectronics Corp. Method for operating low-cost EEPROM array
CN105702290A (zh) * 2014-11-25 2016-06-22 亿而得微电子股份有限公司 低成本电子抹除式可复写只读存储器数组的操作方法
CN105741873A (zh) * 2014-12-09 2016-07-06 亿而得微电子股份有限公司 小面积电子擦写式可复写只读存储器阵列的操作方法
US20170169888A1 (en) * 2015-09-24 2017-06-15 Cypress Semiconductor Corporation Asymmetric pass field-effect transistor for nonvolatile memory
CN106981310A (zh) * 2016-01-19 2017-07-25 爱思开海力士有限公司 半导体存储器装置及其操作方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100149879A1 (en) * 2007-04-24 2010-06-17 Intersil Americas Inc. Flash memory array of floating gate-based non-volatile memory cells
US20100202215A1 (en) * 2009-02-06 2010-08-12 Hyun-Sil Oh Methods for Programming Nonvolatile Memory Devices
CN102347333A (zh) * 2010-08-03 2012-02-08 钜晶电子股份有限公司 单次可编程只读存储器及其制造方法与操作方法
CN102376717A (zh) * 2010-08-05 2012-03-14 亿而得微电子股份有限公司 低电压操作的电可擦可编程只读存储器阵列
CN102376718A (zh) * 2010-08-05 2012-03-14 亿而得微电子股份有限公司 低成本电可擦可编程只读存储器阵列
CN105702290A (zh) * 2014-11-25 2016-06-22 亿而得微电子股份有限公司 低成本电子抹除式可复写只读存储器数组的操作方法
CN105741873A (zh) * 2014-12-09 2016-07-06 亿而得微电子股份有限公司 小面积电子擦写式可复写只读存储器阵列的操作方法
US9240242B1 (en) * 2014-12-10 2016-01-19 Yield Microelectronics Corp. Method for operating low-cost EEPROM array
US20170169888A1 (en) * 2015-09-24 2017-06-15 Cypress Semiconductor Corporation Asymmetric pass field-effect transistor for nonvolatile memory
CN106981310A (zh) * 2016-01-19 2017-07-25 爱思开海力士有限公司 半导体存储器装置及其操作方法

Also Published As

Publication number Publication date
CN110880350B (zh) 2021-08-13

Similar Documents

Publication Publication Date Title
US7212434B2 (en) Semiconductor memory device with MOS transistors, each including a floating gate and a control gate, and a memory card including the same
US7505355B2 (en) Semiconductor memory device with MOS transistors each having floating gate and control gate
US7263003B2 (en) Two-transistor flash memory device using replica cell array to control the precharge/discharge and sense amplifier circuits of the primary cell array
US7233526B2 (en) Semiconductor memory device with MOS transistors each having floating gate and control gate
US7158413B2 (en) Semiconductor memory device with MOS transistors, each including a floating gate and a control gate, a control method thereof, and a memory card including the same
US8315100B2 (en) Memory array of floating gate-based non-volatile memory cells
US5818756A (en) Non-volatile semiconductor memory device with block erase function
JP5235422B2 (ja) 不揮発性半導体記憶装置
US7245530B2 (en) Semiconductor memory device with MOS transistors, each including floating gate and control gate, and memory card including the same
US7180789B2 (en) Semiconductor memory device with MOS transistors, each having a floating gate and a control gate, and memory card including the same
US7209388B2 (en) Semiconductor memory device with MOS transistors each having floating gate and control gate
US7233513B2 (en) Semiconductor memory device with MOS transistors each having floating gate and control gate
TWI707344B (zh) 單閘極多次寫入非揮發性記憶體陣列及其操作方法
US6459615B1 (en) Non-volatile memory cell array with shared erase device
CN112802526A (zh) 低电流电子抹除式可复写只读存储器阵列的操作方法
CN110880350B (zh) 低电流电子抹除式可复写只读存储器阵列的操作方法
TWI653631B (zh) 低電流電子抹除式可複寫唯讀記憶體陣列的操作方法
US10643708B1 (en) Method for operating low-current EEPROM array
CN111739571A (zh) 低电流电子可擦除可重写只读存储器阵列的快速擦除方法
CN112712844A (zh) 单闸极多次写入非挥发性内存阵列及其操作方法
US20060216887A1 (en) The memory cell and cell array for embedded system
TWI678700B (zh) 低電流電子抹除式可複寫唯讀記憶體陣列的快速抹除方法
TWI415251B (zh) Small area of ​​electronic erasure can be rewritten read only memory array
CN116489994A (zh) 小面积侧边电容只读存储器元件及其阵列与操作方法
Jeon et al. Design of 32 kbit one-time programmable memory for microcontroller units

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant