CN103259521A - 具有低输入电压转宽范围高输出电压的高速电平切换器 - Google Patents

具有低输入电压转宽范围高输出电压的高速电平切换器 Download PDF

Info

Publication number
CN103259521A
CN103259521A CN2012100732994A CN201210073299A CN103259521A CN 103259521 A CN103259521 A CN 103259521A CN 2012100732994 A CN2012100732994 A CN 2012100732994A CN 201210073299 A CN201210073299 A CN 201210073299A CN 103259521 A CN103259521 A CN 103259521A
Authority
CN
China
Prior art keywords
switch element
type transistor
input signal
signal
receives
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100732994A
Other languages
English (en)
Other versions
CN103259521B (zh
Inventor
黄朝岩
庄荣圳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Global Unichip Corp
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Global Unichip Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd, Global Unichip Corp filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103259521A publication Critical patent/CN103259521A/zh
Application granted granted Critical
Publication of CN103259521B publication Critical patent/CN103259521B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356165—Bistable circuits using complementary field-effect transistors using additional transistors in the feedback circuit

Abstract

一种具有低输入电压转宽范围高输出电压的高速电平切换器。利用二开关单元来改善电平切换器中锁存单元的锁存速度，使得电平切换器的输入信号与输出信号具有接近的占空度。

Description

具有低输入电压转宽范围高输出电压的高速电平切换器
技术领域
本发明涉及一种电平切换器(level shifter)，特别是涉及一种具有低输入电压转宽范围高输出电压的高速电平切换器。 
背景技术
电平切换器可接收电压范围较小的输入信号并将其对应地转换为电压范围较大的输出信号，是接口电路中的重要元件。一般来说，为了要加快集成电路(IC)的处理速度，集成电路(IC)中会有一核心电路(core circuit)其核心电压(core voltage)较低。当核心电路需要输出信号至集成电路外部时，即需要利用电平切换器作为接口电路来将较低的核心电压转换为较高的输出入电压。 
请参考图1，其所示为电平切换器的示意图。电平切换器100包括：一输入侧逻辑单元(input side logic unit)110、锁存单元(latching unit)120、以及输出侧缓冲单元(output side buffering unit)130。基本上，输入信号(Sin)的高低电平会在核心电压(Vcore)至接地电压(0V)之间；而输出信号(Sout)的高低电平会在输出入电压(Vio)至接地电压(0V)之间。换句话说，当输入信号(Sin)为低电平(0V)时，输出信号(Sout)为低电平(0V)；当输入信号(Sin)为高电平(Vcore)时，锁存单元120会进行电压电平转换的动作，并使得输出信号(Sout)为高电平(Vio)。 
请参考图2，其所示为现有的电平切换器的电路图。输入侧逻辑单元100包括一反相器INV1运作于核心电压(Vcore)与接地电压(0V)之间，其输入端接收输入信号(Sin)。由于输入侧逻辑单元110中所有的电路元件皆操作在核心电压(Vcore)与接地电压(0V)之间，因此其电路元件皆可用薄氧化层元件(thin-oxide device)来组成。 
锁存单元120包括晶体管P1、晶体管P2、晶体管N1、与晶体管N2，而晶体管N1与晶体管N2组合成为一负载单元126。其中，晶体管P1源极 连接至输出入电压(Vio)，漏极连接至节点a1，栅极连接至节点a2；晶体管P2源极连接至输出入电压(Vio)，漏极连接至节点a2、栅极连接至节点a1；晶体管N1源极连接至接地端(GND)，漏极连接至节点a1，栅极连接至反相器INV1输出端；晶体管N2源极连接至接地端(GND)，漏极连接至节点a2、栅极接收输入信号(Sin)。由于锁存单元120中所有的电路元件操作在输出入(Vio)与接地电压(0V)之间，因此其电路元件皆用厚氧化层元件(thick-oxide device)来组成。 
输出侧缓冲单元130包括一反相器INV2运作于输出入(Vio)与接地电压(0V)之间，其输入端连接至节点a2，其输出端产生输出信号(Sout)。同理，由于输出侧缓冲单元130中所有的电路元件操作在输出入(Vio)与接地电压(0V)之间，因此其电路元件皆用厚氧化层元件来组成。 
接着介绍现有的电平切换电路100的动作原理。假设核心电压(Vcore)视为第一高电平，输出入电压(Vio)视为第二高电平，而接地电压视为低电平。当输入信号(Sin)为第一高电平时，反相器INV1输出端为低电平。再者，晶体管N2开启(turn on)、晶体管N1关闭(turn off)、晶体管P1开启(turn on)、晶体管P2关闭(turn off)；所以，节点a1产生第二高电平、节点a2产生低电平，因此反相器INV2输出端的输出信号(Sout)为第二高电平。 
当输入信号(Sin)为低电平时，反相器INV1输出端为第一高电平。再者，晶体管N1开启(turn on)、晶体管N2关闭(turn off)、晶体管P2开启(turn on)、晶体管P1关闭(turn off)；所以，节点a1产生低电平、节点a2产生第二高电平，因此反相器INV2输出端的输出信号(Sout)为低电平。 
由于输出入电压(Vio)的大小会影响晶体管P1与晶体管P2开启与关闭的强度(strength)，使得锁存单元120的锁存速度受到影响。因此，上述的电平切换器电路在进行设计时，必须先确定核心电压(Vcore)以及输出入电压(Vio)的大小后，再经过适当的调整晶体管的尺寸(size)后才能适用于特定的用途。 
举例来说，假设核心电压(Vcore)为1.2V，输出入电压(Vio)为1.8V，而输入信号(Sin)为占空度(duty cycle)50％的时钟信号，其速度为400Mbps。经由适当地调整晶体管尺寸后，可使得图2的电平切换器100产生占空度50％的输出信号(Sout)。然而，如果将上述电平切换器100的输出入电压(Vio)改为3.3V而其他条界皆未改变的情况下，由于晶体管P1与晶体管P2开启与关闭的强度改变，将造成输出信号(Sout)的占空度变为40％左右。 
反之，假设核心电压(Vcore)为1.2V，输出入电压(Vio)为3.3V，而输入信号(Sin)为占空度(duty cycle)50％的时钟信号，其速度为400Mbps。经由适当地调整晶体管尺寸后，也可使得图2的电平切换器100产生占空度50％的输出信号(Sout)。然而，如果将上述电平切换器100的输出入电压(Vio)改为1.8V而其他的条件皆未改变的情况下，由于晶体管P1与晶体管P2开启与关闭的强度改变，将造成输出信号(Sout)的占空度变为60％左右。 
由以上的说明可知，如果现有的电平切换器100的输出入电压(Vio)任意更换时，将造成输出信号(Sout)的占空度的改变。因此，现有的电平切换器100并不具备宽范围高输出电压(wide-range high output voltage)的电平切换器所应有的特性。 
所谓具备宽范围高输出电压的电平切换器，即是使用者可以更改电平切换器的输出入电压(Vio)，而并不会影响输出信号(Sout)的占空度。 
另一方面，在双倍数据速率存储器(DDR memory)的以及开放与非门快闪接口(Open NAND Flash interface，简称ONFI)领域中，时钟信号的占空度是非常重要的一项因素。时钟信号的占空度仅允许在48％至52％之间变化，如果占空度超出上述的范围，则双倍数据速率存储器(DDR memory)或者快闪存储器(Flash memory)将无法正常的运作。 
因此，如何设计一电平切换器其输出入电压(Vio)可以在1.5V至3.3V的宽范围之间变化，并且使得输出信号(Sout)维持与输入信号(Sin)相同的占空度，即是本发明所欲实现的主要目的。 
发明内容
有鉴于此，本发明提供一种电平切换器，包括：一输入侧逻辑单元，接收一输入信号并产生一互补的输入信号对，其输入信号与该互补的输入信号对操作在一核心电压与一接地电压之间；一锁存单元，包括：一第一P型晶体管，源极接收一输出入电压，漏极连接至一第一节点，栅极连接至一第二节点；一第二P型晶体管，源极接收该输出入电压，漏极连接至该第二节点，栅极连接至该第一节点；以及一负载单元，连接至该第一节点与该第二节点，并根据该互补的输入信号对使得该第一节点与该第二节点产生一互补的输出信号对；以及一输出侧缓冲单元，连接至该第二节点，并据以产生该互补的输出信号对，使得该互补的输出信号对操作在该输出入电压与该接地电压 之间；其中，该锁存单元还包括一第一开关单元与一第二开关单元，该第一开关单元包括一第一开关元件与一第二开关元件串接于该输出入电压与该第一节点之间，该第一开关元件的一控制端接收该互补的输出信号对中的一个信号，该第二开关元件的一控制端接收该互补的输入信号对中的一个信号；以及，该第二开关单元包括一第三开关元件与一第四开关元件串接于该输出入电压与该第二节点之间，该第三开关元件的一控制端接收该互补的输出信号对中的另一个信号，该第四开关元件的一控制端接收该互补的输入信号对中的另一个信号。 
本发明还提供一种电平切换器，包括：一输入侧逻辑单元，接收一输入信号并产生一互补的输入信号对，其输入信号与该互补的输入信号对操作在一核心电压与一接地电压之间；一锁存单元，包括：一第一P型晶体管，源极接收一输出入电压，漏极连接至一第一节点，栅极连接至一第二节点；一第二P型晶体管，源极接收该输出入电压，漏极连接至该第二节点，栅极连接至该第一节点；以及一负载单元，连接至该第一节点与该第二节点，并根据该互补的输入信号对使得该第一节点与该第二节点产生一第一信号以及一反相的第一信号对；一占空度校准电路，连接至该第一节点以及该第二节点，当该第一信号的电平切换快于该反相的第一信号时，根据该第一信号输出一反相的输出信号，以及，当该反相的第一信号的电平切换快于该第一信号时，根据该反相的第一信号输出该反相的输出信号；以及一输出侧缓冲单元，接收该反相的输出信号，并据以产生该互补的输出信号对，使得该互补的输出信号对操作在该输出入电压与该接地电压之间；其中，该锁存单元还包括一第一开关单元与一第二开关单元，该第一开关单元包括一第一开关元件与一第二开关元件串接于该输出入电压与该第一节点之间，该第一开关元件的一控制端接收该第一信号，该第二开关元件的一控制端接收该互补的输入信号对中的一个信号；以及，该第二开关单元包括一第三开关元件与一第四开关元件串接于该输出入电压与该第二节点之间，该第三开关元件的一控制端接收该反相的第一信号，该第四开关元件的一控制端接收该互补的输入信号对中的另一个信号。 
为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并结合附图详细说明如下。 
附图说明
图1所示为电平切换器的示意图。 
图2所示为现有的电平切换器的电路图。 
图3所示为本发明电平切换器的第一实施例。 
图4A-图4D所示为本发明电平切换器的动作示意图。 
图5A-图5C所示为第一开关单元与第二开关单元的各种实施例。 
图6所示为本发明电平切换器的第二实施例。 
附图符号说明 
100、300：电平切换器 
110、310：输入侧逻辑单元 
120、320：锁存单元 
126、326：负载单元 
130、330：输出侧缓冲单元 
322：第一开关单元 
324：第二开关单元 
329：占空度校准电路 
具体实施方式
请参照图3，其所示为本发明电平切换器的第一实施例。电平切换器300包括：一输入侧逻辑单元310、锁存单元320、以及输出侧缓冲单元330。再者，输入信号(Sin)的高低电平会在核心电压(Vcore)至接地电压(0V)之间；而输出信号(Sout)的高低电平会在输出入电压(Vio)至接地电压(0V)之间。 
输入侧逻辑单元310包括一第一反相器INV1运作于核心电压(Vcore)与接地电压(0V)之间，其输入端接收输入信号(Sin)，输出端产生反相的输入信号 
Figure BDA0000144633050000051
由于输入侧逻辑单元310中所有的电路元件皆操作在核心电压(Vcore)与接地电压(0V)之间，因此其电路元件皆用薄氧化层元件来组成。 
输出侧缓冲单元330包括一第二反相器INV2运作于输出入(Vio)与接地电压(0V)之间，其输入端连接至节点a2以接收反相的输出信号 
Figure BDA0000144633050000052
输出端产生输出信号(Sout)。同理，由于输出侧缓冲单元330中所有的电路元件操作在输出入(Vio)与接地电压(0V)之间，因此其电路元件皆用厚氧化层元件 来组成。 
根据本发明的实施例，锁存单元320包括第一P型晶体管MP1、第二P型晶体管MP2、一负载单元326、第一开关单元322、与第二开关单元324。再者，锁存单元320中以大写标示的晶体管为厚氧化层元件，以小写标示的晶体管为薄氧化层元件。 
第一P型晶体管MP1源极连接至输出入电压(Vio)，漏极连接至节点a1，栅极连接至节点a2；第二P型晶体管MP1源极连接至输出入电压(Vio)，漏极连接至节点2、栅极连接至节点a1。负载单元326包括：第一N型晶体管mn1源极连接至接地端(GND)，栅极接收反相的输入信号 
Figure BDA0000144633050000061
第二N型晶体管mn2源极连接至接地端(GND)，栅极接收输入信号(Sin)；第三N型晶体管mn3源极连接至第一N型晶体管mn1漏极，栅极接收第一偏压(Vb1)；第四N型晶体管mn4源极连接至第二N型晶体管mn2漏极，栅极接收第一偏压(Vb1)；第五N型晶体管mn5源极连接至第三N型晶体管mn3漏极，栅极接收第二偏压(Vb2)，漏极连接至节点a1；第六N型晶体管mn6源极连接至第四N型晶体管mn4漏极，栅极接收第二偏压(Vb2)，漏极连接至节点a2。 
第一开关单元322中包括第一开关元件SW1、第二开关元件SW2串接于输出入电压(Vio)与节点a1之间，第一开关元件SW1的控制端接收输出信号(Sout)，第二开关元件SW2的控制端接收输入信号(Sin)。第二开关单元324中包括第三开关元件SW3、第四开关元件SW4串接于输出入电压(Vio)与节点a2之间，第三开关元件SW3的控制端接收反相的输出信号 
Figure BDA0000144633050000062
第四开关元件SW4的控制端接收反相的输入信号 
Figure BDA0000144633050000063
其中，第一开关元件SW1与第三开关元件SW3为P型晶体管，第二开关元件SW2与第四开关元件SW4为N型晶体管。 
在负载单元326中，由于第一N型晶体管mn1与第二N型晶体管mn2为薄型氧化层元件，因此其开启与关闭的速度较快，但是第一N型晶体管mn1与第二N型晶体管mn2无法承受高电压应力(voltage stress)。因此为了降低第一N型晶体管mn1与第二N型晶体管mn2的电压应力，在节点a1与第一N型晶体管mn1之间串接第三N型晶体管mn3以及第五N型晶体管MN5，在节点a2与第二N型晶体管mn2之间串接第四N型晶体管mn4以及第六N型晶体管MN5。基本上，第一偏压Vb1控制第三N型晶体管mn3 与第四N型晶体管mn4为常开状态(normally turned on state)，第二偏压Vb2控制第五N型晶体管MN5与第六N型晶体管MN6为常开状态。根据本发明的实施例，第一偏压(Vb1)等于核心电压(Vcore)，第二偏压(Vb2)等于输出入电压(Vio)。 
根据本发明的实施例，在输入信号(Sin)与输出信号(Sout)为稳态的电平时，第一开关单元322与第二开关单元324皆为开路状态(open state)。在输入信号(Sin)与输出信号(Sout)切换电平的过程时，第一开关单元322与第二开关单元324会有一个为开路状态(open state)，另一个为闭合状态(close state)。而闭合状态(close state)的开关单元可以快速地将输出入电压(Vio)提供至节点a1或者a2，改善锁存单元320的锁存速度。因此，可以使得输出信号(Sout)的占空度接近输入信号(Sin)的占空度。 
以下详细介绍本发明电平切换电路300的动作原理，假设核心电压(Vcore)视为第一高电平，输出入电压(Vio)视为第二高电平，而接地电压视为低电平。而电平切换电路300的动作时段如图4A至图4D所示，其包括：(I)输入信号(Sin)为第一高电平的稳态(steady state)时段；(II)输入信号(Sin)由第一高电平转换为低电平的暂态(transient state)时段；(III)输入信号(Sin)为低电平的稳态时段；以及(IV)输入信号(Sin)由低电平转换为第一高电平的暂态时段。 
(I)如图4A所示，当输入信号(Sin)为第一高电平，反相的输入信号 
Figure BDA0000144633050000071
为低电平时，第二N型晶体管mn2开启(turn on)、第一N型晶体管mn1关闭(turn off)、第一P型晶体管MP1开启(turn on)、第二P型晶体管MP2关闭(turn off)；所以，节点a1产生第二高电平、节点a2产生低电平，因此反相的输出信号 为低电平，输出信号(Sout)为第二高电平。很明显地，第一开关单元322中的第一开关元件SW1为开路状态(open state)，第二开关元件SW2为闭合状态(close state)，使得第一开关单元322为开启状态(open state)；同理，第二开关单元324中的第三开关元件SW3为闭合状态(close state)，第四开关元件SW4为开路状态(open state)，使得第二开关单元324也为开启状态(open state)。亦即，在输入信号(Sin)为第一高电平而输出信号(Sout)为第二高电平的稳态时段，第一开关单元322以及第二开关单元324不会产生任何的漏电流(leakage current)。 
(II)如图4B所示，当输入信号(Sin)切换为低电平，反相的输入信号 为第一高电平的瞬间，输出信号(Sout)尚维持在第二高电平(Vio)，反相的输出信号 
Figure BDA0000144633050000081
尚维持在低电平。此时，第一N型晶体管mn1开启(turn on)、第二N型晶体管mn2关闭(turn off)、第二P型晶体管MP2开启(turn on)、第一P型晶体管MP1关闭(turn off)。并且，由于第二开关单元324中第三开关元件SW3以及第四开关单元SW4已经为闭合状态(close state)，使得第二开关单元324为闭合状态(close state)并将节点a2快速提升(pull up)至第二高电平(Vio)。同时，由于第一开关单元322中第一开关元件SW1以及第二开关单元SW2已经为开路状态(open state)，使得第一开关单元322为开路状态(open state)，节点a1因第一N型晶体管mn1开启而快速下拉(pull down)至低电平。 
(III)如图4C所示，当节点a2产生第二高电平、节点a1产生低电平时，反相的输出信号 
Figure BDA0000144633050000082
切换为第二高电平，输出信号(Sout)切换为低电平。很明显地，第一开关单元322中的第一开关元件SW1为闭合状态(close state)，第二开关元件SW2为开路状态(open state)，使得第一开关单元322为开启状态(open state)；同理，第二开关单元324中的第三开关元件SW3为开路状态(open state)，第四开关元件SW4为闭合状态(close state)，使得第二开关单元324也为开启状态(open state)。亦即，在输入信号(Sin)为低电平而输出信号(Sout)为低电平的稳态时段，第一开关单元322以及第二开关单元324不会产生任何的漏电流。 
(IV)如图4D所示，当输入信号(Sin)切换为第一高电平，反相的输入信号 为低电平的瞬间，输出信号(Sout)尚维持在低电平(Vio)，反相的输出信号 
Figure BDA0000144633050000084
尚维持在第二高电平。此时，第二N型晶体管mn2开启(turn on)、第一N型晶体管mn1关闭(turn off)、第一P型晶体管MP1开启(turn on)、第二P型晶体管MP2关闭(turn off)。并且，由于第一开关单元322中第一开关元件SW1以及第二开关单元SW2已经为闭合状态(close state)，使得第一开关单元322为闭合状态(close state)并将节点a1快速提升(pull up)至第二高电平(Vio)。同时，由于第二开关单元324中第三开关元件SW3以及第四开关单元SW4已经为开路状态(open state)，使得第二开关单元324为开路状态(open state)，节点a2因第二N型晶体管mn2开启而快速下拉(pull down)至低电平。 
于图4D的暂态时段后，即回到图4A的稳态时段，并且持续循环动作， 因此不再赘述。 
由上述的说明可知，虽然第一P型晶体管以及第二P型晶体管于输出入电压(Vio)改变时，会造成开启与关闭的强度改变。但是本发明提供开关单元来解决上述的问题，使得锁存单元320的锁存速度不会随着输出入电压(Vio)改变而改变，并且实现输出信号(Sout)的占空度接近输入信号(Sin)的占空度。 
在实际的运用上，本发明的电平切换器在核心电压(Vcore)为1.2V，输入信号(Sin)为占空度(duty cycle)50％的时钟信号，其速度为400Mbps的条件下。输出入信号为1.8V时，其输出信号(Sout)的占空度为49.85％；而输出入信号为3.3V时，其输出信号(Sout)的占空度为50.67％。因此，本发明的电平切换器具备宽范围高输出电压的电平切换器所应有的特性。 
再者，本发明在核心电压(Vcore)为0.9V，输出入电压(Vio)在1.5V～1.8V之间时，其运作速度可到达2133Mbps。亦即，本发明的电平切换器具备高速电平切换器的特性。 
另一方面，图3电平切换器中的第一开关单元322以及第二开关单元324也可以利用不同的开关元件来实现，以下详细介绍。 
如图5A所示，第一开关单元322中包括第一开关元件SW1、第二开关元件SW2串接于输出入电压(Vio)与节点a1之间，第一开关元件SW1的控制端接收反相的输出信号 
Figure BDA0000144633050000091
第二开关元件SW2的控制端接收输入信号(Sin)。第二开关单元324中包括第三开关元件SW3、第四开关元件SW4串接于输出入电压(Vio)与节点a2之间，第三开关元件SW3的控制端接收输出信号(Sout)，第四开关元件SW4的控制端接收反相输入信号 其中，第一开关元件SW1、第二开关元件SW2、第三开关元件SW3与第四开关元件SW4为N型晶体管。 
如图5B所示，第一开关单元322中包括第一开关元件SW1、第二开关元件SW2串接于输出入电压(Vio)与节点a1之间，第一开关元件SW1的控制端接收输出信号(Sout)，第二开关元件SW2的控制端接收反相输入信号 
Figure BDA0000144633050000093
第二开关单元324中包括第三开关元件SW3、第四开关元件SW4串接于输出入电压(Vio)与节点a2之间，第三开关元件SW3的控制端接收反相的输出信号 
Figure BDA0000144633050000094
第四开关元件SW4的控制端接收输入信号(Sin)。其中，第一开关元件SW1、第二开关元件SW2、第三开关元件SW3与第四开关元件SW4为P型晶体管。 
如图5C所示，第一开关单元322中包括第一开关元件SW1、第二开关元件SW2串接于输出入电压(Vio)与节点a1之间，第一开关元件SW1的控制端接收反相的输出信号 
Figure BDA0000144633050000101
第二开关元件SW2的控制端接收反相输入信号 第二开关单元324中包括第三开关元件SW3、第四开关元件SW4串接于输出入电压(Vio)与节点a2之间，第三开关元件SW3的控制端接收输出信号(Sout)，第四开关元件SW4的控制端接收输入信号(Sin)。其中，第一开关元件SW1、第三开关元件SW3为N型晶体管，第二开关元件SW2与第四开关元件SW4为P型晶体管。 
由以上的说明可知，输入信号(Sin)以及反相的输入信号 
Figure BDA0000144633050000103
组成互补的输入信号对(complemental input signal pair)，而输出信号(Sout)以及反相的输出信号 组成互补的输出信号对(complemental output signal pair)。而第一开关元件SW1的控制端接收该互补的输出信号对中的一个信号，第三开关元件SW3的控制端接收该互补的输出信号对中的另一个信号；第二开关元件SW2的控制端接收该互补的输入信号对中的一个信号，该第四开关元件SW4的控制端接收该互补的输入信号对中的另一个信号。 
再者，本发明的电平切换器中的负载单元326串接的晶体管用来降低晶体管的电压应力，因此并未限定串接晶体管的数目。当然，本领域的技术人员也可以利用图1的负载单元126中的二个厚氧化层元件的N型晶体管来运用于本发明中。 
为了让输出信号(Sout)具有更准确的占空度，本发明可于第一实施例的电平切换器中加入占空度校准电路(duty-cycle correction circuit)皆由厚氧化层元件的N型晶体管与的P型晶体管所组成。以下详细说明。 
请参照图6，其所示为本发明电平切换器的第二实施例。电平切换器300包括：一输入侧逻辑单元310、锁存单元320、占空度校准电路329、以及输出侧缓冲单元330。由于一输入侧逻辑单元310、锁存单元320、以及输出侧缓冲单元330与第一实施例完全相同，因此不再赘述。 
占空度校准电路329包括第三P型晶体管MP3、第四P型晶体管MP4、第七N型晶体管MN7、第八N型晶体管MN8。第三P型晶体管MP3与第七N型晶体管MN7的栅极连接至节点a1以接收一第一信号Q，第三P型晶体管MP3源极连接至输出入电压(Vio)，第三P型晶体管MP3漏极连接至第七N型晶体管MN7漏极，第七N型晶体管MN7源极连接至接地电压。 再者，第四P型晶体管MP4与第八N型晶体管MN8的栅极连接至节点a2以接收一反相的第一信号 
Figure BDA0000144633050000111
第八N型晶体管MN8漏极连接至输出入电压(Vio)，第八N型晶体管MN8源极连接至第四P型晶体管MP4源极，第四P型晶体管MP4漏极连接至接地电压。再者，第三开关元件SW3的控制端接收反相的第一信号 第一开关元件SW1的控制端接收第一信号Q。 
很明显地，当输入信号(Sin)改变状态时，不论是第一信号Q或者反相的第一信号 
Figure BDA0000144633050000113
先动作，占空度校准电路329皆可快速的进行反应，并且产生反相的输出信号 
Figure BDA0000144633050000114
使得输出侧缓冲单元330能够根据反相的输出信号 即时的改变输出信号(Sout)。亦即，当第一信号的电平切换快于反相的第一信号时，占空度校准电路329根据该第一信号输出一反相的输出信号 
Figure BDA0000144633050000116
以及，当反相的第一信号的电平切换快于第一信号时，占空度校准电路329根据反相的第一信号输出反相的输出信号 
Figure BDA0000144633050000117
综上所述，本发明的优点是提出一种电平切换器，利用二开关单元的运作，使得电平切换器具有低输入电压转宽范围高输出电压的特征，并且可以高速的运作。 
综上所述，虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围的前提下，可作各种的更动与润饰。因此，本发明的保护范围是以本发明的权利要求为准。 

Claims (24)

1.一种电平切换器，包括：
一输入侧逻辑单元，接收一输入信号并产生一互补的输入信号对，其输入信号与该互补的输入信号对操作在一核心电压与一接地电压之间；
一锁存单元，包括：
一第一P型晶体管，源极接收一输出入电压，漏极连接至一第一节点，栅极连接至一第二节点；
一第二P型晶体管，源极接收该输出入电压，漏极连接至该第二节点，栅极连接至该第一节点；以及
一负载单元，连接至该第一节点与该第二节点，并根据该互补的输入信号对使得该第一节点与该第二节点产生一互补的输出信号对；以及
一输出侧缓冲单元，连接至该第二节点，并据以产生该互补的输出信号对，使得该互补的输出信号对操作在该输出入电压与该接地电压之间；
其中，该锁存单元还包括一第一开关单元与一第二开关单元，该第一开关单元包括一第一开关元件与一第二开关元件串接于该输出入电压与该第一节点之间，该第一开关元件的一控制端接收该互补的输出信号对中的一个信号，该第二开关元件的一控制端接收该互补的输入信号对中的一个信号；以及，该第二开关单元包括一第三开关元件与一第四开关元件串接于该输出入电压与该第二节点之间，该第三开关元件的一控制端接收该互补的输出信号对中的另一个信号，该第四开关元件的一控制端接收该互补的输入信号对中的另一个信号。
2.如权利要求1所述的电平切换器，其中，该输入侧逻辑单元包括一第一反相器，输入端接收该输入信号，输出端产生反相的该输入信号，且该输入信号与反相的该输入信号作为该互补的输入信号对。
3.如权利要求2所述的电平切换器，其中该负载单元包括：
一第一N型晶体管，源极连接至一接地端，栅极接收该反相的输入信号；
一第二N型晶体管，源极连接至该接地端，栅极接收该输入信号；
一第三N型晶体管，源极连接至该第一N型晶体管漏极，栅极接收一第一偏压；
一第四N型晶体管，源极连接至该第二N型晶体管漏极，栅极接收该第一偏压；
一第五N型晶体管，源极连接至该第三N型晶体管漏极，栅极接收一第二偏压，漏极连接至该第一节点；以及
一第六N型晶体管，源极连接至该第四N型晶体管漏极，栅极接收该第二偏压，漏极连接至该第二节点。
4.如权利要求3所述的电平切换器，其中该第一N型晶体管、该第二N型晶体管、该第三N型晶体管、与该第四N型晶体管为一薄氧化层元件；以及，该第五N型晶体管与该第六N型晶体管为一厚氧化层元件。
5.如权利要求3所述的电平切换器，其中该第一偏压为该核心电压，该第二偏压为该输出入电压。
6.如权利要求2所述的电平切换器，其中该负载单元包括：
一第一N型晶体管，源极连接至一接地端，栅极接收该反相的输入信号，漏极连接至该第一节点；以及
一第二N型晶体管，源极连接至该接地端，栅极接收该输入信号，漏极连接至该第二节点。
7.如权利要求6所述的电平切换器，其中该第一N型晶体管、该第二N型晶体管为一厚氧化层元件。
8.如权利要求2所述的电平切换器，其中该输出侧缓冲单元包括一第二反相器，输入端连接该第二节点以接收反相的该输出信号，输出端产生该输出信号，且该输出信号与反相的该输出信号作为该互补的输出信号对。
9.如权利要求8所述的电平切换器，其中，该第一开关元件与该第三开关元件为P型晶体管，该第二开关元件与该第四开关元件为N型晶体管，该第一开关元件的该控制端接收该输出信号，该第二开关元件的该控制端接收该输入信号，该第三开关元件的该控制端接收该反相的输出信号，该第四开关元件的该控制端接收该反相的输入信号。
10.如权利要求8所述的电平切换器，其中，该第一开关元件、该第二开关单元、该第三开关元件、与该第四开关单元为N型晶体管，该第一开关元件的该控制端接收该反相的输出信号，该第二开关元件的该控制端接收该输入信号，该第三开关元件的该控制端接收该输出信号，该第四开关元件的该控制端接收该反相的输入信号。
11.如权利要求8所述的电平切换器，其中，该第一开关元件、该第二开关单元、该第三开关元件、与该第四开关单元为P型晶体管，该第一开关元件的该控制端接收该输出信号，该第二开关元件的该控制端接收该反相的输入信号，该第三开关元件的该控制端接收该反相的输出信号，该第四开关元件的该控制端接收该输入信号。
12.如权利要求8所述的电平切换器，其中，该第一开关元件与该第三开关元件为N型晶体管，该第二开关元件与该第四开关元件为P型晶体管，该第一开关元件的该控制端接收该反相的输出信号，该第二开关元件的该控制端接收该反相的输入信号，该第三开关元件的该控制端接收该输出信号，该第四开关元件的该控制端接收该输入信号。
13.一种电平切换器，包括：
一输入侧逻辑单元，接收一输入信号并产生一互补的输入信号对，其输入信号与该互补的输入信号对操作在一核心电压与一接地电压之间；
一锁存单元，包括：
一第一P型晶体管，源极接收一输出入电压，漏极连接至一第一节点，栅极连接至一第二节点；
一第二P型晶体管，源极接收该输出入电压，漏极连接至该第二节点，栅极连接至该第一节点；以及
一负载单元，连接至该第一节点与该第二节点，并根据该互补的输入信号对使得该第一节点与该第二节点产生一第一信号以及一反相的第一信号对；
一占空度校准电路，连接至该第一节点以及该第二节点，当该第一信号的电平切换快于该反相的第一信号时，根据该第一信号输出一反相的输出信号，以及，当该反相的第一信号的电平切换快于该第一信号时，根据该反相的第一信号输出该反相的输出信号；以及
一输出侧缓冲单元，接收该反相的输出信号，并据以产生该互补的输出信号对，使得该互补的输出信号对操作在该输出入电压与该接地电压之间；
其中，该锁存单元还包括一第一开关单元与一第二开关单元，该第一开关单元包括一第一开关元件与一第二开关元件串接于该输出入电压与该第一节点之间，该第一开关元件的一控制端接收该第一信号，该第二开关元件的一控制端接收该互补的输入信号对中的一个信号；以及，该第二开关单元包括一第三开关元件与一第四开关元件串接于该输出入电压与该第二节点之间，该第三开关元件的一控制端接收该反相的第一信号，该第四开关元件的一控制端接收该互补的输入信号对中的另一个信号。
14.如权利要求13所述的电平切换器，其中，该输入侧逻辑单元包括一第一反相器，输入端接收该输入信号，输出端产生反相的该输入信号，且该输入信号与反相的该输入信号作为该互补的输入信号对。
15.如权利要求14所述的电平切换器，其中该负载单元包括：
一第一N型晶体管，源极连接至一接地端，栅极接收该反相的输入信号；
一第二N型晶体管，源极连接至该接地端，栅极接收该输入信号；
一第三N型晶体管，源极连接至该第一N型晶体管漏极，栅极接收一第一偏压；
一第四N型晶体管，源极连接至该第二N型晶体管漏极，栅极接收该第一偏压；
一第五N型晶体管，源极连接至该第三N型晶体管漏极，栅极接收一第二偏压，漏极连接至该第一节点；以及
一第六N型晶体管，源极连接至该第四N型晶体管漏极，栅极接收该第二偏压，漏极连接至该第二节点。
16.如权利要求15所述的电平切换器，其中该第一N型晶体管、该第二N型晶体管、该第三N型晶体管、与该第四N型晶体管为一薄氧化层元件；以及，该第五N型晶体管与该第六N型晶体管为一厚氧化层元件。
17.如权利要求15所述的电平切换器，其中该第一偏压为该核心电压，该第二偏压为该输出入电压。
18.如权利要求14所述的电平切换器，其中该负载单元包括：
一第一N型晶体管，源极连接至一接地端，栅极接收该反相的输入信号，漏极连接至该第一节点；以及
一第二N型晶体管，源极连接至该接地端，栅极接收该输入信号，漏极连接至该第二节点。
19.如权利要求18所述的电平切换器，其中该第一N型晶体管、该第二N型晶体管为一厚氧化层元件。
20.如权利要求14所述的电平切换器，其中，该第一开关元件与该第三开关元件为P型晶体管，该第二开关元件与该第四开关元件为N型晶体管，该第一开关元件的该控制端接收该第一信号，该第二开关元件的该控制端接收该输入信号，该第三开关元件的该控制端接收该反相的第一信号，该第四开关元件的该控制端接收该反相的输入信号。
21.如权利要求14所述的电平切换器，其中，该第一开关元件、该第二开关单元、该第三开关元件、与该第四开关单元为N型晶体管，该第一开关元件的该控制端接收该反相的第一信号，该第二开关元件的该控制端接收该输入信号，该第三开关元件的该控制端接收该第一信号，该第四开关元件的该控制端接收该反相的输入信号。
22.如权利要求14所述的电平切换器，其中，该第一开关元件、该第二开关单元、该第三开关元件、与该第四开关单元为P型晶体管，该第一开关元件的该控制端接收该第一信号，该第二开关元件的该控制端接收该反相的输入信号，该第三开关元件的该控制端接收该反相的第一信号，该第四开关元件的该控制端接收该输入信号。
23.如权利要求14所述的电平切换器，其中，该第一开关元件与该第三开关元件为N型晶体管，该第二开关元件与该第四开关元件为P型晶体管，该第一开关元件的该控制端接收该反相的第一信号，该第二开关元件的该控制端接收该反相的输入信号，该第三开关元件的该控制端接收该第一信号，该第四开关元件的该控制端接收该输入信号。
24.如权利要求13所述的电平切换器，其中，该占空度校准电路包括：
一第三P型晶体管，栅极连接至该第一节点，源极连接至该输出入电压；
一第七N型晶体管，栅极连接至该第一节点，源极连接至该接地电压，漏极连接至该第三P型晶体管漏极；
一第四P型晶体管，栅极连接至该第二节点，漏极连接至该接地电压；以及
一第八N型晶体管，栅极连接至该第二节点，漏极连接至该输出入电压，源极连接至该第四P型晶体管源极。
CN201210073299.4A 2012-02-21 2012-03-19 具有低输入电压转宽范围高输出电压的高速电平切换器 Expired - Fee Related CN103259521B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101105697A TWI451698B (zh) 2012-02-21 2012-02-21 具有低輸入電壓轉寬範圍高輸出電壓的高速準位切換器
TW101105697 2012-02-21

Publications (2)

Publication Number Publication Date
CN103259521A true CN103259521A (zh) 2013-08-21
CN103259521B CN103259521B (zh) 2015-09-30

Family

ID=48963259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210073299.4A Expired - Fee Related CN103259521B (zh) 2012-02-21 2012-03-19 具有低输入电压转宽范围高输出电压的高速电平切换器

Country Status (3)

Country Link
US (1) US8669803B2 (zh)
CN (1) CN103259521B (zh)
TW (1) TWI451698B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106301349A (zh) * 2015-05-14 2017-01-04 中芯国际集成电路制造(上海)有限公司 高电压电平转换电路
CN108667450A (zh) * 2017-03-29 2018-10-16 台湾积体电路制造股份有限公司 位准移位器与位准移位方法
CN112491408A (zh) * 2019-09-11 2021-03-12 成都锐成芯微科技股份有限公司 一种电平转换电路

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9054694B2 (en) * 2012-05-31 2015-06-09 Agency for Science, Technology Research Circuit arrangements and methods of operating the same
US9197214B2 (en) * 2013-07-30 2015-11-24 Broadcom Corporation High speed level shifter with amplitude servo loop
JP6088936B2 (ja) * 2013-08-07 2017-03-01 ルネサスエレクトロニクス株式会社 レベルシフタ
US8981831B1 (en) * 2013-09-11 2015-03-17 International Business Machines Corporation Level shifter with built-in logic function for reduced delay
US9780790B2 (en) 2015-02-18 2017-10-03 Microsemi SoC Corporation High speed level shifter circuit
CN105811961B (zh) * 2016-03-04 2019-01-22 广州时艺音响科技有限公司 一种无源极电阻的大功率场效应管互补输出电路
US9859894B1 (en) * 2017-01-26 2018-01-02 Elite Semiconductor Memory Technology Inc. Level shifting circuit and integrated circuit
US9997208B1 (en) * 2017-03-29 2018-06-12 Qualcomm Incorporated High-speed level shifter
KR102423675B1 (ko) * 2017-09-22 2022-07-22 주식회사 디비하이텍 레벨 쉬프터, 및 이를 포함하는 소스 드라이버, 게이트 드라이버, 및 디스플레이 장치
CN108649931B (zh) * 2018-02-12 2019-03-05 南京胜跃新材料科技有限公司 一种占空比可调的高速电平移位器电路
JP7097749B2 (ja) * 2018-06-05 2022-07-08 エイブリック株式会社 レベルシフト回路
US10804902B1 (en) 2019-12-31 2020-10-13 Silicon Storage Technology, Inc. Level shifter for integrated circuit
US10804884B1 (en) * 2020-01-22 2020-10-13 M31 Technology Corporation Voltage tolerant level shifter
US11632110B2 (en) * 2020-08-10 2023-04-18 Mediatek Inc. High speed circuit with driver circuit
US11855450B2 (en) 2021-10-29 2023-12-26 Nxp B.V. ESD protection circuit with GIDL current detection

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1764069A (zh) * 2005-09-30 2006-04-26 威盛电子股份有限公司 电压电平转换器
US20100123505A1 (en) * 2008-11-18 2010-05-20 Taiwan Semiconductor Manufacturing Co., Ltd. Ultra-low voltage level shifting circuit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4450371A (en) * 1982-03-18 1984-05-22 Rca Corporation Speed up circuit
US4532436A (en) * 1983-09-30 1985-07-30 Rca Corporation Fast switching circuit
JP3173247B2 (ja) * 1993-09-29 2001-06-04 ソニー株式会社 レベルシフタ
GB2390239B (en) * 2002-06-25 2006-11-08 Micron Technology Inc Voltage level shifting circuit with improved switching speed
US6650168B1 (en) 2002-09-30 2003-11-18 Taiwan Semiconductor Manufacturing Company High-speed level shifter using zero-threshold MOSFETS
US6853234B2 (en) * 2003-06-09 2005-02-08 International Business Machines Corporation Level shift circuitry having delay boost
TWI334695B (en) * 2005-09-20 2010-12-11 Via Tech Inc Voltage level shifter
US7554360B1 (en) * 2005-10-06 2009-06-30 Marvell International Ltd. High speed level shifter circuit in advanced CMOS technology
US8319540B2 (en) * 2010-07-01 2012-11-27 Integrated Device Technology, Inc. Apparatuses and methods for a voltage level shifting
CN101969305B (zh) * 2010-11-09 2012-09-05 威盛电子股份有限公司 电位转换电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1764069A (zh) * 2005-09-30 2006-04-26 威盛电子股份有限公司 电压电平转换器
US20100123505A1 (en) * 2008-11-18 2010-05-20 Taiwan Semiconductor Manufacturing Co., Ltd. Ultra-low voltage level shifting circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NIGEL BROOKE: "逻辑电平转换器", 《国外电子元器件》, no. 08, 22 August 2003 (2003-08-22), pages 73 - 75 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106301349A (zh) * 2015-05-14 2017-01-04 中芯国际集成电路制造(上海)有限公司 高电压电平转换电路
CN106301349B (zh) * 2015-05-14 2019-09-20 中芯国际集成电路制造(上海)有限公司 高电压电平转换电路
CN108667450A (zh) * 2017-03-29 2018-10-16 台湾积体电路制造股份有限公司 位准移位器与位准移位方法
CN108667450B (zh) * 2017-03-29 2022-08-09 台湾积体电路制造股份有限公司 位准移位器与位准移位方法
CN112491408A (zh) * 2019-09-11 2021-03-12 成都锐成芯微科技股份有限公司 一种电平转换电路
CN112491408B (zh) * 2019-09-11 2022-07-29 成都锐成芯微科技股份有限公司 一种电平转换电路

Also Published As

Publication number Publication date
TW201336232A (zh) 2013-09-01
TWI451698B (zh) 2014-09-01
US20130214838A1 (en) 2013-08-22
CN103259521B (zh) 2015-09-30
US8669803B2 (en) 2014-03-11

Similar Documents

Publication Publication Date Title
CN103259521B (zh) 具有低输入电压转宽范围高输出电压的高速电平切换器
CN105471410B (zh) 具有低时钟功率的触发器
EP2241009B1 (en) Low-swing cmos input circuit
CN104135268B (zh) 适用于ddr的信号传输电路
CN104113211B (zh) 一种应用于能量获取系统的低功耗迟滞电压检测电路
CN103795401A (zh) 一种输出电平可控制的输出单元电路
CN107733421A (zh) 用于将与时钟信号有关的异步数据信号进行锁存的数据同步器
CN103346780A (zh) Mos管与单电子晶体管混合结构的可复用逻辑门
CN101227183B (zh) 施密特触发电路
US20110158378A1 (en) Neuron MOS Transistor based Multi-Valued Counter Unit and Multi-Digit Multi-Valued Counter
CN104205650B (zh) 基于反相器和开关电容器的静噪检测器装置和方法
CN110324027B (zh) 一种具有电平移位功能的比较器
CN105162468B (zh) 一种带有电压自举的高速基准缓冲电路
CN208985029U (zh) 电压转换电路及数据运算单元、芯片、算力板和计算设备
You et al. An ultra-low leakage energy efficient level shifter with wide conversion range
CN108768382A (zh) 输入缓冲器及具有其的芯片
CN105827232B (zh) 一种改善sslc电平转换电路负偏压温度不稳定性的恢复电路
CN104299647A (zh) 负压转换电路
CN208539883U (zh) 输入缓冲器及具有其的芯片
CN202435358U (zh) 基于set/mos混合结构的d触发器
CN102255499B (zh) 电压稳压器
CN207475520U (zh) 一种连接在输入源极电压和输出负载之间的开关电路
CN103281063A (zh) Set/mos混合电路构成的选通逻辑电路
CN103246308B (zh) 多输入低压降稳压器
CN203340048U (zh) Mos管与单电子晶体管混合结构的可复用逻辑门

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150930

Termination date: 20190319

CF01 Termination of patent right due to non-payment of annual fee