TWI538404B - 準位切換器 - Google Patents

準位切換器 Download PDF

Info

Publication number
TWI538404B
TWI538404B TW103135502A TW103135502A TWI538404B TW I538404 B TWI538404 B TW I538404B TW 103135502 A TW103135502 A TW 103135502A TW 103135502 A TW103135502 A TW 103135502A TW I538404 B TWI538404 B TW I538404B
Authority
TW
Taiwan
Prior art keywords
node
voltage
signal
logic level
level
Prior art date
Application number
TW103135502A
Other languages
English (en)
Other versions
TW201539982A (zh
Inventor
賴子能
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Publication of TW201539982A publication Critical patent/TW201539982A/zh
Application granted granted Critical
Publication of TWI538404B publication Critical patent/TWI538404B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018514—Interface arrangements with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc-Dc Converters (AREA)
  • Read Only Memory (AREA)
  • Logic Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Non-Volatile Memory (AREA)

Description

準位切換器
本發明係為一種準位切換器(level shifter)，特別是一種具電流鏡電路(current mirroring circuit)的準位切換器。
眾所周知，準位切換器可接收電壓範圍較小的輸入信號並將其對應地轉換為電壓範圍較大的輸出信號。
請參考第1圖，其所繪示為習知準位切換器的電路圖。習知準位切換器100中，輸入信號Sin可在第一高邏輯準位與低邏輯準位之間變化，輸出信號Sout可在第二高邏輯準位與低邏輯準位之間變化。其中，低邏輯準位為第一電壓Vss、第一高邏輯準位為第二電壓Vdd，第二高邏輯準位為第三電壓Vpp。
第一反相器110運作於第二電壓Vdd與第一電壓Vss之間，可將輸入信號Sin轉換為反相的輸入信號Sinb。再者，第二反相器122與第三反相器123運作於第三電壓Vpp與第一電壓Vss之間。其中，第三電壓Vpp大於第二電壓Vdd；且第二電壓Vdd大於第一電壓Vss。
電晶體Mp1源極接收第三電壓Vpp，汲極連接至節點a1，閘極連接至節點a2；電晶體Mp2源極接收第三電壓Vpp，汲極連接至節點a2、閘極連接至節點a1；電晶體Mn1源極接收第一電壓Vss，汲極連接至節點a1，閘極接收輸入信號Sin；電晶體Mn2源極接收第一電壓Vss，汲極連接至節點a2、閘極接收反相的輸入信號Sinb。
輸出緩衝單元120包括串接的第二反相器122與第 三反相器123。第二反相器122的輸入端連接至節點a2，第三反相器123的輸出端產生輸出信號Sout。
當輸入信號Sin為第一電壓Vss的低邏輯準位時，反相的輸入信號Sinb為第二電壓Vdd的第一高邏輯準位。此時，電晶體Mn2開啟(turn on)、電晶體Mn1關閉(turn off)、電晶體Mp1開啟(turn on)、電晶體Mp2關閉(turn off)；所以，節點a1為第三電壓Vpp、節點a2為第一電壓Vss，因此輸出緩衝單元120產生的輸出信號Sout為第一電壓Vss的低邏輯準位。
當輸入信號Sin為第二電壓Vdd的第一高邏輯準位時，反相的輸入信號Sinb為第一電壓Vss的低邏輯準位。此時，電晶體Mn1開啟、電晶體Mn2關閉、電晶體Mp2開啟、電晶體Mp1關閉；所以，節點a1為第一電壓Vss、節點a2為第三電壓Vpp，因此輸出緩衝單元120產生的輸出信號Sout為第三電壓Vpp的第二高邏輯準位。
習知的準位切換器100於輸入信號Sin轉換時，會造成電晶體Mn1、Mn2、Mp1、Mp2之間的競合(fighting)，將使得其閘延遲(gate delay)較長。換言之，輸入信號Sin由低邏輯準位轉換為第一高邏輯準位後，需要花費較長的時間才能使得輸出信號Sout由低邏輯準位轉換為第二高邏輯準位。同理，輸入信號Sin由第一高邏輯準位轉換為低邏輯準位後，也需要花費較長的時間才能使得輸出信號Sout由第二高邏輯準位轉換為低邏輯準位。因此，需要設計一個具備低閘延遲的準位切換器。
本發明係有關於一種準位切換器，包括：一差動輸入對電路，連接至一第一節點、一第二節點、與一第一電壓，且該差動輸入對電路具有一第一信號輸入端接收一輸入信號以及一第二信號輸入端接收一反相的輸入信號；其中，該輸入信號與該反相的輸入信號在一第一高邏輯準位與一低邏輯準位之間變 化，且該低準位為一第一電壓，該第一高邏輯準位為一第二電壓；一電流鏡電路，連接至一第三電壓，且該電流鏡電路具有一第一電流輸出端連接至一第三節點以及一第二電流輸出端連接至該第二節點，且該第二節點的一電壓信號係為一輸出信號；一開關電路，連接於該第一節點與該第三節點之間，並具有一第一控制端；一第一保持電路，連接於該第三電壓與該第三節點之間，並具有一第二控制端連接至該第一信號輸入端；一第二保持電路，連接於該第三電壓與該第二節點之間，並具有一第三控制端連接至該第二信號輸入端以及一第四控制端；以及一輸出緩衝電路，連接於該第二節點以接收該輸出信號，並產生一反相的輸出信號，其中該輸出信號與該反相的輸出信號在一第二高邏輯準位與該低邏輯準位之間變化，且該第二高邏輯準位為該第三電壓；其中，當該輸入信號為該低邏輯準位時，該第一保持電路動作、該第二保持電路不動作、該開關電路為一閉合狀態且該輸出信號為該低邏輯準位；以及，當該輸入信號為該第一高邏輯準位時，該第一保持電路不動作、該第二保持電路動作、該開關電路為一打開狀態且該輸出信號為該第二高邏輯準位。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
100‧‧‧準位切換器
110、122、123‧‧‧反相器
120‧‧‧輸出緩衝單元
200‧‧‧準位切換器
210‧‧‧輸入差動對電路
220‧‧‧輸出緩衝電路
221、222‧‧‧反相器
230‧‧‧電流鏡電路
240‧‧‧開關電路
250‧‧‧第一保持電路
260‧‧‧第二保持電路
第1圖所繪示為習知準位切換器的電路圖。
第2圖所繪示為本發明準位切換器的電路圖。
第3A圖與第3B圖所繪示為本發明準位切換器在二個穩態期間(steady state period)的電路示意圖。
第4圖所繪示為本發明準位切換器的相關信號示意圖。
請參考第2圖，其所繪示為本發明準位切換器的電路圖。準位切換器200中，輸入信號Sin與反相的輸入信號Sinb可在第一高邏輯準位與低邏輯準位之間變化；再者，輸出信號Sout與反相的輸出信號Soutb可在第二高邏輯準位與低邏輯準位之間變化。其中，第一高邏輯準位為第二電壓Vdd，低邏輯準位為第一電壓Vss，第二高邏輯準位為第三電壓Vpp。其中，第三電壓Vpp大於第二電壓Vdd；且第二電壓Vdd大於第一電壓Vss。
準位切換器200包括：電流鏡電路(current mirror circuit)230、輸入差動對電路(differential input pair circuit)210、輸出緩衝電路(output buffering circuit)220、第一保持電路(keeper circuit)250、第二保持電路260以及開關電路(switching circuit)240。
輸入差動對電路210包括電晶體Mn1與電晶體Mn2。電晶體Mn1汲極連接至節點a、源極接收第一電壓Vss、閘極接收輸入信號Sin；電晶體Mn2源極接收第一電壓Vss、閘極接收反相的輸入信號Sinb、汲極連接至節點b。
電流鏡電路230包括電晶體Mp1與電晶體Mp2。電晶體Mp1源極接收第三電壓Vpp、閘極與汲極連接至節點c；電晶體Mp2源極接收第三電壓Vpp、閘極連接至節點c、汲極連接至節點b。
開關電路240包括電晶體Mn3汲極連接於節點c、源極連接於節點a、閘極接收反相的輸出信號Soutb。基本上，開關電路240係以閘極為控制端，控制開關電路240處於閉合狀態(close state)或者打開狀態(open state)，因此開關電路240也可以用P型電晶體來實現。
第一保持電路250包括電晶體Mp3，源極接收第三電壓Vpp、汲極連接至節點c、閘極接收輸入信號Sin。當輸入信號Sin為低邏輯準位時，第一保持電路250動作；當輸入信號Sin為第一高邏輯準位時，第一保持電路250不動作。
第二保持電路260包括電晶體Mp4與電晶體Mp5。電晶體Mp4源極接收第三電壓Vpp、閘極接收反相的輸入信號Sinb；電晶體Mp5源極連接至電晶體Mp4汲極、汲極連接至節點b、閘極接收反相的輸出信號Soutb。基本上，電晶體Mp4與電晶體Mp5閘極接收的信號可以互換。亦即，電晶體Mp4閘極接收反相的輸出信號Soutb，電晶體Mp5閘極接收反相的輸入信號Sinb。再者，第二保持電路260僅在反相的輸入信號Sinb以及反相的輸出信號同時為低邏輯準位時動作；而其他狀況，第二保持電路260不動作。
輸出緩衝電路220包括串接的反相器221與反相器222。反相器221的輸入端連接至節點b，反相器221的輸出端產生反相的輸出信號Soutb；反相器222的輸入端接收反相的輸出信號Soutb，輸出端產生輸出信號Sout。眾所周知，節點b上信號Vb與輸出信號Sout非常類似。換句話說，在不考慮準位切換器200之驅動強度(driving strength)的情況下，節點b上信號Vb也可以視為輸出信號Sout。此時，輸出緩衝電路220中只需要一個反相器221來產生反相的輸出信號Soutb即可。
請參照第3A圖與第3B圖，其所繪示為本發明準位切換器在二個穩態期間(steady state period)的電路示意圖。
如第3A圖所示，於第一穩態期間，輸入信號Sin為低邏輯準位且反相的輸入信號Sinb為第一高邏輯準位。此時，電晶體Mn2開啟(turn on)、電晶體Mn1關閉(turn off)、第一保持電路動作(activate)、第二保持電路260不動作。由於電晶體Mn1關閉，所以電流鏡電路230不動作並且無法產生電流。再者，由於電晶體Mn2開啟，節點b的信號Vb以及輸出信號Sout皆為低邏輯準位，反相的輸出信號Sout為第二高邏輯準位，並且使得開關電路240為閉合狀態(close state)。
很明顯地，於第一穩態期間，輸入信號Sin為低邏輯準位時，輸出信號Sout為低邏輯準位。並且，由於電流鏡電路 230不動作，所以準位切換器200中不會產生任何漏電流(leakage current)。換言之，在第一穩態期間，準位切換器200中的Ip為零，因此不會造成電能損耗(power consumption)。
當輸入信號Sin由低邏輯準位轉換為第一高邏輯準位後的第一暫態期間(transient state period)，第一保持電路25(0不動作、電晶體Mn1開啟、電晶體Mn2關閉使得電流鏡電路230動作。因此，節點b的信號Vb上升至(Vpp-Vsdp2)，使得反相的輸出信號Soutb為低邏輯準位，並使得開關電路240為打開狀態(open state)。其中，Vsdp2為電晶體Mp2的源汲電壓。
當反相的輸出信號Soutb為低邏輯準位，第二保持電路260動作，並繼續將節點b的信號Vb上拉至第三電壓Vpp。之後，進入第二穩態期間。
如第3B圖所示，於第二穩態期間，輸入信號Sin為第一高邏輯準位且反相的輸入信號Sinb為低邏輯準位。此時，電晶體Mn1開啟、電晶體Mn2關閉、第一保持電路不動作、第二保持電路260動作、開關電路240為打開狀態。由於開關電路240為打開狀態，所以電流鏡電路230不動作並且無法產生電流。再者，第二保持電路260動作，節點b的信號Vb以及輸出信號Sout皆為第二高邏輯準位，反相的輸出信號Sout為低邏輯準位。
同理，於第二穩態期間，輸入信號Sin為第一高邏輯準位時，輸出信號Sout為第二高邏輯準位。並且，由於電流鏡電路230不動作，所以準位切換器200中不會產生任何漏電流。換言之，在第二穩態期間，準位切換器200中的Ip為零，不會造成電能損耗。
當輸入信號Sin由第一高邏輯準位轉換為低邏輯準位後的第二暫態期間，第一保持電路250動作、第二保持電路260不動作、電晶體Mn1關閉、電晶體Mn2開啟。因此，節點b的信號Vb下降至第一電壓Vss，並使得反相的輸出信號Soutb為第二高邏輯準位。
當反相的輸出信號Soutb為第二高邏輯準位時，開關電路240為閉合狀態(close state)。之後，進入第一穩態期間。
由以上的說明可知，本發明的準位切換器中具有電流鏡電路。再者，根據本發明的實施例，準位切換器之第一電壓Vss可設定為接地電壓；第二電壓Vdd可設定在0.8V~1.38V；第三電壓可設定在1.53V~6.4V。換言之，本發明之準位切換器可將低輸入電壓轉寬範圍高輸出電壓(wide-range high output voltage)。
請參照第4圖，其所繪示為本發明準位切換器的相關信號示意圖。其中，第二電壓Vdd為0.8V，第一電壓Vss為0V，第三電壓Vpp為6V。於第一穩態期間SS1，輸入信號Sin為低邏輯準位、反相的輸入信號Sinb為第一高邏輯準位、節點c的信號Vc為第三電壓Vpp、節點b的信號Vb為第一電壓Vss、輸出信號Sout為低邏輯準位、反相的輸出信號Soutb為第二高邏輯準位。此時，準位切換器200中的電流Ip為零，所以不會造成電能損耗。
於輸入信號Sin轉換為第一高邏輯準位且反相的輸入信號Sinb轉換為低邏輯準位之後的第一暫態期間TS1，節點c的信號Vc產生變化，使得電流鏡電路230動作，並產生電流Ip。而在第一暫態期間TS1，節點b的信號Vb會上升至第三電壓Vpp、輸出信號Sout會轉換為第二高邏輯準位、反相的輸出信號Soutb轉換為低邏輯準位。之後，進入第二穩態期間SS2。
於第二穩態期間SS2，輸入信號Sin為第一高邏輯準位、反相的輸入信號Soutb為低邏輯準位、節點c的信號Vc為第三電壓Vpp、節點b的信號Vb為第三電壓Vpp、輸出信號Sout為第二高邏輯準位、反相的輸出信號Sout為低邏輯準位。此時，準位切換器200中的電流Ip為零，所以不會造成電能損耗。
於輸入信號Sin轉換為低邏輯準位且反相的輸入信號Sinb轉換為第一高邏輯準位之後的第二暫態期間TS2，節點c的信號Vc產生變化，使得電流鏡電路230動作，並產生電流Ip。 而在第二暫態期間TS2，節點b的信號Vb會下降至第一電壓Vss、輸出信號Sout會轉換為低邏輯準位、反相的輸出信號Soutb轉換為第二高邏輯準位。之後，進入第一穩態期間SS1。並且，隨著輸入信號Sin的變化而在四個期間轉換。再者，由輸入信號Sin與輸出信號Sout之間的關係可知，本發明的準位切換器之閘延遲(gate delay)小於2ns。
由以上的說明可知，本發明的優點在於提出一種具有電流鏡電路的準位切換器，其可將低輸入電壓轉寬範圍高輸出電壓，並具備較短的閘延遲，且達成具有高速轉換能力的準位切換器。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200‧‧‧準位切換器
210‧‧‧輸入差動對電路
220‧‧‧輸出緩衝電路
221、222‧‧‧反相器
230‧‧‧電流鏡電路
240‧‧‧開關電路
250‧‧‧第一保持電路
260‧‧‧第二保持電路

Claims (9)

  1. 一種準位切換器，包括：一差動輸入對電路，連接至一第一節點、一第二節點、與一第一電壓，且該差動輸入對電路具有一第一信號輸入端接收一輸入信號以及一第二信號輸入端接收一反相的輸入信號；其中，該輸入信號與該反相的輸入信號在一第一高邏輯準位與一低邏輯準位之間變化，且該低準位為該第一電壓，該第一高邏輯準位為一第二電壓；一電流鏡電路，連接至一第三電壓，且該電流鏡電路具有一第一電流輸出端連接至一第三節點以及一第二電流輸出端連接至該第二節點，且該第二節點的一電壓信號係為一輸出信號；一開關電路，連接於該第一節點與該第三節點之間，並具有一第一控制端；一第一保持電路，連接於該第三電壓與該第三節點之間，並具有一第二控制端直接連接至該第一信號輸入端；一第二保持電路，連接於該第三電壓與該第二節點之間，並具有一第三控制端連接至該第二信號輸入端以及一第四控制端；以及一輸出緩衝電路，連接於該第二節點以接收該輸出信號，並產生一反相的輸出信號，其中該輸出信號與該反相的輸出信號在一第二高邏輯準位與該低邏輯準位之間變化，且該第二高邏輯準位為該第三電壓；其中，當該輸入信號為該低邏輯準位時，該第一保持電路動作、該第二保持電路不動作、該開關電路為一閉合狀態且該輸出信號為該低邏輯準位；以及，當該輸入信號為該第一高邏輯準位時，該第一保持電路不動作、該第二保持電路動作、該開關電路為一打開狀態且該輸出信號為該第二高邏輯準位。
  2. 如申請專利範圍第1項所述之準位切換器，其中該第三電壓大於該第二電壓且該第二電壓大於該第一電壓。
  3. 如申請專利範圍第1項所述之準位切換器，其中該差動輸入對電路包括：一第一n型電晶體，汲極連接至該第一節點，源極接收該第一電壓，閘極為該第一信號輸入端；以及一第二n型電晶體，汲極連接至該第二節點，源極接收該第一電壓，閘極為該第二信號輸入端。
  4. 如申請專利範圍第3項所述之準位切換器，其中該電流鏡電路包括：一第一p型電晶體，汲極與閘極連接至該第三節點，源極接收該第三電壓；以及一第二p型電晶體，閘極連接至該第三節點，汲極連接至該第二節點，源極接收該第三電壓。
  5. 如申請專利範圍第4項所述之準位切換器，其中該開關電路包括：一第三n型電晶體，汲極連接於該第三節點，源極連接於該第一節點、閘極為該第一控制端接收該反相的輸出信號。
  6. 如申請專利範圍第5項所述之準位切換器，其中該第一保持電路包括：一第三p型電晶體，汲極連接於該第三節點，源極接收該第三電壓、閘極為該第二控制端接收該輸入信號。
  7. 如申請專利範圍第6項所述之準位切換器，其中該第二保持電路包括：一第四p型電晶體，源極接收該第三電壓、閘極為該第三控制端接收該反相的輸入信號；以及 一第五p型電晶體，閘極為該第四控制端接收該反相的輸出信號，汲極連接至該第二節點，源極連接至該第四p型電晶體的汲極。
  8. 如申請專利範圍第7項所述之準位切換器，其中該輸出緩衝電路包括：一第一反相器，輸入端連接至該第二節點，輸出端產生該反相的輸出信號。
  9. 如申請專利範圍第8項所述之準位切換器，其中該輸出緩衝電路更包括：一第二反相器，輸入端連接至第一反相器的輸出端。
TW103135502A 2014-04-02 2014-10-14 準位切換器 TWI538404B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201461973852P 2014-04-02 2014-04-02
US14/307,879 US9257190B2 (en) 2014-04-02 2014-06-18 Level shifter

Publications (2)

Publication Number Publication Date
TW201539982A TW201539982A (zh) 2015-10-16
TWI538404B true TWI538404B (zh) 2016-06-11

Family

ID=54210328

Family Applications (3)

Application Number Title Priority Date Filing Date
TW103127075A TWI537961B (zh) 2014-04-02 2014-08-07 非揮發性記憶體裝置及其抹除方法
TW103135502A TWI538404B (zh) 2014-04-02 2014-10-14 準位切換器
TW103145745A TWI519046B (zh) 2014-04-02 2014-12-26 具低漣波輸出信號的電荷泵電壓調整器與相關控制方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW103127075A TWI537961B (zh) 2014-04-02 2014-08-07 非揮發性記憶體裝置及其抹除方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW103145745A TWI519046B (zh) 2014-04-02 2014-12-26 具低漣波輸出信號的電荷泵電壓調整器與相關控制方法

Country Status (3)

Country Link
US (4) US9196367B2 (zh)
CN (2) CN104978997A (zh)
TW (3) TWI537961B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160072651A1 (en) * 2014-09-04 2016-03-10 Luxtera, Inc. Method and system for a multi-level encoded data path with decoder
CN105576967B (zh) * 2014-10-11 2018-07-24 中芯国际集成电路制造(上海)有限公司 升压转换电路
US9385722B2 (en) 2014-11-25 2016-07-05 Intel Corporation Voltage level shifter circuit
CN105896962B (zh) * 2016-06-12 2018-06-05 北京兆易创新科技股份有限公司 一种电荷泵控制电路
CN106787689B (zh) * 2016-12-26 2023-09-19 格科微电子（上海）有限公司 一种电荷泵装置及其反馈控制方法
US20180196681A1 (en) * 2017-01-10 2018-07-12 Qualcomm Incorporated Selective processor wake-up in an electronic device
US11190182B2 (en) * 2017-02-13 2021-11-30 Skyworks Solutions, Inc. Control circuitry for silicon-on-insulator chip
JP2018186400A (ja) * 2017-04-26 2018-11-22 ラピスセミコンダクタ株式会社 レベルシフト回路
CN107395012B (zh) * 2017-08-04 2023-05-16 杰华特微电子股份有限公司 一种电荷泵电路及其控制方法
TWI636666B (zh) * 2017-09-26 2018-09-21 北京集創北方科技股份有限公司 高速低功耗電位轉換電路
CN110233570B (zh) * 2018-03-05 2020-09-01 长鑫存储技术有限公司 控制电路及应用其的电荷泵
KR102519602B1 (ko) * 2018-12-17 2023-04-07 에스케이하이닉스 주식회사 레벨 쉬프터 및 이를 포함하는 드라이버 회로
US10892750B2 (en) 2018-05-31 2021-01-12 SK Hynix Inc. Semiconductor apparatus
US10985737B2 (en) * 2018-07-20 2021-04-20 Qualcomm Incorporated High-speed low-power level-shifting clock buffer
US10804794B2 (en) 2018-09-19 2020-10-13 Dialog Semiconductor (Uk) Limited System and method for controlling a charge pump
US10707845B2 (en) * 2018-11-13 2020-07-07 Marvell International Ltd. Ultra-low voltage level shifter
CN109671454B (zh) * 2018-11-16 2021-05-14 华南理工大学 一种差分逻辑存储器行列选择电路和芯片
CN111313694A (zh) * 2018-12-12 2020-06-19 北京兆易创新科技股份有限公司 一种电荷泵控制单元、电荷泵电路及非易失存储器
US10693367B1 (en) * 2019-02-19 2020-06-23 Rolls-Royce North American Technologies, Inc. Pre-charging circuit for power converters
CN112581997B (zh) * 2019-09-27 2022-04-12 长鑫存储技术有限公司 电源模块和存储器
US10911047B1 (en) * 2020-01-15 2021-02-02 Qualcomm Incorporated Level shifter with auto voltage-bias reliability protection
US11374400B2 (en) 2020-12-01 2022-06-28 Rolls-Royce Singapore Pte. Ltd. Topology of a solid state power controller with two mid-capacitors
KR20220076850A (ko) * 2020-12-01 2022-06-08 에스케이하이닉스 주식회사 내부 전압 생성 회로
US20230057051A1 (en) * 2021-08-20 2023-02-23 Semiconductor Components Industries, Llc Self clocked low power doubling charge pump
CN116168749B (zh) * 2023-03-06 2023-08-29 北京中电华大电子设计有限责任公司 嵌入式Flash存储器的驱动电路
CN116545239B (zh) * 2023-07-06 2024-01-16 芯耀辉科技有限公司 一种电荷泵系统、电源装置、存储器及电子设备

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3204666B2 (ja) 1990-11-21 2001-09-04 株式会社東芝 不揮発性半導体記憶装置
US5912842A (en) * 1995-11-14 1999-06-15 Programmable Microelectronics Corp. Nonvolatile PMOS two transistor memory cell and array
GB9921367D0 (en) 1999-09-09 1999-11-10 Sgs Thomson Microelectronics Level shifter
US6278317B1 (en) * 1999-10-29 2001-08-21 International Business Machines Corporation Charge pump system having multiple charging rates and corresponding method
JP4257196B2 (ja) * 2003-12-25 2009-04-22 株式会社東芝 半導体装置および半導体装置の駆動方法
US7199638B2 (en) * 2003-12-26 2007-04-03 Stmicroelectronics Pvt. Ltd. High speed voltage level translator
JP2006121654A (ja) * 2004-09-21 2006-05-11 Renesas Technology Corp レベル変換回路
KR100632951B1 (ko) 2004-09-22 2006-10-11 삼성전자주식회사 리플 안정화 기능을 갖는 고전압 발생 회로
US7244985B2 (en) 2005-09-06 2007-07-17 Ememory Technology Inc. Non-volatile memory array
US20070164789A1 (en) * 2006-01-17 2007-07-19 Cypress Semiconductor Corp. High Speed Level Shift Circuit with Reduced Skew and Method for Level Shifting
US7400527B2 (en) * 2006-03-16 2008-07-15 Flashsilicon, Inc. Bit symbol recognition method and structure for multiple bit storage in non-volatile memories
CN100435460C (zh) * 2006-05-24 2008-11-19 立锜科技股份有限公司 电荷泵的模式转换控制电路与方法
TWI466269B (zh) * 2006-07-14 2014-12-21 Semiconductor Energy Lab 非揮發性記憶體
JP2008146800A (ja) * 2006-11-17 2008-06-26 Sharp Corp 不揮発性半導体記憶装置の消去回路
US8189396B2 (en) * 2006-12-14 2012-05-29 Mosaid Technologies Incorporated Word line driver in a hierarchical NOR flash memory
US8320191B2 (en) * 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
US7940572B2 (en) * 2008-01-07 2011-05-10 Mosaid Technologies Incorporated NAND flash memory having multiple cell substrates
JP5072731B2 (ja) * 2008-06-23 2012-11-14 株式会社東芝 定電圧昇圧電源
US8837221B2 (en) * 2010-09-03 2014-09-16 Aplus Flash Technology, Inc. Write bias condition for 2T-string NOR flash cell
CN102468747A (zh) * 2010-11-19 2012-05-23 无锡芯朋微电子有限公司 一种电荷泵控制电路
CN102231597B (zh) * 2011-07-07 2014-01-08 中国科学院上海微系统与信息技术研究所 电荷泵及电荷泵工作方法
US8653877B2 (en) 2012-01-13 2014-02-18 National Tsing Hua University Current mirror modified level shifter
CN102684481A (zh) * 2012-05-24 2012-09-19 苏州脉科库博环保科技有限公司 一种宽输入范围低纹波电荷泵降压电路
CN103514954B (zh) * 2013-10-11 2016-08-17 芯成半导体（上海）有限公司 闪存的擦除方法、读取方法及编程方法

Also Published As

Publication number Publication date
CN104980010B (zh) 2017-11-03
TW201539458A (zh) 2015-10-16
US20150287467A1 (en) 2015-10-08
US9424939B2 (en) 2016-08-23
US9219409B2 (en) 2015-12-22
CN104978997A (zh) 2015-10-14
US9196367B2 (en) 2015-11-24
CN104980010A (zh) 2015-10-14
TW201539955A (zh) 2015-10-16
TWI519046B (zh) 2016-01-21
US20150288278A1 (en) 2015-10-08
TW201539982A (zh) 2015-10-16
US9257190B2 (en) 2016-02-09
TWI537961B (zh) 2016-06-11
US20160042795A1 (en) 2016-02-11
US20150288365A1 (en) 2015-10-08

Similar Documents

Publication Publication Date Title
TWI538404B (zh) 準位切換器
JP3884439B2 (ja) 半導体装置
JP2006279517A (ja) 電圧レベル変換回路及び半導体集積回路装置
JP5547451B2 (ja) パワーオンリセット回路
JP2007201704A (ja) レベルシフト回路
TWI547098B (zh) 高速時脈比較器與其方法
US9787310B2 (en) Level-shifter circuit for low-input voltages
JP2017079431A (ja) 電圧比較回路
TWI674755B (zh) 位準位移器
TWI584596B (zh) 轉壓器
JP2007166174A (ja) 出力回路
JP2007235815A (ja) レベル変換回路
KR101900391B1 (ko) Sr 래치를 이용한 셀프 리셋 레벨 시프터
Parimala et al. Subthreshold voltage to supply voltage level shifter using modified revised wilson current mirror
US9490808B2 (en) Sensing circuit
TWI566528B (zh) 軌對軌比較電路與其方法
KR20160005535A (ko) 반도체 장치의 리시버 회로
TWI520492B (zh) 轉壓器
JP2006148640A (ja) スイッチ回路
TWM531694U (zh) 電壓位準轉換器
TWM517481U (zh) 電壓位準轉換器
TWM598007U (zh) 高性能電壓位準轉換器
TWM565920U (zh) 電壓位準轉換器
JP2005025698A (ja) 基準電圧発生回路
JP2014168131A (ja) Ｃｍｏｓインバータ回路