CN112581997B - 电源模块和存储器 - Google Patents

电源模块和存储器 Download PDF

Info

Publication number
CN112581997B
CN112581997B CN201910923277.4A CN201910923277A CN112581997B CN 112581997 B CN112581997 B CN 112581997B CN 201910923277 A CN201910923277 A CN 201910923277A CN 112581997 B CN112581997 B CN 112581997B
Authority
CN
China
Prior art keywords
unit
switch
output
output end
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910923277.4A
Other languages
English (en)
Other versions
CN112581997A (zh
Inventor
季汝敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201910923277.4A priority Critical patent/CN112581997B/zh
Publication of CN112581997A publication Critical patent/CN112581997A/zh
Application granted granted Critical
Publication of CN112581997B publication Critical patent/CN112581997B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明涉及一种电源模块和一种存储器，所述电源模块包括：升压单元，具有一电源输出端，用于输出电源电压；使能单元，连接至所述电源输出端，用于输出使能信号，当所述电源输出端电压下降至设定值时，所述使能信号产生一上升沿；控制单元，包括：振荡器以及加速单元，所述振荡器与所述使能单元的输出端连接，所述振荡器受所述使能信号的上升沿触发，用于产生脉冲控制信号；所述加速单元与所述振荡器连接，且所述加速单元的控制端连接至所述使能单元的输出端，所述加速单元用于使所述振荡器输出脉冲控制信号的时刻提前；所述控制单元的输出端连接至所述升压单元，用于控制所述升压单元升高输出的电源电压。上述电源模块的瞬态响应能力提高。

Description

电源模块和存储器
技术领域
本发明涉及集成电路领域，尤其涉及一种电源模块和存储器。
背景技术
DRAM芯片中需要各种电源模块，例如电荷泵、线性稳压器等，为不同的功能模块(例如字线驱动电压VPP，背栅偏压电压VBB，位线预充电电压VCC/2等等)供电。在DRAM芯片工作过程中，各种操作模式之间会频繁切换，不同的操作模式下，各功能模块所汲取的电流会有差异，导致电源模块的输出电压发生变化。例如，在低功耗模式下，当重的负载突然发生时，电源模块的输出电压会被快速拉低，而电压模块启动升压具有一定延迟，在这段延迟的时间内，没有能量补给，电压模块的输出电压继续降低，导致输出电压产生较大下冲(under shot)，影响后续其他模块的工作。
因此，如何增强电源模块的瞬态响应，成为目前亟需解决的技术问题。
发明内容
本发明所要解决的技术问题是，提供一种电源模块及一种存储器，提高所述电源模块的瞬态响应能力，从而提高存储器的可靠性。
为了解决上述问题，本发明提供了一种电源模块，包括：升压单元，具有一电源输出端，用于输出电源电压；使能单元，连接至所述电源输出端，用于输出使能信号，当所述电源输出端电压下降至设定值时，所述使能信号产生一上升沿；控制单元，包括：振荡器以及加速单元，所述振荡器与所述使能单元的输出端连接，所述振荡器受所述使能信号的上升沿触发，用于产生脉冲控制信号；所述加速单元与所述振荡器连接，且所述加速单元的控制端连接至所述使能单元的输出端，所述加速单元用于使所述振荡器输出脉冲控制信号的时刻提前；所述控制单元的输出端连接至所述升压单元，用于将所述脉冲控制信号输出至所述升压单元，控制所述升压单元升高输出的电源电压。
可选的，所述升压单元为电荷泵浦电路。
可选的，所述使能单元包括：比较器和分压电路，所述分压电路一端连接至所述电源输出端，另一端接地，所述分压电路的输出端连接至所述比较器的负输入端，所述比较器的正输入端连接至参考电压端，所述参考电压端的电压值为所述设定值。
可选的，所述分压电路包括：第一分压电阻和第二分压电阻，所述第一分压电阻的第一端连接至所述电源输出端，所述第一分压电阻的第二端连接至所述第二分压电阻的第一端，所述第二分压电阻的第二端接地，所述第一分压电阻和所述第二分压电阻的连接端作为所述分压电路的输出端。
可选的，所述振荡器包括：开关单元、充电单元以及比较器；所述开关单元一端耦合至所述使能单元的输出端，另一端连接至所述充电单元，用于根据所述使能单元输出的信号控制所述充电单元的充电状态；所述充电单元输出端连接至所述比较器的正输入端，所述比较器的负输入端连接至一参考电压端，所述比较器根据所述正输入端的电压变化，输出脉冲控制信号；且所述比较器的输出端还耦合至一反馈端，所述反馈端的信号与所述比较器的输出信号同相；所述反馈端连接至所述开关单元，向所述开关单元提供反馈信号。
可选的，所述充电单元包括：第一电流源和第一电容；所述第一电流源一端连接至电源端，另一端通过第一开关耦合至所述第一电容的第一端，所述第一电容的第二端接地，所述第一电容的第一端作为所述充电单元的输出端连接至所述比较器的正输入端。
可选的，所述第一开关耦合至所述使能单元的输出端，由所述使能单元输出的使能信号控制所述第一开关的状态。
可选的，所述加速单元包括：上升沿检测电路、锁存器和第二电流源；所述第二电流源一端连接至所述电源端，另一端通过第二开关耦合至所述第一电容的第一端；所述上升沿检测电路的输入端连接至所述使能单元的输出端，所述上升沿检测电路的输出端连接至所述锁存器的置位端；所述锁存器的输出端耦合至所述第二开关的控制端，用于控制所述第二开关的通断状态；所述反馈端还连接至所述锁存器的复位端，向所述加速单元提供复位信号。
可选的，所述加速单元包括：上升沿检测电路、锁存器、第三开关和第四开关；所述比较器的负输入端通过所述第三开关耦合至第一参考电压端，所述比较器的负输入端通过所述第四开关耦合至第二参考电压端，所述第二参考电压端电压小于所述第一参考电压端电压；所述上升沿检测电路的输入端连接至所述使能单元的输出端，所述上升沿检测电路的输出端连接至所述锁存器的置位端；所述锁存器的输出端耦合至所述第三开关和所述第四开关的控制端，用于控制所述第三开关和所述第四开关的通断状态；所述反馈端还连接至所述锁存器的复位端，向所述加速单元提供复位信号；在所述使能单元输出的使能信号产生上升沿时，所述第三开关断开，所述第四开关导通。
可选的，所述加速单元包括：上升沿检测电路、锁存器、第二电容和第五开关；所述上升沿检测电路的输入端连接至所述使能单元的输出端，所述上升沿检测电路的输出端连接至所述锁存器的置位端；所述锁存器的输出端耦合至所述第五开关的控制端；所述第二电容的第一端通过所述第五开关耦合至所述第一电流源的输出端，第二端接地；所述反馈端还连接至所述锁存器的复位端，向所述加速单元提供复位信号；当所述使能单元输出的使能信号产生上升沿时，所述第五开关断开。
可选的，所述开关单元包括：第一反相器、或非门、第二反相器以及MOS晶体管，所述第一反相器的输入端连接至所述使能单元的输出端，所述第一反相器的输出端连接至所述或非门的第一输入端，所述或非门的输出端连接至所述第二反相器的输入端，所述或非门的第二输入端连接至所述反馈端，所述第二反相器的输出端连接至所述MOS晶体管的栅极，所述MOS晶体管的漏极连接至所述第一电容的第一端，所述MOS晶体管的源极接地。
本发明的技术方案还提供一种存储器，包括上述任一项所述的电源模块。
本发明的电源模块的加速单元能够使得振荡器被使能后产生脉冲控制信号的时刻前移，从而更早输出脉冲信号，及时对电源输出端补充能量，从而减小输出电压的跌落，防止后续电路发生错误。
附图说明
图1a为本发明现有技术的电源模块的结构示意图；
图1b为本发明现有技术的电源模块的各个信号的时序示意图；
图2为本发明一具体实施方式的电源模块的结构示意图；
图3为本发明一具体实施方式的电源模块的升压单元的具体电路结构示意图；
图4为本发明一具体实施方式中所述电源模块的控制单元的结构示意图；
图5为本发明一具体实施方式中所述电源模块中各个信号的时序示意图；
图6为本发明一具体实施方式与现有技术中电源模块的输出电压变化的时序示意图；
图7为本发明一具体实施方式的电源模块的电路结构示意图；
图8为本发明一具体实施方式的电源模块的电路结构示意图。
附图标记含义：
101 振荡器；
102 电荷泵浦电路；
201 升压单元；
202 使能单元；
203 控制单元；
2021 分压电路；
2031 振荡器；
2032 加速单元
301 开关单元；
302 充电单元；
401 上升沿检测电路；
402 锁存器；
R1、R2、R’ 电阻；
CMP1～CMP3 比较器；
Vref、Vref0、Vref2 参考电压；
VREF1 第一参考电压；
VREF2 第二参考电压；
Vout 电源输出端；
CLK 脉冲信号；
CLK’ 升压控制信号；
T_delay 延迟；
OSC_EN、OSC_EN2 使能信号；
C’ 电容；
C1 第一电容；
C2 第二电容；
M1、M2、M3 晶体管；
CLOAD 负载电容；
R11 第一分压电阻；
R12 第二分压电阻
FB 反馈端
I1 第一电流源；
I2 第二电流源；
K1～K5 第一～第五开关；
NOR1 或非门；
INV、INV3～INV9 反相器；
VDD 电源端；
T_delay2 延迟时间；
ILOAD 负载电流。
具体实施方式
如背景技术中所述，现有技术的电源模块的响应较慢，容易导致输出电压不稳定的问题。
请参考图1a，为一现有技术的电源模块的结构示意图。
所述电源模块包括：电荷泵浦电路102，电源输出端Vout用于向负载输出电源电压，所述电源输出端Vout连接至依次串联接地的电阻R1和电阻R2，所述电阻R1和电阻R2作为分压电路，两者的连接端连接至比较器CMP1的负输入端，所述比较器CMP1的正输入端连接至参考电压Vref，所述比较器CMP1的输出端连接至一振荡器101，通过所述振荡器101的输出端连接至所述电荷泵浦电路102。
在低功耗模式下，比较器CMP1负输入端输入的电压大于参考电压Vref，比较器CMP1输出使能信号OSC_EN为低，此时振荡器101被关断以节约功耗。在此模式下，如果电源输出端Vout的负载突然变重，输出的电源电压会被迅速拉低，比较器CMP1输出使能信号OSC_EN为高电平，振荡器101被使能。振荡器101从接收到使能信号OSC_EN而被使能，到输出脉冲信号CLK，会有一个延迟T_delay(请参考图1b)，在这段时间内，没有能量补给到电荷泵浦电路102内的输出电容，电源输出端Vout电压会继续跌落，导致输出电压产生较大的下跌幅度，这会对后续模块的工作稳定性产生影响。
由此可见，减少控制电荷泵浦电路102升压的脉冲信号CLK的脉冲延时，可以减少输出电压的下跌幅度，及时向电荷泵浦电路102补充能量，使输出的电源电压稳定。
基于此，发明人提出一种新的电源模块，当负载突然变重的时候，能够快速响应，减小输出电压的跌落。
下面结合附图对本发明提供的电源模块和存储器的具体实施方式做详细说明。
请参考图2，为本发明一具体实施方式的电源模块的结构示意图。
所述电源模块包括升压单元201、使能单元202以及控制单元203。
所述升压单元201，具有一电源输出端Vout，用于输出电源电压Vout。
所述升压单元201包括负载电容，所述负载电容一端作为电源输出端Vout，通过对所述负载电容充电，从而输出电源电压。当输出下降时，可以通过对所述负载电容补充能量，将输出电压拉高。在本发明的一个具体实施方式中，所述升压单元201可以为电荷泵浦电路。
请参考图3，为本发明一具体实施方式的升压单元201的具体电路结构示意图。
该具体实施方式中，所述升压单元201包括反相器INV、电容C’、晶体管M1和晶体管M2以及负载电容CLOAD。晶体管M1的漏极连接至电源Vcc，源极连接至晶体管M2的漏极，晶体管M2的源极连接至负载电容CLOAD的第一端，所述负载电容CLOAD的第二端接地。所述晶体管M1和晶体管M2的栅极均与漏极连接。所述反相器INV的输入端用于输入升压控制信号CLK’，输出端连接至电容C’的第一端A，所述电容C’的另一端B连接至所述晶体管M1和晶体管M2的连接端。通过所述升压控制信号CLK’对电容C’充电，从而向负载电容CLOAD补充能量，提高负载电容CLOAD的第一端输出的电压。
在其他具体实施方式中，所述升压单元201还可以采用其他结构的电荷泵浦电路，或者采用其他能够通过脉冲信号控制的升压单元结构。本领域的技术人员可以根据电源模块的输出电压的需求，合理选择合适的电路结构作为所述升压单元201。
所述使能单元202，连接至所述电源输出端Vout，当所述电源输出端Vout电压下降至设定值时，用于产生并输出一使能信号。所述使能单元202用于检测所述电源输出端Vout的电压。
该具体实施方式中，所述使能单元202包括分压电路2021和比较器CMP2。所述分压电路2021一端连接至所述电源输出端Vout，另一端接地GND1，所述分压电路2021的输出端连接至所述比较器CMP2的负输入端，所述比较器CMP2的正输入端连接至参考电压端，所述参考电压Vref2为设定值。
所述分压电路2021的输出端电压随所述电源输出端Vout的电压变化，较佳的，与所述电源输出端Vout的电压成正比，能够准确反映所述电源输出端Vout的输出电压大小及变化。该具体实施方式中，所述分压电路2021包括第一分压电阻R11和第二分压电阻R12，所述第一分压电阻R11的第一端连接至所述电源输出端Vout，所述第一分压电阻R11的第二端连接至所述第二分压电阻R12的第一端，所述第二分压电阻R12的第二端接地GND1，所述第一分压电阻R11和所述第二分压电阻R12的连接端作为所述分压电路2021的输出端。可以根据分压的比例要求，合理选择所述第一分压电阻R11和所述第二分压电阻R12的大小。在其他具体实施方式中，所述分压电路2021还可以为其他电路结构。在其他具体实施方式中，所述使能单元202的分压电路2021还可以为其他能够随时监控电源输出端Vout电压的电路结构。
当所述电源电压Vout较高时，所述分压电路2021输出至比较器CMP2的负输入端的电压值大于正输入端的参考电压Vref2，比较器CMP2输出的使能信号OSC_EN2为低电平，振荡器2031关闭。当电源电压Vout降低，所述分压电路2021输出至比较器CMP2的负输入端的电压值小于正输入端的参考电压Vref2，比较器CMP2输出的使能信号OSC_EN2产生一上升边沿，翻转为高电平信号，触发所述振荡器2031工作。
所述使能单元202根据所述电源输出端Vout的电压变化，输出对应的使能信号OSC_EN2。
所述控制单元203包括：振荡器2031以及加速单元2032。
所述振荡器2031与所述使能单元202的输出端连接，所述振荡器2031受到所述使能单元202输出的使能信号触发，用于产生脉冲控制信号。
所述加速单元2032连接至所述振荡器2031，并且所述加速单元的控制端连接至所述使能单元202的输出端，所述加速单元2032用于使所述振荡器2031输出脉冲控制信号的时刻提前。
所述控制单元203的输出端连接至所述升压单元201，用于将所述脉冲控制信号CLK’输出至所述升压单元201，控制所述升压单元201升高输出的电源电压。
请参考图4，为本发明一具体实施方式的控制单元的结构示意图。
所述振荡器2031包括：开关单元301、充电单元302以及比较器CMP3。所述开关单元301一端连接至所述使能单元202，另一端连接至所述充电单元302，用于根据所述使能单元202输出的信号控制所述充电单元302的充电状态；所述充电单元302输出端连接至所述比较器CMP3的正输入端，所述比较器CMP3的负输入端连接至一参考电压Vref0，所述比较器CMP3根据所述正输入端的电压变化，输出脉冲控制信号；且所述比较器CMP3的输出端还耦合至一反馈端FB，所述反馈端FB的信号与所述比较器CMP3的输出信号同相；所述反馈端FB连接至所述开关单元301，向所述开关单元301提供反馈信号。
所述充电单元302包括：第一电流源I1和第一电容C1；所述第一电流源I1一端连接至电源端VDD，另一端通过第一开关K1耦合至所述第一电容C1的第一端，所述第一电容C2的第二端接地，所述第一电容C1的第一端作为所述充电单元301的输出端连接至所述比较器CMP3的正输入端。
所述第一开关K1与所述开关单元301均耦合至所述使能单元202的输出端，由所述使能单元202输出的使能信号OSC_EN2控制所述第一开关K1和所述开关单元301的导通和断开状态。
所述开关单元301包括第一反相器INV1、或非门NOR1、第二反相器INV2以及MOS晶体管M3，所述第一反相器INV1的输入端连接至所述使能单元202的输出端，所述第一反相器INV1的输出端连接至所述或非门NOR1的第一输入端，所述或非门NOR1的输出端连接至所述第二反相器INV2的输入端，所述或非门NOR1的第二输入端连接至所述反馈端FB，所述第二反相器INV2的输出端连接至所述MOS晶体管M3的栅极，所述MOS晶体管M3的漏极连接至所述第一电容C1的第一端，所述MOS晶体管M3的源极接地。
所述比较器CMP3的输出端顺次连接反相器INV3、INV4、INV5或INV6，各反相器的输入端和输出端顺次连接。反相器INV4和反相器INV5之间的连接端作为反馈端FB，连接至所述开关单元301，具体的连接至所述开关单元301内的或非门NOR1的另一输入端。
该具体实施方式中，所述加速单元2032包括：上升沿检测电路401、锁存器402和第二电流源I2；所述第二电流源I2一端连接至所述电源端VDD，另一端通过第二开关K2连接至所述第一电容C1的第一端；所述上升沿检测电路401的输入端连接至所述使能单元202的输出端，所述上升沿检测电路401的输出端连接至所述锁存器402的置位端；所述锁存器402的输出端通过一反相器INV7耦合至所述第二开关K2的控制端，用于控制所述第二开关K2的通断状态；所述反馈端FB还连接至所述锁存器402的复位端，向所述加速单元2032提供复位信号。
当电源输出端Vout电压降低，使能信号OSC-EN2变为高电平。所述上升沿检测电路401检测到所述使能单元202输出的使能信号OSC-EN2的上升沿，则使能所述锁存器402，所述锁存器402的输出端输出高电平，通过反相器INV7后变为低电平，控制所述第二开关K2导通，该具体实施方式中，所述第二开关K2为PMOS晶体管。
同时，高电平的使能信号OSC_EN2通过反相器INV8后反相为低电平，控制所述第一开关K1导通，且高电平的使能信号OSC_EN2控制所述开关单元301内的MOS晶体管M3断开(M3为NMOS晶体管)，使得第一电流源I2和第二电流源I1一起对所述第一电容C1进行充电，充电电流为I1+I2，提高对所述第一电容C1的充电速率，所述第一电容C1的第一端电压V1快速到达参考电压Vref0，从而使得比较器CMP3输出高电平，使得所述反馈端FB向所述开关单元301以及加速单元2032提供高电平的反馈信号，使得加速单元2032中第二开关K2断开，停止所述第二电流源I2对所述第一电容C1的充电。
所述第二电流源I2的大小，可以根据需要进行调整，在功耗和速度之间进行权衡选择。
因此，当负载突然变重时，电源输出端Vout电压下降，导致使能信号OSC_EN2翻转为高电平，表明输出需要补充能量。此时，振荡器2031和加速单元2032被使能，第一电流源I1和第二电流源I2联合对第一电容C1进行充电，使得比较器CMP3的正输入端电压V1充电速度加快，更快达到Vref0，振荡器2031更早输出脉冲控制信号。
请参考图5，为本发明一具体实施方式中电源模块内各信号的时序示意图。
所述控制单元203(请参考图4)输出的脉冲控制信号CLK’的第一个脉冲的到来比现有技术中的CLK(请参考图2)更早，延迟时间T_delay2小于T_delay，这样电源输出端Vout可以更快地获得能量补充，从而减小输出电压的跌落，防止后续电路发生错误。
在第一个脉冲产生之后，反馈端FB的反馈信号会将锁存器402的输出复位为低电平，从而将第二电流源I2切断，这样后续的脉冲控制信号CLK’的振荡频率不会被改变，不影响其后续工作。
请参考图6，为本发明一具体实施方式与现有技术中电源模块的输出电压变化的时序示意图。
现有技术中，在重负载状态下，负载电流ILOAD上升，导致输出端电压Vout下降。通常仅通过振荡器输出的脉冲信号CLK对升压单元201(请参考图)补充能量，以提高电源输出端Vout的电压。由于脉冲信号CLK在Vout下降后经过一段延迟时间才会产生，因此，在Vout跌落ΔV1后才会逐渐上升。
而本申请的具体实施方式中，升压控制信号CLK’的脉冲在Vout下降后迅速产生脉冲信号，从而可以减少Vout的跌落程度，Vout跌落ΔV2后会逐渐上升，其中ΔV2＜ΔV1。
其中，在所述电源模块的轻负载低功耗模式下，所述振荡器2031也会产生一个时钟间隔较大的脉冲信号，以维持所述电源输出端Vout电压稳定性。
上述具体实施方式的电源模块能够及时响应电源输出端的输出电压的下降，迅速将输出电压调整回正常水平，提高电源模块的响应速度。
请参考图7，为本发明另一具体实施方式的电源模块的控制单元的结构示意图。
该具体实施方式中，所述加速单元包括：上升沿检测电路401、锁存器402、第三开关K3和第四开关K4；所述比较器CMP3的负输入端通过所述第三开关K3耦合至第一参考电压端，所述第一参考电压端的电压为第一参考电压VREF1，所述比较器CMP3的负输入端通过所述第四开关K4耦合至所述第二参考电压端，所述第二参考电压端的电压为第二参考电压VREF2，所述第二参考电压VREF2小于所述第一参考电压VREF1；所述上升沿检测电路401的输入端连接至所述使能单元202的输出端，所述上升沿检测电路401的输出端连接至所述锁存器402的置位端；所述锁存器402的输出端耦合至所述第三开关K3和所述第四开关K4的控制端，用于控制所述第三开关K3和所述第四开关K4的通断状态；所述反馈端FB还连接至所述锁存器402的复位端，向所述加速单元提供复位信号；在所述使能单元202输出的使能信号OSC_EN2产生上升沿时，控制所述第三开关K3断开，所述第四开关K4导通。
该具体实施方式中，所述第三开关K3和所述第四开关K4均为NMOS晶体管，所述锁存器402的输出端通过一反相器INV7耦合至所述第三开关K3的控制端，所述锁存器402的输出端依次通过反相器INV7及反相器INV9耦合至所述第四开开关K4的控制端，使得所述第三开关K3和所述第四开关K4接收到相反的控制信号。当所述使能信号OSC_EN2产生上升沿时，所述上升沿检测电路401输出高电平，锁存器402输出高电平经反相器INV7反相后，控制所述第三开关K3断开，控制第四开关K4导通，使得所述比较器CMP3的复输入端输入第二参考电压VREF2，由于VREF2＜VREF1，从而使得比较器CMP3能够更快输出高电平脉冲信号，减少第一个脉冲信号的延迟。
当比较器CMP3产生第一个高电平脉冲，反馈端FB反馈高电平信号至所述锁存器402的复位端，使得所述锁存器402输出低电平，控制第三开关K3导通，第四开关K4断开，比较器CMP3的负输入端输入第一参考电压VREF1，加速单元不再起作用，所述振荡器2031继续输出正常的脉冲控制信号。
请参考图8，为本发明另一具体实施方式的控制单元的结构示意图。
该具体实施方式中，所述加速单元包括：上升沿检测电路401、锁存器402、第二电容C2和第五开关K5；所述上升沿检测电路401的输入端连接至所述使能单元202的输出端，所述上升沿检测电路401的输出端连接至所述锁存器402的置位端；所述锁存器402的输出端耦合至所述第五开关K5的控制端；所述第二电容C2的第一端通过所述第五开关K5耦合至所述第一电流源I1的输出端，第二端接地；所述反馈端FB还连接至所述锁存器402的复位端，向所述加速单元提供复位信号；当所述使能单元202输出的使能信号产生上升沿时，所述第五开关K5断开。
所述锁存器402的输出端通过一反相器INV7耦合至所述第五开关K5的控制端；当使能信号OSC_EN2产生上升沿时，所述上升沿检测电路401输出高电平，锁存器402输出高电平经反相器INV7反相后，控制所述第五开关K5断开，第一电流源I1仅对第一电容C1充电；当比较器CMP3产生第一个脉冲之后，反馈端FB反馈高电平信号至所述锁存器402的复位端，使得所述锁存器402输出低电平，控制所述第五开关K5导通，第一电流源I1对第二电容C2和第一电容C1同时进行充电，输出脉冲控制信号CLK’的脉冲振荡频率回复正常。仅对第一电容C1进行充电时，充电速率较快，能够减少第一个脉冲产生的延时时间，从而使得脉冲控制信号CLK’第一个脉冲更早到来。
本发明的具体实施方式还提供一种采用上述电源模块的存储器，例如DRAM存储器。所述电源模块可以用于提供字线驱动电压，位线预充电压等。以向所述存储器提供稳定的电源电压，且在存储器芯片工作过程中，在各种操作模式之间频繁切换，各模块负载变化，负载电流发生变化时能够及时调整输出电压，维持稳定的电源电压输出，从而提高存储器的可靠性和稳定性。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (12)

1.一种电源模块，其特征在于，包括：
升压单元，具有一电源输出端，用于输出电源电压；
使能单元，连接至所述电源输出端，用于输出使能信号，当所述电源输出端电压下降至设定值时，所述使能信号产生一上升沿；
控制单元，包括：振荡器以及加速单元，所述振荡器与所述使能单元的输出端连接，所述振荡器受所述使能信号的上升沿触发后，由原低功耗模式下的关闭状态切换至工作状态，用于产生脉冲控制信号；所述加速单元与所述振荡器连接，且所述加速单元的控制端连接至所述使能单元的输出端，所述加速单元用于使所述振荡器切换至工作状态后输出的第一个脉冲控制信号的时刻提前；
所述控制单元的输出端连接至所述升压单元，用于将所述脉冲控制信号输出至所述升压单元，控制所述升压单元升高输出的电源电压。
2.根据权利要求1所述的电源模块，其特征在于，所述升压单元为电荷泵浦电路。
3.根据权利要求1或2所述的电源模块，其特征在于，所述使能单元包括：比较器和分压电路，所述分压电路一端连接至所述电源输出端，另一端接地，所述分压电路的输出端连接至所述比较器的负输入端，所述比较器的正输入端连接至参考电压端，所述参考电压端的电压值为所述设定值。
4.根据权利要求3所述的电源模块，其特征在于，所述分压电路包括：第一分压电阻和第二分压电阻，所述第一分压电阻的第一端连接至所述电源输出端，所述第一分压电阻的第二端连接至所述第二分压电阻的第一端，所述第二分压电阻的第二端接地，所述第一分压电阻和所述第二分压电阻的连接端作为所述分压电路的输出端。
5.根据权利要求1所述的电源模块，其特征在于，所述振荡器包括：开关单元、充电单元以及比较器；所述开关单元一端耦合至所述使能单元的输出端，另一端连接至所述充电单元，用于根据所述使能单元输出的信号控制所述充电单元的充电状态；所述充电单元输出端连接至所述比较器的正输入端，所述比较器的负输入端连接至一参考电压端，所述比较器根据所述正输入端的电压变化，输出脉冲控制信号；且所述比较器的输出端还耦合至一反馈端，所述反馈端的信号与所述比较器的输出信号同相；所述反馈端连接至所述开关单元，向所述开关单元提供反馈信号。
6.根据权利要求5所述的电源模块，其特征在于，所述充电单元包括：第一电流源和第一电容；所述第一电流源一端连接至电源端，另一端通过第一开关耦合至所述第一电容的第一端，所述第一电容的第二端接地，所述第一电容的第一端作为所述充电单元的输出端连接至所述比较器的正输入端。
7.根据权利要求6所述的电源模块，其特征在于，所述第一开关耦合至所述使能单元的输出端，由所述使能单元输出的使能信号控制所述第一开关的状态。
8.根据权利要求6所述的电源模块，其特征在于，所述加速单元包括：上升沿检测电路、锁存器和第二电流源；所述第二电流源一端连接至所述电源端，另一端通过第二开关耦合至所述第一电容的第一端；所述上升沿检测电路的输入端连接至所述使能单元的输出端，所述上升沿检测电路的输出端连接至所述锁存器的置位端；所述锁存器的输出端耦合至所述第二开关的控制端，用于控制所述第二开关的通断状态；所述反馈端还连接至所述锁存器的复位端，向所述加速单元提供复位信号。
9.根据权利要求6所述的电源模块，其特征在于，所述加速单元包括：上升沿检测电路、锁存器、第三开关和第四开关；所述比较器的负输入端通过所述第三开关耦合至第一参考电压端，所述比较器的负输入端通过所述第四开关耦合至第二参考电压端，所述第二参考电压端电压小于所述第一参考电压端电压；所述上升沿检测电路的输入端连接至所述使能单元的输出端，所述上升沿检测电路的输出端连接至所述锁存器的置位端；所述锁存器的输出端耦合至所述第三开关和所述第四开关的控制端，用于控制所述第三开关和所述第四开关的通断状态；所述反馈端还连接至所述锁存器的复位端，向所述加速单元提供复位信号；在所述使能单元输出的使能信号产生上升沿时，所述第三开关断开，所述第四开关导通。
10.根据权利要求6所述的电源模块，其特征在于，所述加速单元包括：上升沿检测电路、锁存器、第二电容和第五开关；所述上升沿检测电路的输入端连接至所述使能单元的输出端，所述上升沿检测电路的输出端连接至所述锁存器的置位端；所述锁存器的输出端耦合至所述第五开关的控制端；所述第二电容的第一端通过所述第五开关耦合至所述第一电流源的输出端，第二端接地；所述反馈端还连接至所述锁存器的复位端，向所述加速单元提供复位信号；当所述使能单元输出的使能信号产生上升沿时，所述第五开关断开。
11.根据权利要求6所述的电源模块，其特征在于，所述开关单元包括：第一反相器、或非门、第二反相器以及MOS晶体管，所述第一反相器的输入端连接至所述使能单元的输出端，所述第一反相器的输出端连接至所述或非门的第一输入端，所述或非门的输出端连接至所述第二反相器的输入端，所述或非门的第二输入端连接至所述反馈端，所述第二反相器的输出端连接至所述MOS晶体管的栅极，所述MOS晶体管的漏极连接至所述第一电容的第一端，所述MOS晶体管的源极接地。
12.一种存储器，其特征在于，包括如权利要求1至11中任一项所述的电源模块。
CN201910923277.4A 2019-09-27 2019-09-27 电源模块和存储器 Active CN112581997B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910923277.4A CN112581997B (zh) 2019-09-27 2019-09-27 电源模块和存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910923277.4A CN112581997B (zh) 2019-09-27 2019-09-27 电源模块和存储器

Publications (2)

Publication Number Publication Date
CN112581997A CN112581997A (zh) 2021-03-30
CN112581997B true CN112581997B (zh) 2022-04-12

Family

ID=75109791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910923277.4A Active CN112581997B (zh) 2019-09-27 2019-09-27 电源模块和存储器

Country Status (1)

Country Link
CN (1) CN112581997B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116088631B (zh) * 2023-04-11 2023-06-30 长鑫存储技术有限公司 一种电源电路和存储器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5072731B2 (ja) * 2008-06-23 2012-11-14 株式会社東芝 定電圧昇圧電源
CN102195472B (zh) * 2010-03-08 2014-11-26 上海华虹宏力半导体制造有限公司 电荷泵电路
US9196367B2 (en) * 2014-04-02 2015-11-24 Ememory Technology Inc. Non-volatile memory apparatus and erasing method thereof
CN104901652A (zh) * 2015-06-24 2015-09-09 深圳市富满电子集团股份有限公司 可精确控制占空比的振荡器电路
CN110233570B (zh) * 2018-03-05 2020-09-01 长鑫存储技术有限公司 控制电路及应用其的电荷泵

Also Published As

Publication number Publication date
CN112581997A (zh) 2021-03-30

Similar Documents

Publication Publication Date Title
CN107294376B (zh) 电荷泵稳压器及存储器、物联网设备
US7253676B2 (en) Semiconductor device and driving method of semiconductor device
US9337723B2 (en) Charge pump system and memory
US8125846B2 (en) Internal voltage generating circuit of semiconductor memory device
US10650866B2 (en) Charge pump drive circuit
US7439792B2 (en) High voltage generation circuit and semiconductor device having the same
US10116211B2 (en) Power converter with adaptive zero-crossing current detection
CN102761275A (zh) 一种原边反馈ac-dc开关电源的抖频控制系统
CN112581997B (zh) 电源模块和存储器
US6977828B2 (en) DC-DC converter applied to semiconductor device
CN111934541B (zh) 电荷泵稳压电路、稳压方法以及非易失存储器
CN111934542B (zh) 电荷泵稳压电路、稳压方法以及非易失存储器
CN211859942U (zh) 电荷泵电路
CN112583259B (zh) 电源模块和存储器
JP2007151322A (ja) 電源回路およびｄｃ−ｄｃコンバータ
KR100870428B1 (ko) 반도체 메모리장치의 고전압발생회로
JPH09294367A (ja) 電圧供給回路
US10770153B2 (en) Charge pump drive circuit with two switch signals
CN115912867A (zh) 一种基于电源波动提供刷新逻辑的带隙基准稳定电路
CN111934540B (zh) 电荷泵稳压电路、稳压方法以及非易失存储器
JP4159570B2 (ja) オシレータ回路、該オシレータ回路を備えた半導体装置、及び該オシレータ回路を備えた半導体記憶装置
JPWO2019116764A1 (ja) コンパレータと、そのコンパレータを用いた発振器回路
CN113394968B (zh) 电荷泵电路
CN111176367B (zh) 一种产生稳定镜像电流的电路
US20220101929A1 (en) Memory apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant