TWI756855B - Rc振盪器電路及資訊處理裝置 - Google Patents

Abstract

本發明主要揭示一種RC振盪器電路，其基礎上包含一充放電電路單元和一信號產生單元。特別地，所述RC振盪器電路之中增設有一電流鏡像電路單元以及一電流轉電壓電路單元，利用該電流鏡像電路單元將一偏置電流轉換成傳送至該充放電電路單元的一第一電流與一第二電流以及傳送至該電流轉電壓電路單元的一第三電流，使該電流轉電壓電路單元生成一第一參考電壓和一第二參考電壓。由於第一參考電壓、第二參考電壓、該第一電流與該第二電流含有相同的溫度係數，因此在溫度係數相互抵消的情況下，該信號產生單元依據第一參考電壓、第二參考電壓和該充放電電路單元之一電容端電壓所產生的一時鐘信號即具穩定的工作頻率，使該電子晶片內的其它電路單元依據所述時鐘信號而在不受工作溫度及/或環境溫度的影響下正常工作。

Description

RC振盪器電路及資訊處理裝置

本發明係關於振盪器之技術領域，尤指具低溫飄係數的一種RC振盪器電路。

已知，電子振盪器(electronic oscillator)是用來產生具有周期性的類比訊號(如弦波、方波、或三角波)的一種特殊電子電路，目前已經被廣泛地應用在積體電路晶片(即，電子晶片)之中。習知的振盪器主要分成諧波振盪器(harmonic oscillator)和張弛振盪器(relaxation oscillator)，其中張弛振盪器又稱為RC振盪器，其主要用於產生非正弦波輸出訊號，如方波或三角波。值得說明的是，隨著電子晶片的集成度逐步提升，RC振盪器因具有電路面積小、易於整合和低成本等優點，從而被廣泛地整合在各式電子晶片之中。

圖1顯示習知的一種RC振盪器的電路結構圖。如圖1所示，習知的RC振盪器1a包括：一充電電流源11a、一第一開關12a、一第二開關13a、一放電電流源14a、一電容15a、一第一比較器16a、一第二比較器17a、以及一RS閂鎖單元18a。如圖1所示，該第一開關12a依據由該RS閂鎖單元18a所傳送的一第一信號S1而週期性地打開/關閉，從而使該充電電流源11a在該第一開關12a關閉的時間區間內對該電容15a進行充電。相對地，該第二開關13a依據由該RS閂鎖單元18a所傳送的一第二信號S2而週期性地關閉/打開，從而使該放電電流源14a在該第二開關13a關閉的時間區間內對該電容15a進行放電。

假設初始狀態為該電容15a的一端電壓V _C為0，該RS閂鎖單元18a接收傳送自該第一比較器16a的低準位的第一比較信號(即，R＝0)以及傳送自該第二比較器17a的高準位的第二比較信號(即，S＝1)，從而該RS閂鎖單元18a的Q端輸出高準位的第一信號S1(即，Q=1)，且其Q _B端輸出低準位的第二信號S1(即，Q _B=0)。應可理解，在該第一開關12a接收第一信號S1以及該第二開關13a第二信號S2之後，即啟動充電電流源11a對該電容15a進行充電。

繼續地，在該端電壓V _C高於V _ref且低於V _ref－V _diff(即，V _ref＜V _C＜V _ref－V _diff)的情況下，該第二比較器17a所輸出的第二比較信號自高準位轉變為低準位(即，S＝0)且該第一比較器16a所輸出的第一比較信號維持低準位(即，R＝0)，從而該RS閂鎖單元18a的Q端維持輸出高準位的第一信號S1(即，Q=1)，且其Q _B端維持輸出低準位的第二信號S1(即，Q _B=0)。

進一步地，在該端電壓V _C高於V _ref－V _diff(即， V _C＞V _ref－V _diff)的情況下，該第一比較器16a所輸出的第一比較信號自低準位轉變為高準位(即，R＝1)且該第二比較器17a所輸出的第二比較信號維持低準位(即，S＝0)，從而該RS閂鎖單元18a的Q端輸出低準位的第一信號S1(即，Q=0)。

更進一步地，在該端電壓V _C高於V _ref－V _diff(即， V _C＞V _ref－V _diff)的情況下，該第一比較器16a所輸出的第一比較信號自低準位轉變為高準位(即，R＝1)且該第二比較器17a所輸出的第二比較信號維持低準位(即，S＝0)，從而該RS閂鎖單元18a的Q端輸出低準位的第一信號S1(即，Q=0)，且其Q _B端輸出高準位的第二信號S1(即，Q _B=1)。應可理解，在該第一開關12a接收第一信號S1以及該第二開關13a第二信號S2之後，即啟動放電電流源14a對該電容15a進行放電。

在電容15a放電的過程中，在該端電壓V _C不低於V _ref的情況下，該第一比較器16a輸出低準位的第一比較信號(即，R＝0)且該第二比較器17a輸出低準位的第二比較信號維持(即，S＝0)，此時該RS閂鎖單元18a的Q端和Q _B端所輸出的第一信號S1和第二信號S2的準位狀態維持不變。

然而，若該端電壓V _C隨著電容15a的持續放電而低於V _ref(即，V _C＜V _ref)，則該第二比較器17a所輸出的第二比較器信號會自低準位轉變為高準位(即，S=1)，且該第一比較器17a則維持輸出低準位的第一比較器信號(即，R=0)。此時，該RS閂鎖單元18a的Q端所輸出的第一信號S1會自低準位轉變為高準位(即，Q=1)，且其Q _B端所輸出的第二信號S1會自高準位轉變為低準位(即，Q _B=0)。應可理解，在該第一開關12a接收第一信號S1以及該第二開關13a第二信號S2之後，即啟動充電電流源11a對該電容15a進行充電。

故而，在該第一開關12a受控而週期性地打開(opened)/關閉(closed)以及該第二開關13a受控而週期性地關閉/打開的情況下，由RS閂鎖單元18a的Q端所輸出的第一信號S1或其Q _B端所輸出的第二信號S2可被應用為具固定工作頻率的一時鐘信號。該時鐘信號的工作頻率可由下式(1)所表示。

……………………………(1)

於上式(1)中，I為該充電電流源11a之一充電電流或該放電電流源14a之一放電電流，C為該電容15a的電容值，且V _diff為前述之固定電壓差。可惜的是，當包含圖1所示之RC振盪器1a的一電子晶片正常工作時，I值和V _diff值會受到電子晶片發熱及/或環境溫度變化之影響而產生偏移，從而導致由RS閂鎖單元18a所輸出的時鐘信號之工作頻率發生頻率飄移現象。應可理解，在時鐘信號之工作頻率無法穩定地固定在一指定頻率數值的情況下，該電子晶片內的其它電路單元自然無法正常工作，影響該電子晶片的工作效能或造成該電子晶片工作異常。

由上述說明可知，本領域亟需具低溫飄移係數的一種新式RC振盪器電路。

本發明之主要目的在於提供一種RC振盪器電路，其基礎上包含一充放電電路單元和一信號產生單元。特別地，所述RC振盪器電路之中增設有一電流鏡像電路單元以及一電流轉電壓電路單元，利用該電流鏡像電路單元將一偏置電流轉換成傳送至該充放電電路單元的一第一電流與一第二電流以及傳送至該電流轉電壓電路單元的一第三電流，使該電流轉電壓電路單元生成一第一參考電壓和一第二參考電壓。由於第一參考電壓、第二參考電壓、該第一電流與該第二電流含有相同的溫度係數，因此在溫度係數相互抵消的情況下，該信號產生單元依據第一參考電壓、第二參考電壓和該充放電電路單元之一電容端電壓所產生的一時鐘信號即具穩定的工作頻率，使該電子晶片內的其它電路單元依據所述時鐘信號而在不受工作溫度及/或環境溫度的影響下正常工作。

為達成上述目的，本發明提出所述RC振盪器電路的實施例，其包括：

一電流鏡像電路單元，耦接一偏置電流，用以對該偏置電流執行一電流鏡像處理，從而產生一第一電流、一第二電流以及一第三電流；

一電流轉電壓電路單元，耦接該電流鏡像電路單元，用以依據該第三電流而產生一第一參考電壓和一第二參考電壓；

一充放電電路單元，耦接該電流鏡像電路單元，且具有一開關單元和一電容；其中，該開關單元具有耦接該第一電流的一第一端、耦接該第二電流的一第二端、耦接該電容之一端的一第三端、以及一開關控制信號接收端，且該電容之另一端耦接該工作電壓；以及

一信號產生單元，耦接傳送自該電流轉電壓電路單元的該第一參考電壓和該第二參考電壓，且耦接該充放電電路單元以自所述電容接收一電容端電壓，從而依該電容端電壓、該第一參考電壓和該第二參考電壓而產生一時鐘信號CLK，且同時產生一開關控制信號傳送至該開關控制信號接收端，藉此方式控制開關單元的週期性開啟/關閉從而以該第一電流和該第二電流對所述電容進行週期性的反復的充電與放電。

在一實施例中，該信號產生單元包括：

一比較器單元，耦接該充放電電路單元，用以自所述電容接所述電容端電壓，從而依該電容端電壓而產生一第一比較信號和一第二比較信號；以及

一閂鎖單元，耦接該充放電電路單元和該比較器單元，用以接收該第一比較信號和該第二比較信號，從而對應地產生所述時鐘信號，且同時產生所述開關控制信號傳送至該開關控制信號接收端。

在一實施例中，該電流轉電壓電路單元作為一參考電壓產生單元，且該電流鏡像電路單元包括：

一自偏置電路單元，耦接一工作電壓和一接地端，用以產生所述第一電流、所述第二電流、所述第三電流；以及

一啟動電路單元，耦接該工作電壓、該接地端和該自偏置電路單元，用以啟動所述自偏置電路單元。

在一實施例中，該參考電壓產生單元包括：

一第一P型MOSFET元件，其一源極端耦接該工作電壓，且其一閘極端和一汲極端相互耦接；

複數個第一N型MOSFET元件，其中各所述第一N型MOSFET元件之一源極端耦接該第一P型MOSFET元件的汲極端，其一閘極端耦接傳送自該電流鏡像電路單元的一第一偏置信號，且其一汲極端耦接該接地端；

一第二P型MOSFET元件，其一源極端耦接該工作電壓，且其一閘極端和一汲極端相互耦接；以及

複數個第二N型MOSFET元件，其中各所述第二N型MOSFET元件之一源極端耦接該第二P型MOSFET元件的該汲極端，其一閘極端耦接所述第一偏置信號，且其一汲極端耦接該接地端；

其中，複數個所述第一N型MOSFET元件與複數個所述第二N型MOSFET元件之間具有一第一個數比；

其中，所述第一參考電壓由該第一P型MOSFET元件的該汲極端與該第一N型MOSFET元件的該源極端之間的一第一共接點輸出，且所述第二參考電壓由該第二P型MOSFET元件的該汲極端與該第二N型MOSFET元件的該源極端之間的一第二共接點輸出。

在一實施例中，該啟動電路單元包括：

一第三P型MOSFET元件，其一源極端耦接該工作電壓；

一第一電阻，其一端耦接該第三P型MOSFET元件的一閘極端，且其另一端耦接該接地端；

複數個第三N型MOSFET元件，其中各所述第三N型MOSFET元件之一汲極端耦接該第三P型MOSFET元件的一汲極端，且其一源極端耦接該接地端；

一第四P型MOSFET元件，其一源極端耦接該工作電壓；

至少一第四N型MOSFET元件，其中各所述第四N型MOSFET元件之一汲極端耦接該第四P型MOSFET元件的一汲極端，且其一源極端耦接該接地端D；以及

一第五N型MOSFET元件，其一汲極端耦接該第四P型MOSFET元件的一閘極端，其一閘極端耦接該第三P型MOSFET元件的該汲極端與該第三N型MOSFET元件的該汲極端之間的一第三共接點，且其一源極端耦接該接地端；

其中，至少一所述第四N型MOSFET元件與複數個所述第三N型MOSFET元件之間具有一第二個數比，且該第四P型MOSFET元件的該閘極端與該第五N型MOSFET元件的該汲極端之間的一第四共接點係耦接至該自偏置電路單元。

在一可行實施例中，該自偏置電路單元包括：

一第五P型MOSFET元件，其一源極端耦接該工作電壓，且其一閘極端耦接該第四共接點；

複數個第六N型MOSFET元件，其中各所述第六N型MOSFET元件之一汲極端耦接該第五P型MOSFET元件的該汲極端，且其一源極端耦接該接地端；

一第六P型MOSFET元件，其一源極端耦接該工作電壓，且其一閘極端和一汲極端相互耦接；

一第二電阻，以其一端耦接該接地端；

複數個第七N型MOSFET元件，其中各所述第七N型MOSFET元件之一源極端耦接該第二電阻的另一端，且各所述第七N型MOSFET元件之一汲極端耦接該第六P型MOSFET元件的該汲極端；

複數個第七P型MOSFET元件，其中各所述第七P型MOSFET元件之一源極端耦接該工作電壓，且其一閘極端耦接該第六N型MOSFET元件的該汲極端與所述第七N型MOSFET元件的該汲極端之間的一第五共接點；以及

複數個第八N型MOSFET元件，其中各所述第八N型MOSFET元件之一源極端耦接該接地端，且其一汲極端耦接該第七P型MOSFET元件的一汲極端；

其中，複數個所述第六N型MOSFET元件與複數個所述第七N型MOSFET元件之間具有一第三個數比，且該第七P型MOSFET元件的該閘極端和該第八N型MOSFET元件的該閘極端係耦接至該充放電電路單元14。

在另一可行實施例中，該自偏置電路單元包括：

一第五P型MOSFET元件，其一源極端耦接該工作電壓，且其一閘極端耦接該第四共接點；

複數個第六P型MOSFET元件，其中各所述第六N型MOSFET元件之一源極端耦接該工作電壓，且其一閘極端係耦接該充放電電路單元；

一運算放大器，具有一正輸入端、一負輸入端和一輸出端，並以其所述正輸入端耦接該第六P型MOSFET元件的一汲極端，以其所述負輸入端耦接該第五P型MOSFET元件的一汲極端，且以其所述輸出端同時耦接該第五P型MOSFET元件的該閘極端以及該六P型MOSFET元件的該閘極端；

複數個第一BJT元件，其各所述第一BJT元件之一射極端耦接該運算放大器的該負輸入端，且其一集極端與一基極端皆耦接該接地端；

一第二電阻，以其一第一端耦接該運算放大器的該正輸入端；

複數個第二BJT元件，其中各所述第二BJT元件之一射極端係耦接該第二電阻的一第二端，各所述第二BJT元件之一集極端與一基極端皆耦接該接地端，且複數個所述第一BJT元件和複數個所述第二BJT元件具有一個數比；

一P型MOSFET元件，其一源極端耦接該工作電壓，且其一閘極端耦接該第六N型MOSFET元件的該閘極端；以及

一N型MOSFET元件，其一源極端耦接該接地端，且其一汲極端耦接該P型MOSFET元件的一汲極端；

其中，該P型MOSFET元件的該閘極端和該N型MOSFET元件的該閘極端耦接至該充放電電路單元。

在一實施例中，該充放電電路單元包括：複數個第八P型MOSFET元件，其中各所述第八P型MOSFET元件之一源極端耦接該工作電壓，且其一閘極端耦接該第七P型MOSFET元件的該閘極端；一第九P型MOSFET元件，其一源極端耦接所述第八P型MOSFET元件的該汲極端；複數個第九N型MOSFET元件，其中各所述第九N型MOSFET元件之一源極端耦接該接地端，且其一閘極端耦接該第八N型MOSFET元件的該閘極端；以及一第十N型MOSFET元件，其一閘極端耦接該第九P型MOSFET元件的一閘極端從而形成一第六共接點，且其一汲極端耦接該第九P型MOSFET元件的該汲極端從而形成一第七共接點；其中，複數個所述第七P型MOSFET元件與複數個所述第八P型MOSFET元件之間具有一第四個數比，複數個所述第八N型MOSFET元件與複數個所述第九N型MOSFET元件之間具有一第五個數比，且所述電容之一第一端和一第二端分別耦接該工作電壓和該第七共接點。

在一實施例中，該比較器單元包括：一第一比較器，具有一正輸入端、一負輸入端和一輸出端，且以其所述正輸入端耦接傳送自該參考電壓產生單元的該第二參考電壓；一第二比較器，具有一正輸入端、一負輸入端和一輸出端，且以其所述正輸入端耦接傳送自該參考電壓產生單元的該第一參考電壓；其中，該第一比較器的該負輸入端與該第二比較器的該負輸入端相互耦接從而形成一第八共接點，且該第八共接點自所述電容C1的該第二端接收所述電容端電壓；其中，該第一比較器以其所述輸出端傳送該第一比較信號，且該第二比較器以其所述輸出端傳送該第二比較信號。

在一實施例中，該閂鎖單元為具有一R輸入端、一S輸入端、一Q輸出端、和一QB輸出端的一RS閂鎖器，且該閂鎖單元以其所述R輸入端耦接該第一比較信號，以其所述S輸入端耦接該第二比較信號，以其所述Q輸出端輸出該時鐘信號，且以其所述Q _B輸出端輸出該開關控制信號。

本發明同時提供一種資訊處理裝置，其具有至少一電子晶片，且該電子晶片包含如前所述本發明之一種RC振盪器電路。

在一實施例中，該資訊處理裝置是選自於由智能手機、智能手錶、智能手環、平板電腦、筆記型電腦、一體式電腦、門禁裝置、桌上型電腦、和工業電腦所組成群組之中的一種電子裝置。

為使  貴審查委員能進一步瞭解本發明之結構、特徵、目的、與其優點，茲附以圖式及較佳具體實施例之詳細說明如後。

圖2顯示本發明之一種RC振盪器電路的第一方塊圖。比較圖2與圖1之後可知，與習知的RC振盪器相同，本發明之RC振盪器電路1應用在一電子晶片之中，且其基礎電路結構包含：一充放電電路單元14、一比較器單元15、以及一閂鎖單元16。特別地，本發明之所述RC振盪器電路之中係增設有一電流鏡像電路單元10以及一電流轉電壓電路單元1A。如此設計，該電流鏡像電路單元10用以耦接一工作電壓V _DD、一接地端GND和一偏置電流I，從而對該偏置電流I執行一電流鏡像處理，從而產生一第一電流I ₁、一第二電流I ₂以及一第三電流I ₃。進一步地，該電流轉電壓電路單元1A耦接該工作電壓V _DD、該接地端GND和該電流鏡像電路單元10，用以依據該第三電流I ₃而產生一第一參考電壓V _H和一第二參考電壓V _L。

如圖2所示，該充放電電路單元14耦接該工作電壓V _DD、該接地端GND和該電流鏡像電路單元10，且具有一開關單元141和一電容C1。圖2還繪示該開關單元141具有耦接該第一電流I1的一第一端、耦接該第二電流I1的一第二端、耦接該電容C1之一端的一第三端、以及一開關控制信號接收端，且該電容C1之另一端耦接該工作電壓V _DD。另一方面，該比較器單元15和該閂鎖單元16組成一信號信號產生單元，其耦接該工作電壓V _DD、該接地端GND和該充放電電路單元14，用以自所述電容C1接收一電容端電壓Vcap，從而依該電容端電壓Vcap而產生一時鐘信號CLK，且同時產生一開關控制信號SW。更詳細地說明，該比較器單元15耦接該工作電壓VDD、該接地端GND和該充放電電路單元14，用以自所述電容C1接收一電容端電壓Vcap，從而依該電容端電壓Vcap而產生一第一比較信號和一第二比較信號。再者，該閂鎖單元16耦接該工作電壓VDD、該接地端GND、該充放電電路單元14、和該比較器單元15，用以接收該第一比較信號和該第二比較信號，從而對應地產生一時鐘信號CLK，且同時產生一開關控制信號SW。依此設計，使該開關單元141的接收端接收該開關控制信號SW，從而依據該開關控制信號而週期性地連通/關閉該第三端和該第一端以及週期性地關閉/連通該第三端和該第二端，使該第一電流I1和該第二電流I2對所述電容C1進行週期性的反復的充電與放電。

本發明之技術特徵在於，將該偏置電流I進行一電流鏡像處理以獲得的第一電流I ₁、第二電流I ₂和一第三電流I ₃，此三電流皆包含溫度(溫飄)係數，使得依據第三電流I ₃而產生第一參考電壓V _H和第二參考電壓V _L也包含溫度(溫飄)係數。在第一電流I ₁和第二電流I ₂對所述電容C1進行週期性的反復的充電與放電的過程中，該比較器單元15接收該電容端電壓Vcap、該第一參考電壓V _H該第二參考電壓V _L，從而傳送一第一比較信號和一第二比較信號至該閂鎖單元16，最終該閂鎖單元16所輸出的一時鐘信號CLK具有一工作頻率f _CLK，且該工作頻率f _CLK，由下式(a)所表示。

……………………………(a)

應可理解，I為偏置電流，其具有溫度(溫飄)係數。並且，V _H和V _L分別為第一參考電壓和第二參考電壓，兩者皆由所述參考電壓產生單元11依該第三電流I ₃轉換而得，因此帶有和所述偏置電流I相同的溫度(溫飄)係數。因此，在式(a)的分子與分母接帶有相同溫度(溫飄)係數的情況下，則該閂鎖單元16送出的時鐘信號CLK之工作頻率f _CLK僅該充放電電路單元14之中的電容C1直接相關。應可理解，電容為一種被動元件，其電容值不容易受到環境溫度的影響。換句話說，該閂鎖單元16送出的時鐘信號CLK之工作頻率f _CLK不再受到電子晶片的工作溫度及/或環境溫度的影響，確保時鐘信號CLK之工作頻率f _CLK維持固定，從而電子晶片內的其它電路單元便能夠依據所述時鐘信號而正常工作，使該電子晶片的工作效能可以持續穩定，不受工作溫度及/或環境溫度的影響。

圖3顯示本發明之一種RC振盪器電路的第二方塊圖，且圖4顯示本發明之RC振盪器電路的第一電路拓樸結構圖。本發明之RC振盪器電路1包括：一參考電壓產生單元11、一自偏置電路單元12、一啟動電路(Startup circuit)單元13、一充放電電路單元14、一比較器單元15、以及一閂鎖單元16。比較圖3與圖2可知，圖2所示之電流鏡像電路單元10即為圖3所繪示之自偏置電路單元12和啟動電路(Startup circuit)單元13，且圖2所示之電流轉電壓電路單元1A即為圖3所繪示之參考電壓產生單元11。依據本發明之設計，該參考電壓產生單元11耦接一工作電壓V _DD、一接地端GND和一第一偏置信號，用以產生一第一參考電壓V _H以及一第二參考電壓V _L。並且，該自偏置電路單元12耦接該工作電壓V _DD和該接地端GND，其產生用以傳送至前述之參考電壓產生單元11的第一偏置信號以及用以傳送至該充放電電路單元14的第二偏置信號。

圖3繪示該啟動電路單元13耦接該工作電壓V _DD、該接地端GND和該自偏置電路單元12，用以啟動所述自偏置電路單元12。熟悉自偏置電路(Self-bias circuit)單元12之設計與應用的電子工程師應當知道，啟動電路單元13是設計用以消除自偏置電路單元12的簡併工作點，從而保證該自偏置電路單元12能夠操作於正常工作點，藉此方式保證該參考電壓產生單元11可以接收由偏置電路單元12所傳送的第一偏置信號。

如圖3與圖4所示，該充放電電路單元14包含至少一電容C1，且耦接該工作電壓V _DD、該接地端GND和該自偏置電路單元12，用以接收所述第二偏置信號。另一方面，該比較器單元15耦接該工作電壓V _DD、該接地端GND和該充放電電路單元14，用以自所述電容C1接收一電容端電壓Vcap，從而依該電容端電壓Vcap而產生一第一比較信號和一第二比較信號。並且，該閂鎖單元16耦接該工作電壓V _DD、該接地端GND、該比較器單元15、和該充放電電路單元14，用以接收該第一比較信號和該第二比較信號，從而對應地產生一時鐘信號CLK，且同時產生一開關控制信號SW傳送至該充放電電路單元14，使該充放電電路單元14依據該第二偏置信號與該開關控制信號SW而週期性地對所述電容C1進行反復的充電與放電。

依圖4所示，該參考電壓產生單元11包括：一第一P型MOSFET元件Mp1、複數個第一N型MOSFET元件Mn1(圖4僅示範地顯示1個)、一第二P型MOSFET元件Mp2、以及複數個第二N型MOSFET元件Mn2(圖4僅示範地顯示1個)。其中，該第一P型MOSFET元件Mp1的源極端耦接該工作電壓V _DD，且其閘極端和汲極端相互耦接。並且，各所述第一N型MOSFET元件Mn1之源極端耦接該第一P型MOSFET元件Mp1的汲極端，其閘極端耦接所述第一偏置信號，且其汲極端耦接該接地端GND。另一方面，該第二P型MOSFET元件Mp2的源極端耦接該工作電壓V _DD，且其閘極端和汲極端相互耦接。並且，各所述第二N型MOSFET元件Mn2之源極端耦接該第二P型MOSFET元件Mp2的該汲極端，其閘極端耦接所述第一偏置信號，且其汲極端耦接該接地端GND。

依據本發明之設計，複數個所述第一N型MOSFET元件Mn1與複數個所述第二N型MOSFET元件Mn2之間具有一第一個數比。並且，所述第一參考電壓V _H由該第一P型MOSFET元件Mp1的該汲極端與該第一N型MOSFET元件Mn1的該源極端之間的一第一共接點N1輸出，且所述第二參考電壓V _L由該第二P型MOSFET元件Mp2的該汲極端與該第二N型MOSFET元件Mn2的該源極端之間的一第二共接點N2輸出。

更詳細地說明，圖4繪示該啟動電路單元13包括：一第三P型MOSFET元件Mp3、一第一電阻R1、複數個第三N型MOSFET元件Mn3(圖4僅顯示1個)、一第四P型MOSFET元件Mp4、至少一第四N型MOSFET元件Mn4(圖4僅顯示1個)、以及一第五N型MOSFET元件Mn5。如圖4所示，該第三P型MOSFET元件Mp3的源極端耦接該工作電壓V _DD，且該第一電阻R1的兩端分別耦接該第三P型MOSFET元件Mp3的閘極端和該接地端GND。並且，各所述第三N型MOSFET元件Mn3之汲極端耦接該第三P型MOSFET元件Mp3的汲極端，且其源極端耦接該接地端GND。另一方面，各所述第四N型MOSFET元件Mn4之源極端耦接該工作電壓V _DD，且該第四N型MOSFET元件Mn4以其源極端和汲極端分別耦接該接地端GND和該第四P型MOSFET元件Mp4的汲極端。

承上述說明，該第五N型MOSFET元件Mn5以其汲極端耦接該第四P型MOSFET元件Mp4的閘極端，以其閘極端耦接該第三P型MOSFET元件Mp3的該汲極端與該第三N型MOSFET元件Mn3的該汲極端之間的一第三共接點N3，且以其源極端耦接該接地端GND。依據本發明之設計，至少一所述第四N型MOSFET元件Mn4與複數個所述第三N型MOSFET元件Mn3之間具有一第二個數比，且該第四P型MOSFET元件Mp4的該閘極端與該第五N型MOSFET元件Mn5的該汲極端之間的一第四共接點N4係耦接至該自偏置電路單元12。

特別說明的是，該自偏置電路單元12所產生的第一偏置信號為一偏置電壓Vbn1，且其產生的第二偏置信號則為另一偏置電壓Vbn2(如圖4所示)。接收第一偏置信號之後，該開關單元141(包含MOSFET元件Mp8、Mp9、Mn9以及Mn10)即接收一第一電流I ₁和一第二電流I ₂。對照地，接收第二偏置信號之後，該參考電壓產生單元11即依一第三電流I ₃而產生一第一參考電壓V _H和一第一參考電壓V _L。

由圖4可知所述偏置電壓Vbn2和第二電阻R2以及流過第二電阻R2的一偏置電流I呈正相關。依此設計，該自偏置電路單元12包括：一第五P型MOSFET元件Mp5、複數個第六N型MOSFET元件Mn6(圖4僅顯示1個)、一第六P型MOSFET元件Mp6、一第二電阻R2、複數個第七N型MOSFET元件Mn7、一第七P型MOSFET元件Mp7、以及複數個第八N型MOSFET元件Mn8(圖4僅顯示1個)。如圖4所示，該第五P型MOSFET元件Mp5的源極端耦接該工作電壓V _DD，且其閘極端耦接該第四共接點N4。並且，各所述第六N型MOSFET元件Mn6之汲極端耦接該第五P型MOSFET元件Mp5的該汲極端，且其源極端耦接該接地端GND。該第六P型MOSFET元件Mp6的源極端耦接該工作電壓V _DD，且其閘極端和汲極端相互耦接。該第二電阻R2以其一端耦接該接地端GND

承上述說明，各所述第七N型MOSFET元件Mn7之源極端耦接該第二電阻的另一端，且各所述第七N型MOSFET元件Mn7之汲極端耦接該第六P型MOSFET元件Mp6的汲極端。再者，各所述第七P型MOSFET元件Mp7之源極端耦接該工作電壓V _DD，且其閘極端耦接該第六N型MOSFET元件Mn6的汲極端和所述第七N型MOSFET元件Mn7的汲極端之間的一第五共接點N5。進一步地，由圖4可知，該第八N型MOSFET元件Mn8的源極端耦接該接地端GND，且其汲極端耦接該第七P型MOSFET元件Mp7的汲極端。依據本發明之設計，複數個所述第六N型MOSFET元件Mn6與複數個所述第七N型MOSFET元件Mn7之間具有一第三個數比，且該第七P型MOSFET元件Mp7的該閘極端和該第八N型MOSFET元件Mn8的該閘極端係耦接至該充放電電路單元14。

在其它可行實施例中，該自偏置電路單元12亦可為一偏置電流產生電路，其用以產生一正比於絕對溫度的電流(Proportional To Absolute Temperature, PTAT)，簡稱PTAT電流，且以此PTAT電流取代圖4所示之偏置電流I。所述偏置電流產生電路將在後續說明書段落之中說明，在此先繼續地說明該充放電電路單元14的電路結構，如圖4所示，該充放電電路單元14包括：複數個第八P型MOSFET元件Mp8(圖4僅顯示1個)、一第九P型MOSFET元件Mp9、複數個第九N型MOSFET元件Mn9、以及一第十N型MOSFET元件Mn10。其中，各所述第八P型MOSFET元件Mp8之源極端耦接該工作電壓V_DD，且其閘極端耦接該第七P型MOSFET元件Mp7的該閘極端。並且，該第九P型MOSFET元件Mp9的源極端耦接所述第八P型MOSFET元件Mp8的該汲極端。

更進一步地說明，各所述第九N型MOSFET元件Mn9之源極端耦接該接地端GND，且其閘極端耦接該第八N型MOSFET元件Mn8的該閘極端。圖4還繪示該第十N型MOSFET元件Mn10的閘極端耦接該第九P型MOSFET元件Mp9的一閘極端從而形成一第六共接點N6，且其汲極端耦接該第九P型MOSFET元件Mp9的該汲極端從而形成一第七共接點N7。依據本發明之設計，複數個所述第七P型MOSFET元件Mp7與複數個所述第八P型MOSFET元件Mp8之間具有一第四個數比，複數個所述第八N型MOSFET元件Mn8與複數個所述第九N型MOSFET元件Mn9之間具有一第五個數比，且該充放電電路單元14之中的電容C1係以其一第一端和一第二端分別耦接該工作電壓V_DD和該第七共接點N7。

並且，該比較器單元15包含一第一比較器151和一第二比較器152，其中該第一比較器151具有一正輸入端、一負輸入端和一輸出端，且以其所述正輸入端耦接傳送自該參考電壓產生單元11的該第二參考電壓V_L。同樣的，該第二比較器152亦具有一正輸入端、一負輸入端和一輸出端，且以其所述正輸入端耦接傳送自該參考電壓產生單元11的該第一參考電壓V_H。如圖4所示，該第一比較器151的該負輸入端與該第二比較器152的該負輸入端相互耦接從而形成一第八共接點N8，且該第八共接點N8自所述電容C1的該第二端接收所述電容端電壓Vcap。如此安排，當比較器單元15正常工作時，該第一比較器151以其所述輸出端傳送該第一比較信號，且該第二比較器152以其所述輸出端傳送該第二比較信號。

如圖3與圖4所示，該閂鎖單元16為具有一R輸入端、一S輸入端、一Q輸出端、和一Q _B輸出端的一RS閂鎖器，且該閂鎖單元16以其所述R輸入端耦接該第一比較信號，以其所述S輸入端耦接該第二比較信號，以其所述Q輸出端輸出該時鐘信號CLK，且以其所述Q _B輸出端輸出該開關控制信號SW。請同時參閱圖5，其顯示第一參考信號V _H、第二參考信號V _L、第一比較信號Com1、第二比較信號Com2、開關控制信號SW、以及時鐘信號CLK的工作時序圖。

如圖4與圖5所示，當電容端電壓Vcap介於第二參考信號V _L與第一參考信號V _H之間，該第二比較器152輸出低準位的第二比較信號Comp2，且該第一比較器151同樣輸出低準位的第一比較信號Comp1。此時，該閂鎖單元16的Q端和Q _B端分別輸出高準位的時鐘信號CLK及低準位的開關控制信號SW。應可理解，低準位的開關控制信號SW使該第十N型MOSFET元件Mn10關斷且使該第九P型MOSFET元件Mp9導通，從而該電容C1受到工作電壓V _DD的充電。

當電容端電壓Vcap被充電至大於與第一參考信號V _H之後，該第二比較器152輸出高準位的第二比較信號Comp2，且該第一比較器151維持輸出低準位的第一比較信號Comp1。此時，由該閂鎖單元16的Q端所輸出的時鐘信號CLK自高準位轉變為低準位，同時由該閂鎖單元16的Q _B端所輸出的開關控制信號SW自低準位轉變為高準位。應可理解，高準位的開關控制信號SW使該第九P型MOSFET元件Mp9關斷且使該該第十N型MOSFET元件Mn10導通，從而該電容C1對該接地端GND放電。

如圖4與圖5所示，在電容C1放電的過程中，電容端電壓Vcap介於第一參考信號V _H與第二參考信號V _L；此時，該第二比較器152所輸出的第二比較信號Comp2自高準位轉變為低準位，且該第一比較器151所輸出的第一比較信號Comp1持續維持低準位，從而使該閂鎖單元16的Q端持續輸出低準位的時鐘信號CLK，且同時使該閂鎖單元16的Q _B端持續輸出高準位的開關控制信號SW；即，該閂鎖單元16工作於資料閂鎖狀態。

進一步地，當電容端電壓Vcap被放電至小於與第二參考信號V _L之後，該第一比較器151所輸出的第一比較信號Comp1自低準位轉變為高準位，且該第二比較器152所輸出的第二比較信號Comp2持續維持低準位。此時，由該閂鎖單元16的Q端所輸出的時鐘信號CLK自低準位轉變為高準位，同時由該閂鎖單元16的Q _B端所輸出的開關控制信號SW自高準位轉變為低準位。應可理解，低準位的開關控制信號SW使該第十N型MOSFET元件Mn10關斷且使該第九P型MOSFET元件Mp9導通，從而該電容C1受到工作電壓V _DD的充電。

故而，本發明僅使用一個開關控制信號SW來控制該第十N型MOSFET元件Mn10週期性地關斷/導通以及控制該第九P型MOSFET元件Mp9週期性地導通/關斷。依此操作，該閂鎖單元16的Q端所輸出的時鐘信號CLK可被應用為具固定工作頻率的一時鐘信號，且該時鐘信號的工作頻率和圖4所示之偏置電流I可分別由下式(2)和式(3)所表示：

………………(2)

…………………(3)

上式(2)和式(3)中，Tp為脈衝寬度(如圖5所示)，k=μCox為MOSFET的製程跨導參數(process transconductance parameter)，W和L分別為為MOSFET的元件寬度和元件長度，且m為第七N型MOSFET元件Mn7和第六N型MOSFET元件Mn6之一數量比。在第六N型MOSFET元件Mn6的數量為1的情況下，m即為第七N型MOSFET元件Mn7的個數。進一步地，令

且忽略第二電阻R2的溫度係數，則上式(3)可以改寫為下式(4)。

…………………(4)

上式(4)中的I ₀為與溫度無關的常數，因此偏置電流I的大小僅與MOSFET的基礎元件參數有關。此外，由圖4的電路圖可知第一參考電壓V _H和第一參考電壓V _L的一減法運算可由下式(5)表示：

…(5)

在第一P型MOSFET元件Mp1與第二P型MOSFET元件Mp2具有相同的元件寬度W以及元件長度L的情況下，第一參考電壓V _H和第一參考電壓V _L的一減法運算可由下式(6)表示：

……………(6)

進一步地，令K1＝K2＝K且令Mp1和Mp2之間具有電流比1/α，則可將簡化後的式(6)帶入式(2)中，從而獲得下式(7)。

…………………(7)

由上式(7)可知，α和I ₀皆為常數，故而由該閂鎖單元16的Q端所送出的時鐘信號CLK之工作頻率僅該充放電電路單元14之中的電容C1直接相關。應可理解，電容為一種被動元件，其電容值不容易受到環境溫度的影響。

更進一步地，在Mp1和Mp2之間具有一寬長比為γ/1的情況下，第一參考電壓V _H和第一參考電壓V _L的一減法運算可由下式(8)表示，且上式(2)可由下式(9)表示。

………………………(8)

……………(9)

圖6顯示本發明之RC振盪器電路的第二電路拓樸結構圖。比較圖6與圖4可知，在第二電路拓樸結構之中，該自偏置電路單元12被設計成一偏置電流產生電路，其用以產生一正比於絕對溫度的電流(Proportional To Absolute Temperature, PTAT)，簡稱PTAT電流，且以此I _PTAT取代圖4所示之偏置電流I。在第二電路拓樸結構之中，所述自偏置電路單元12僅包括：一第五P型MOSFET元件Mp5、一第六P型MOSFET元件Mp6、一運算放大器121、一第二電阻R2、複數個第七P型MOSFET元件Mp7(圖6中僅顯示1個)、以及複數個第八N型MOSFET元件Mn8(圖6中僅顯示1個)。應可發現，原圖4之複數個第六N型MOSFET元件Mn6和複數個第七N型MOSFET元件Mn7已分別由複數個第一BJT元件Q1和複數個第二BJT元件Q2所取代，其中複數個第一BJT元件Q1與複數個第二BJT元件Q2的個數比為1:m。並且，圖6之自偏置電路單元12還包括具有一正輸入端、一負輸入端和一輸出端的一運算放大器121。

更詳細地說明，該第五P型MOSFET元件Mp5的源極端耦接該工作電壓V _DD，且其閘極端耦接該第四共接點N4。該第六P型MOSFET元件Mp6的源極端耦接該工作電壓V _DD，且其閘極端係耦接該充放電電路單元14。並且，該運算放大器121以其所述正輸入端耦接該第六P型MOSFET元件Mp6的汲極端，以其所述負輸入端耦接該第五P型MOSFET元件Mp5的汲極端，且以其所述輸出端同時耦接該第五P型MOSFET元件Mp5的閘極端以及該六P型MOSFET元件Mp6的閘極端。如圖6所示，各所述第一BJT元件Q1之第一BJT元件Q1的射極端耦接該運算放大器121的該負輸入端，且其集極端與一基極端皆耦接該接地端GND。該第二電阻R2以其一第一端耦接該運算放大器121的正輸入端。並且，各所述第二BJT元件Q2之射極端係耦接該第二電阻R2的一第二端，且各所述第二BJT元件Q2之集極端與基極端皆耦接該接地端GND。另一方面，各所述第七P型MOSFET元件Mp7之源極端耦接該工作電壓V _DD，且其閘極端耦接該第六N型MOSFET元件Mn6的該閘極端。再者，各所述第八N型MOSFET元件Mn8之源極端耦接該接地端GND，且其汲極端耦接該第七P型MOSFET元件Mp7的一汲極端。如圖6所示，該第七P型MOSFET元件Mp7的該閘極端和該第八N型MOSFET元件Mn8的該閘極端耦接至該充放電電路單元14。

依圖6所示，偏置電流I _PTAT可由下式(10)表示。

……………(10)

上式(9)中，V _T為熱電壓(Thermal voltage)，且m為第二BJT元件Q2和第一BJT元件Q1之一數量比。在第一BJT元件Q1的數量為1的情況下，m即為第二BJT元件Q2的個數。並且，

為第一BJT元件Q1的

和第二BJT元件Q2的

的差值。此時，偏置電流僅受V _T的影響，即 I _PTAT＝I _PTAT0．V _T。依據本發明之設計，電路內的每個MOS元件接操作在亞閥區(即，Vg＜Vth)，故而Vgs=nV _T．ln(L．I _PTAT/W．I _PTAT0)+Vth。其中，n指的是第二BJT元件Q2的基-射接面面積相對於第二BJT元件Q2的基-射接面面積的倍數值，I _PTAT為所述偏置電流，且I _PTAT0為常數。

在第一P型MOSFET元件Mp1與第二P型MOSFET元件Mp2具有相同的元件寬度W以及元件長度L的情況下，第一參考電壓V _H和第一參考電壓V _L的一減法運算可由下式(11)表示：

……………(11)

進一步地，可將簡化後的式(10)和式(11)帶入上式(2)中，從而獲得下式(12)。

…………………………………(12)

由上式(12)可知，n、α和I _PTAT0皆為常數，故而由該閂鎖單元16的Q端所送出的時鐘信號CLK之工作頻率僅該充放電電路單元14之中的電容C1直接相關。應可理解，電容為一種被動元件，其電容值不容易受到環境溫度的影響。

更進一步地，在Mp1和Mp2之間具有一寬長比為γ/1的情況下，第一參考電壓V _H和第一參考電壓V _L的一減法運算可由下式(13)表示，且上式(12)可由下式(14)表示。

………………………(13)

……………………………(14)

實驗例

請重複參閱圖4。在實驗例中，工作電壓V _DD為2.8V。並且，複數個P型MOSFET元件的基礎參數分別為：W _Mp1/L _Mp1＝1μm /20μm，W _Mp2/L _Mp2＝1μm /20μm，W _Mp3/L _Mp3＝0.5μm /200μm，W _Mp4/L _Mp4＝1μm /10μm，W _Mp5/L _Mp5＝1μm /10μm，W _Mp6/L _Mp6＝1μm /10μm，W _Mp7/L _Mp7＝1μm /10μm，W _Mp8/L _Mp8＝1μm /10μm，W _Mp9/L _Mp9＝0.5μm /1.2μm。另一方面，複數個N型MOSFET元件的基礎參數分別為：W _Mn1/L _Mn1＝1μm /10μm，W _Mn2/L _Mn2＝1μm /10μm，W _Mn3/L _Mn3＝1μm /10μm，W _Mn4/L _Mn4＝1μm /10μm，W _Mn5/L _Mn5＝0.5μm /200μm，W _Mn6/L _Mn6＝4μm /0.8μm，W _Mn7/L _Mn7＝4μm /0.8μm，W _Mn8/L _Mn8＝1μm /10μm，W _Mn9/L _Mn9＝1μm /10μm，W _Mn10/L _Mn10＝0.5μm /1.2μm。再者，第一電阻R1和第二電阻R2皆由多晶矽電阻，電阻值分別為R1＝1Kohms、R2＝995Kohms。另一方面，電容C1採用P型MOS電晶體電容，其電容值爲3.2pF。更詳細地說明，Mn1與Mn2之間的第一個數比爲2/10，Mn4與Mn3之間的第二個數比爲1/8，Mn6與Mn7之間的第三個數比3/24，Mp7與Mp8之間的第四個數比爲2/6，且Mn8與Mn9之間的第五個數比爲2/6。

如圖4所示，實驗例之本發明之RC振盪器電路1所輸出的時鐘信號CLK的工作頻率f _CLK可利用上式(7)計算獲得。值得注意的是，在式(7)中，α和I ₀皆為常數，故而由該閂鎖單元16的Q端所送出的時鐘信號CLK之工作頻率僅該充放電電路單元14之中的電容C1直接相關。應可理解，電容為一種被動元件，其電容值不容易受到環境溫度的影響。換句話說，式(7)中不包含溫飄係數，因此工作頻率f _CLK幾乎與溫度無關。進一步地，將實際參數帶入式(7)得到工作頻率f _CLK約爲64KHz，與模擬結果相同。圖7顯示在多種工藝角下的本發明之RC振盪器電路所輸出的時鐘信號的工作頻率隨溫度變化的曲線圖。並且，下表(1A)、表(1B)和表(1C)記錄了各個工藝角下的(電阻)溫飄係數。 表(1A)

工藝角	FF	SS	SF	FS	TT
溫飄 係數 (%)	FFres 1.18	FFres 1.91	FFres 1.35	FFres 1.77	FFres 1.59

表(1B)

工藝角	FF	SS	SF	FS	TT
溫飄 係數 (%)	SSres 1.97	SSres 0.96	SSres 1.72	SSres 1.19	SSres 1.41

表(1C)

工藝角	TT
溫飄 係數 (%)	TTres 1.00

依據圖7、表(1A)、表(1B)、和表(1C)的數據，可以輕易地發現，在-40°C到120°C的溫度變化範圍內，本發明的RC振盪器電路1所輸出的時鐘信號的工作頻率在各個工藝角下的溫飄係數均小於1.97%。因此，實驗例的數據顯示，本發明提供了具低溫飄移係數的一種RC振盪器電路。

如此，上述已完整且清楚地說明本發明之一種RC振盪器電路；並且，經由上述可得知本發明具有下列優點：

(1)本發明揭示一種RC振盪器電路，其應用在一電子晶片之中，且其基礎電路結構包含：一充放電電路單元、一比較器單元、以及一閂鎖單元。特別地，所述RC振盪器電路之中增設有一電流鏡像電路單元以及一電流轉電壓電路單元，利用該電流鏡像電路單元將一偏置電流轉換成傳送至該充放電電路單元的一第一電流與一第二電流以及傳送至該電流轉電壓電路單元的一第三電流，使該電流轉電壓電路單元生成一第一參考電壓和一第二參考電壓至該比較器單元。由於第一參考電壓、第二參考電壓、該第一電流與該第二電流具有相同的溫度係數，因此，在溫度係數相互抵消的情況下，接收自該比較器單元的一第一比較信號和一第二比較信號的該閂鎖單元便可產生具固定工作頻率的一時鐘信號，使該電子晶片內的其它電路單元依據所述時鐘信號而在不受工作溫度及/或環境溫度的影響下正常工作。

(2)本發明同時提供一種資訊處理裝置，資訊處理裝置，其具有至少一電子晶片，且該電子晶片包含如前所述本發明之一種RC振盪器電路。並且，該資訊處理裝置是選自於由智能手機、智能手錶、智能手環、平板電腦、筆記型電腦、一體式電腦、門禁裝置、桌上型電腦、和工業電腦所組成群組之中的一種電子裝置。

必須加以強調的是，前述本案所揭示者乃為較佳實施例，舉凡局部之變更或修飾而源於本案之技術思想而為熟習該項技藝之人所易於推知者，俱不脫本案之專利權範疇。

綜上所陳，本案無論目的、手段與功效，皆顯示其迥異於習知技術，且其首先發明合於實用，確實符合發明之專利要件，懇請  貴審查委員明察，並早日賜予專利俾嘉惠社會，是為至禱。

1a:RC振盪器 11a:充電電流源 12a:第一開關 13a:第二開關 14a:放電電流源 15a:電容 16a:第一比較器 17a:第二比較器 18a:RS閂鎖單元 1:RC振盪器電路 10:電流鏡像電路單元 11:參考電壓產生單元 12:偏置電路單元 121:運算放大器 13:啟動電路單元 14:充放電電路單元 141:開關單元 15:比較器單元 151:第一比較器 152:第二比較器 16:閂鎖單元

圖1為習知的一種RC振盪器的電路結構圖； 圖2顯示本發明之一種RC振盪器電路的第一方塊圖 圖3為本發明之一種RC振盪器電路的第二方塊圖； 圖4為本發明之RC振盪器電路的第一電路拓樸結構圖； 圖5為使用於本發明之RC振盪器電路內的第一參考信號、第二參考信號、第一比較信號、第二比較信號、開關控制信號、以及時鐘信號CLK的工作時序圖； 圖6為本發明之RC振盪器電路的第二電路拓樸結構圖；以及 圖7為在多種工藝角下的本發明之RC振盪器電路所輸出的時鐘信號的工作頻率隨溫度變化的曲線圖。

1:RC振盪器電路

10:電流鏡像電路單元

14:充放電電路單元

141:開關單元

15:比較器單元

151:第一比較器

152:第二比較器

16:閂鎖單元

Claims (10)

1. 一種RC振盪器電路1，包括： 一電流鏡像電路單元10，用以對一偏置電流I執行一電流鏡像處理以產生一第一電流I ₁、一第二電流I ₂以及一第三電流I ₃； 一電流轉電壓電路單元1A，用以依據該第三電流I ₃產生一第一參考電壓V _H和一第二參考電壓V _L；以及 一充放電電路單元14，具有一開關單元141和一電容C1，該開關單元141係用以依一開關控制信號SW之控制使該第一電流I ₁和該第二電流I ₂對該電容C1進行充、放電以在所述電容C1產生一電容端電壓Vcap，其中，該電容端電壓Vcap係用以和該第一參考電壓V _H和該第二參考電壓V _L進行一比較操作以產生一時鐘信號CLK。
2. 如請求項1所述之RC振盪器電路，其進一步具有一信號產生單元以執行該比較操作，該信號產生單元包括： 一比較器單元15，用以依該電容端電壓Vcap和該第一參考電壓V _H及該第二參考電壓V _L進行比較以產生一第一比較信號和一第二比較信號；以及 一閂鎖單元16，用以依該第一比較信號和該第二比較信號之控制產生所述時鐘信號CLK，及產生所述開關控制信號SW。
3. 如請求項2所述之RC振盪器電路，其中，該電流轉電壓電路單元1A作為一參考電壓產生單元11，且該電流鏡像電路單元10包括： 一自偏置電路單元12，耦接一工作電壓V _DD和一接地端GND，用以產生所述第一電流I ₁、所述第二電流I ₂、所述第三電流I ₃；以及 一啟動電路單元13，耦接該工作電壓V _DD、該接地端GND和該自偏置電路單元12，用以啟動所述自偏置電路單元12。
4. 如請求項3所述之RC振盪器電路，其中，該參考電壓產生單元11包括： 一第一P型MOSFET元件Mp1，其一源極端耦接該工作電壓V _DD，且其一閘極端和一汲極端相互耦接； 複數個第一N型MOSFET元件Mn1，其中各所述第一N型MOSFET元件Mn1之一源極端耦接該第一P型MOSFET元件Mp1的該汲極端，其一閘極端耦接傳送自該電流鏡像電路單元10的一第一偏置信號，且其一汲極端耦接該接地端GND； 一第二P型MOSFET元件Mp2，其一源極端耦接該工作電壓V _DD，且其一閘極端和一汲極端相互耦接；以及 複數個第二N型MOSFET元件Mn2，其中各所述第二N型MOSFET元件Mn2之一源極端耦接該第二P型MOSFET元件Mp2的該汲極端，其一閘極端耦接所述第一偏置信號，且其一汲極端耦接該接地端GND； 其中，複數個所述第一N型MOSFET元件Mn1與複數個所述第二N型MOSFET元件Mn2之間具有一第一個數比； 其中，所述第一參考電壓V _H由該第一P型MOSFET元件Mp1的該汲極端與該第一N型MOSFET元件Mn1的該源極端之間的一第一共接點N1輸出，且所述第二參考電壓V _L由該第二P型MOSFET元件Mp2的該汲極端與該第二N型MOSFET元件Mn2的該源極端之間的一第二共接點N2輸出。
5. 如請求項4所述之RC振盪器電路，其中，該啟動電路單元13包括： 一第三P型MOSFET元件Mp3，其一源極端耦接該工作電壓V _DD； 一第一電阻R1，其一端耦接該第三P型MOSFET元件Mp3的一閘極端，且其另一端耦接該接地端GND； 複數個第三N型MOSFET元件Mn3，其中各所述第三N型MOSFET元件Mn3之一汲極端耦接該第三P型MOSFET元件Mp3的一汲極端，且其一源極端耦接該接地端GND； 一第四P型MOSFET元件Mp4，其一源極端耦接該工作電壓V _DD； 至少一第四N型MOSFET元件Mn4，其中各所述第四N型MOSFET元件Mn4之一汲極端耦接該第四P型MOSFET元件Mp4的一汲極端，且其一源極端耦接該接地端GND；以及 一第五N型MOSFET元件Mn5，其一汲極端耦接該第四P型MOSFET元件Mp4的一閘極端，其一閘極端耦接該第三P型MOSFET元件Mp3的該汲極端與該第三N型MOSFET元件Mn3的該汲極端之間的一第三共接點N3，且其一源極端耦接該接地端GND； 其中，至少一所述第四N型MOSFET元件Mn4與複數個所述第三N型MOSFET元件Mn3之間具有一第二個數比，且該第四P型MOSFET元件Mp4的該閘極端與該第五N型MOSFET元件Mn5的該汲極端之間的一第四共接點N4係耦接至該自偏置電路單元12。
6. 如請求項5所述之RC振盪器電路，其中，該自偏置電路單元12包括： 一第五P型MOSFET元件Mp5，其一源極端耦接該工作電壓V _DD，且其一閘極端耦接該第四共接點N4； 複數個第六N型MOSFET元件Mn6，其中各所述第六N型MOSFET元件Mn6之一汲極端耦接該第五P型MOSFET元件Mp5的該汲極端，且其一源極端耦接該接地端GND； 一第六P型MOSFET元件Mp6，其一源極端耦接該工作電壓V _DD，且其一閘極端和一汲極端相互耦接； 一第二電阻R2，以其一端耦接該接地端GND； 複數個第七N型MOSFET元件Mn7，其中各所述第七N型MOSFET元件Mn7之一源極端耦接該第二電阻的另一端，且各所述第七N型MOSFET元件Mn7之一汲極端耦接所述第六P型MOSFET元件Mp6的該汲極端； 複數個第七P型MOSFET元件Mp7，其中各所述第七P型MOSFET元件Mp7之一源極端耦接該工作電壓V _DD，且其一閘極端耦接該第六N型MOSFET元件Mn6的該汲極端與所述第七N型MOSFET元件Mn7的該汲極端之間的一第五共接點N5；以及 複數個第八N型MOSFET元件Mn8，其中各所述第八N型MOSFET元件Mn8之一源極端耦接該接地端GND，且其一汲極端耦接所述第七P型MOSFET元件Mp7的一汲極端； 其中，複數個所述第六N型MOSFET元件Mn6與複數個所述第七N型MOSFET元件Mn7之間具有一第三個數比，且該第七P型MOSFET元件Mp7的該閘極端和該第八N型MOSFET元件Mn8的該閘極端係耦接至該充放電電路單元14。
7. 如請求項5所述之RC振盪器電路，其中，該自偏置電路單元12包括： 一第五P型MOSFET元件Mp5，其一源極端耦接該工作電壓V _DD，且其一閘極端耦接該第四共接點N4； 一第六P型MOSFET元件Mp6，其一源極端耦接該工作電壓V _DD，且其一閘極端係耦接該充放電電路單元14； 一運算放大器121，具有一正輸入端、一負輸入端和一輸出端，並以其所述正輸入端耦接該第六P型MOSFET元件Mp6的一汲極端，以其所述負輸入端耦接該第五P型MOSFET元件Mp5的一汲極端，且以其所述輸出端同時耦接該第五P型MOSFET元件Mp5的該閘極端以及該六P型MOSFET元件Mp6的該閘極端； 複數個第一BJT元件Q1，其中各所述第一BJT元件Q1之一射極端耦接該運算放大器121的該負輸入端，且其一集極端與一基極端皆耦接該接地端GND； 一第二電阻R2，以其一第一端耦接該運算放大器121的該正輸入端； 複數個第二BJT元件Q2，其中各所述第二BJT元件Q2之一射極端係耦接該第二電阻R2的一第二端，各所述第二BJT元件Q2之一集極端與一基極端皆耦接該接地端GND，且複數個所述第一BJT元件Q1和複數個所述第二BJT元件Q2具有一個數比；複數個P型MOSFET元件(Mp7)，其中各所述P型MOSFET元件(Mp7)之一源極端耦接該工作電壓V_DD，且其一閘極端耦接該第六N型MOSFET元件Mn6的該閘極端；以及複數個N型MOSFET元件(Mn8)，其中各所述N型MOSFET元件(Mn8)之一源極端耦接該接地端GND，且其一汲極端耦接所述P型MOSFET元件(Mp7)的一汲極端；其中，該P型MOSFET元件(Mp7)的該閘極端和該N型MOSFET元件(Mn8)的該閘極端耦接至該充放電電路單元14。
8. 如請求項6或請求項7所述之RC振盪器電路，其中，該充放電電路單元14包括：複數個第八P型MOSFET元件Mp8，其中各所述第八P型MOSFET元件Mp8之一源極端耦接該工作電壓V_DD，且其一閘極端耦接該第七P型MOSFET元件Mp7的該閘極端；一第九P型MOSFET元件Mp9，其一源極端耦接所述第八P型MOSFET元件Mp8的該汲極端；複數個第九N型MOSFET元件Mn9，其中各所述第九N型MOSFET元件Mn9之一源極端耦接該接地端GND，且其一閘極端耦接該第八N型MOSFET元件Mn8的該閘極端；以及一第十N型MOSFET元件Mn10，其一閘極端耦接該第九P型MOSFET元件Mp9的一閘極端從而形成一第六共接點N6，且其一汲極端耦接該第九P型MOSFET元件Mp9的該汲極端從而形成一第七共接點N7；其中，複數個所述第七P型MOSFET元件Mp7與複數個所述第八P型MOSFET元件Mp8之間具有一第四個數比，複數個所述第八N型MOSFET元件Mn8與複數個所述第九N型MOSFET元件Mn9之間具有一第五個數比，且所述電容C1之一第一端和一第二端分別耦接該工作電壓V_DD和該第七共接點N7。
9. 如請求項8所述之RC振盪器電路，其中，該閂鎖單元16為具有一R輸入端、一S輸入端、一Q輸出端、和一Q_B輸出端的一RS閂鎖器，且該 閂鎖單元16以其所述R輸入端耦接該第一比較信號，以其所述S輸入端耦接該第二比較信號，以其所述Q輸出端輸出該時鐘信號CLK，且以其所述Q_B輸出端輸出該開關控制信號SW。
10. 一種資訊處理裝置，其具有至少一電子晶片，且該電子晶片包含如請求項1至請求項9之中任一項所述之RC振盪器電路。

Images