TW201611511A - 積體電路與自偏壓電阻電容振盪器和斜坡產生器電路 - Google Patents

積體電路與自偏壓電阻電容振盪器和斜坡產生器電路 Download PDF

Info

Publication number
TW201611511A
TW201611511A TW104126714A TW104126714A TW201611511A TW 201611511 A TW201611511 A TW 201611511A TW 104126714 A TW104126714 A TW 104126714A TW 104126714 A TW104126714 A TW 104126714A TW 201611511 A TW201611511 A TW 201611511A
Authority
TW
Taiwan
Prior art keywords
coupled
transistor
circuit
node
current
Prior art date
Application number
TW104126714A
Other languages
English (en)
Other versions
TWI560996B (en
Inventor
哈爾斯曼 皮特
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Publication of TW201611511A publication Critical patent/TW201611511A/zh
Application granted granted Critical
Publication of TWI560996B publication Critical patent/TWI560996B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/53—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Electrical Variables (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)
  • Electromagnetism (AREA)
  • Amplifiers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

一種自偏壓電阻電容(resistor-capacitor，RC)振盪器與斜坡產生器電路，包括結合式電流和電壓參考電路，其用以提供參考電流、第一參考電壓與第二參考電壓，並且包括電路支路。此電路支路包括彼此串聯耦接的P型金氧化半導體(P-type Metal-Oxide-Semiconductor，PMOS)電晶體，電阻與N型金氧化半導體(NMOS)電晶體，並且這些電晶體是以二極體接法所連接。該電路還包括訊號產生電路，其包括了電容。訊號產生電路是用以在第一參考電壓與第二參考電壓之間對電容充電與放電。自偏壓RC振盪器和斜坡產生器電路是用以在電容的一節點提供斜坡訊號或鋸齒訊號，並在訊號產生電路的輸出端提供振盪器輸出訊號。

Description

積體電路與自偏壓電阻電容振盪器和斜 坡產生器電路
本發明是關於一種電子電路，特別是本發明的實施例是關於用在控制器的積體振盪器電路的領域，此控制器特別是超低功率電池應用的控制器。
第1圖是繪示系統100的簡化方塊圖，其中控制器是用以在頻繁的通電與斷電操作。在這個例子中，當監視端點GPIO1的狀態時，(微)控制器電路是在斷電狀態。在這個例子中，端點GPIO1是連接至溫度驅動開關110，其會在一預設的溫度下被觸發。基於控制器核心所執行的操作，發光二極體120是用來指示溫度驅動開關110什麼時候被觸發。當溫度驅動開關110被觸發時，邏輯單元會對控制器通電並且致能振盪器，其中振盪器會提供訊號給核心邏輯單元，以計算發光二極體120的驅動器功能。當完成計算時，控制器會回到斷電狀態，並且關閉振盪器。由於上述的功能需要頻繁地對振盪器通電和斷電，因此需要快速的通電與斷電時間來減少功率消耗。更進一 步來說，振盪器電路需要成為一個低功率的電路來節省電力並且延長電池的壽命。
此外，積體電路振盪器也會使用在以脈衝寬 度調變(pulse width modulation，PWM)為基礎的系統中，用以提供時脈訊號與斜坡訊號(或鋸齒訊號)。上述的系統例如是用在切換式電源供應器(Switch Mode Power Supplies，SMPS)與放大器電路中的系統。
一些習知的積體電路振盪器會用環形振盪器(ring oscillator)，並搭配精準的外部參考電壓與電流。其他習知的積體電路振盪器則會用電容充電電路，但也會依賴外部的參考電路與控制電路。
本發明的發明人已經發現了，對於低功率的電池運作，習知的積體電路振盪器通常不滿足低功率電池操作的快速啟動與低功耗要求。如上所述，習知的積體電路振盪器通常需要外部的參考電流與電壓，連帶著有複雜的電路。一些習知的積體電路振盪器可能會利用帶隙(bandgap)電路來提供參考電壓。這些設計容易導致複雜的電路並且需要高功率消耗。
在本發明的實施例中，精準的自偏壓電阻電容(resistor-capacitor，RC)振盪器與斜坡產生器電路具有結合電流與電壓參考電路，其具有電路支路。此電路支路包括了單一N型金氧化半導體(N-type Metal-Oxide-Semiconductor，MOS)電晶體、單一P型金氧化半導體(PMOS)電晶體與電阻。透過將參考電壓與參考電流結合為電路支路，該參考電路會被簡化。進一步地，在給定的一個時間點，部分的自偏壓RC振盪器和斜坡產生器電路會被禁能。此電路是用以提供低的功率消耗並且能夠快速的啟動。此外，振盪器頻率可以由一個電阻值與一個電容值來精準地決定。
本發明一實施例提出一種自偏壓RC振盪器和 斜坡產生器電路，其包括了結合式電流和電壓參考電路以提供參考電流、第一參考電壓與第二參考電壓。此結合式電流和電壓參考電路包括一電路支路，此電路支路由彼此串聯耦接的第一PMOS電晶體，電阻與第一NMOS電晶體所組成，並且第一PMOS電晶體與第一NMOS電晶體係分別使用二極體接法。自偏壓RC振盪器和斜坡產生器電路也包括一訊號產生電路，其包括電容。訊號產生電路是用以將上述的電容從第一參考電壓充電至第二參考電壓，並且將電容從第二參考電壓放電至第一參考電壓。自偏壓RC振盪器和斜坡產生器電路是用以在電容的節點提供斜坡(或鋸齒)訊號，並在訊號產生電路的輸出端提供振盪器輸出訊號。
在一實施例中，結合式電流和電壓參考電路 與訊號產生電路是實作在單一個積體電路中。
在一實施例中，自偏壓RC振盪器和斜坡產生 器電路是用以提供1/(2R0C0)的振盪頻率，其中R0為上述電阻的電阻值，C0為上述電容的電容值。
在另一實施例中，在結合式電流和電壓參考 電路中，第一PMOS電晶體的源極是耦接至電源，第一PMOS電晶體的閘極與汲極是耦接至第一節點，第一節點耦接至電阻的第一端。第一NMOS電晶體的源極是耦接至接地端，第一NMOS電晶體的閘極與汲極是耦接至第二節點，第二節點是耦接至該電阻的第二端。結合式電流和電壓參考電路是用以在第一節點提供第一參考電壓，在第二節點提供第二參考電壓，並且提供參考電流，其中參考電流係流經在第一節點與第二節點之間的電阻。
在另一實施例中，自偏壓RC振盪器和斜坡產 生器電路還包括一溫度係數補償電路，其耦接在第一節點與第二節點之間。在一個具體的實施例中，溫度係數補償電路包括串聯耦接在電源與接地端之間的第一電晶體、第二電晶體與電阻。溫度係數補償電路還包括了串聯耦接在電源與接地端之間的第三電晶體與第四電晶體。第一電晶體與第三電晶體具有相同的通道寬長比，且形成第一電流鏡。第二電晶體比第四電晶體具有更大的通道寬長比，並且第二電晶體與第四電晶體形成第二電流鏡。溫度係數補償電路還包括第五電晶體，其源極耦接至電源。第五電晶體的閘極耦接至第一電晶體與第三電晶體的閘極，該第五電晶體的汲極用以耦接至結合式電流和電壓參考電路的第 一節點。溫度係數補償電路還包括第六電晶體，其源極耦接至接地端。第六電晶體的閘極耦接至第二電晶體與第四電晶體的閘極，第六電晶體的汲極用以耦接至結合式電流和電壓參考電路的第二節點。
在另一實施例中，訊號產生電路包括第二 PMOS電晶體，第二PMOS電晶體耦接至第一PMOS電晶體以形成第一電流鏡。訊號產生電路也包括第二NMOS電晶體，第二NMOS電晶體耦接至第一NMOS電晶體以形成第二電流鏡。訊號產生電路還包括耦接至第二PMOS電晶體的第一差動對電路以接收參考電流，以及耦接至第二NMOS電晶體的第二差動對電路以接收參考電流。第一差動對電路包括第三PMOS電晶體與第四PMOS電晶體，並且第二差動對電路包括第三NMOS電晶體與第四NMOS電晶體。第三PMOS電晶體的汲極和第三NMOS電晶體的汲極耦接至第三節點，此第三節點耦接至上述的電容以對電容充電與放電，第三節點也用以提供斜坡訊號。
在另一實施例中，訊號產生電路也包括第一 比較器與第二比較器。第一比較器的正輸入端是耦接至第三節點以感測電容上的電壓，第一比較器的偏壓端是耦接至訊號產生電路中第四NMOS電晶體的汲極。第二比較器的負輸入端是耦接至第三節點以感測電容上的電壓，第二比較器的偏壓端是耦接至訊號產生電路中第四PMOS電晶體的汲極。其中第三PMOS電晶體、第四PMOS電晶體、 第三NMOS電晶體、與第四NMOS電晶體的閘極電壓是關聯至第一比較器與第二比較器的輸出。
在另一實施例中，訊號產生電路還包括鎖存 器。鎖存器的設定輸入端是耦接至第一比較器的輸出端，鎖存器的重置輸入端是耦接至第二比較器的輸出端，鎖存器的正輸出端是耦接至第三PMOS電晶體的閘極與第三NMOS電晶體的閘極，鎖存器的負輸出端是耦接至第四PMOS電晶體的閘極與第四NMOS電晶體的閘極。其中正輸出端是用以提供振盪器輸出訊號，並且負輸出端是用以提供互補振盪器輸出訊號。
在另一實施例中，訊號產生電路用以在上述 的電容被充電時，致能第一比較器並禁能第二比較器。訊號產生電路也用以在電容被放電時，禁能第一比較器並致能第二比較器。在一實施例中，第一比較器包括耦接至電源的電流源、耦接至電流源的差動對、以及耦接至差動對的偏壓節點。第二比較器包括耦接至接地端的電流源、耦接至電流源的差動對、以及耦接至差動對的偏壓節點。在另一實施例中，第一比較器包括第一電晶體，其源極是耦接至該電源節點，閘極是耦接至第一比較器的正輸入端，汲極是用以提供該第一比較器的輸出，偏壓節點是耦接至第一電晶體的汲極。第二比較器包括第一電晶體，其源極是耦接至接地端，閘極是耦接至第二比較器的負輸入端，汲極是用以提供第二比較器的輸出，偏壓節點是耦接至第一電晶體的汲極。
本發明的另一實施例提出一種自偏壓RC振盪 器和斜坡產生器電路，其包括了一結合式電流和電壓參考電路，用以提供參考電流、第一參考電壓與第二參考電壓。 此結合式電流和電壓參考電路包括一電路支路，此電路支路具有彼此串聯耦接的第一NMOS電晶體、第一PMOS電晶體與電阻。自偏壓RC振盪器和斜坡產生器電路也包括訊號產生電路，其包括一電容，並且用以在第一參考電壓與第二參考電壓之間對電容充電與放電。
在上述電路的一實施例中，訊號產生電路是 用以提供充電電流與放電電流，其中充電電流與放電電流的大小相同於一電流值，此電流值是由第一參考電壓與第二參考電壓之間的差值再除以電阻的電阻值所決定出。
在一實施例中，在該結合式電流和電壓參考 電路中，第一PMOS電晶體的閘極與汲極是耦接至第一節點，第一節點是耦接至電阻的第一端。第一NMOS電晶體的閘極與汲極是耦接至第二節點，第二節點是耦接至電阻的第二端。結合式電流和電壓參考電路是用以在第一節點提供第一參考電壓，在第二節點提供第二參考電壓，並且提供參考電流。此參考電流係流經在第一節點與第二節點之間的電阻。
在另一實施例中，第一NMOS電晶體係使用 二極體接法，第一NMOS電晶體的閘極與汲極是彼此耦接。第一PMOS電晶體係使用二極體接法，第一PMOS電晶體的閘極與汲極是彼此耦接。
在另一實施例中，自偏壓RC振盪器和斜坡產 生器電路是用以提供1/(2R0C0)的振盪頻率，其中R0為結合式電流和電壓參考電路中電路支路的電阻的電阻值，C0為上述電容的電容值。
在另一實施例中，訊號產生電路包括第一差 動對與第一比較器以對電容充電，以及第二差動對與第二比較器以對電容放電。在電容充電期間第二比較器被禁能，並且在電容放電期間第一比較器被禁能。
為讓本發明的上述特徵和優點能更明顯易 懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100‧‧‧系統
110‧‧‧溫度驅動開關
120‧‧‧發光二極體
OSCOUT、OSCOUTB‧‧‧訊號
GPIO1、GPIO2、OUT‧‧‧端點
MP1、MP2、MP3、MP4、MN1、MN2、MN3、MN4、M0、M1、M2、M3、M4、M5、M6‧‧‧電晶體
Vref1、Vref2、Vsg1、Vgs0‧‧‧電壓
VDD‧‧‧電源
VSS‧‧‧接地端
R0‧‧‧電阻
C0‧‧‧電容
Is、Itcp、Itcn‧‧‧電流
200、600‧‧‧自偏壓RC振盪器和斜坡產生器電路
210‧‧‧結合式電流和電壓參考電路
211、212、223‧‧‧節點
220‧‧‧訊號產生電路
230‧‧‧鎖存器
COMP_P、COMP_N、310、320、410、420‧‧‧比較器
Ibs‧‧‧偏壓電流端
S‧‧‧設定輸入端
R‧‧‧重置輸入端
Q‧‧‧正輸出端
QN‧‧‧負輸出端
610、700‧‧‧溫度係數補償電路
[圖1]是繪示系統的簡化方塊圖，其中控制器是用於頻繁的通電與斷電操作；[圖2]是根據本發明一實施例繪示自偏壓RC振盪器和斜坡產生器電路的簡化示意圖；[圖3A]與[圖3B]是根據本發明一實施例繪示兩個比較器電路的簡化示意圖，可以用在圖2的振盪器與斜坡產生器；[圖4A]與[圖4B]是根據本發明另一實施例繪示兩個比較器電路的簡化示意圖，可以用在圖2的振盪器與斜坡產生器； [圖5]是根據本發明一實施例繪示圖2中自偏壓RC振盪器和斜坡產生器的時序與波形圖；[圖6]是根據本發明的另一實施例繪示包括了溫度補償的自偏壓RC振盪器和斜坡產生器的簡化示意圖；以及[圖7]是根據本發明的一實施例繪示溫度係數補償電路的簡化示意圖，可以用在圖6中的振盪器與斜坡產生器電路。
下文參考了上述一系列的圖式，然而這些圖式只是範例，並非用以限制申請專利範圍。在理解所繪示與描述的多個觀點後，本領域具有通常知識者當能辨認出其他的變化、修改或變更。
圖2是根據本發明一實施例繪示自偏壓RC振盪器和斜坡產生器電路200的簡化示意圖。如圖2所示，在一積體電路中，自偏壓RC振盪器和斜坡產生器電路200包括了結合式電流和電壓參考電路210，以提供參考電流Is、第一參考電壓Vref1、以及第二參考電壓Vref2。結合式電流和電壓參考電路210包括了一電路支路。此電路支路包括了彼此串聯耦接的第一PMOS電晶體MP1、電阻R0以及第一NMOS電晶體MN1，其中第一PMOS電晶體MP1與第一NMOS電晶體MN1係分別使用二極體接法。自偏壓RC振盪器和斜坡產生器電路200也包括了訊號產生電路220，其包括了電容C0且用以在第一參考電壓和第二參考 電壓之間對電容C0充電與放電。自偏壓RC振盪器和斜坡產生器電路200是用以提供振盪器輸出訊號OSCOUT與OSCOUTB。自偏壓RC振盪器和斜坡產生器電路200也用以在電容C0的節點223提供斜坡或鋸齒訊號。在一實施例中，輸出訊號OSCOUT和反向的輸出訊號OSCOUTB，以及斜坡訊號都具有1/(2R0C0)的振盪頻率，其中R0為結合式電流和電壓參考電路210中電阻R0的電阻值，C0是訊號產生電路220中電容C0的電容值。
如圖2所示，在結合式電流和電壓參考電路210中，第一PMOS電晶體MP1的源極節點是耦接至電源端VDD。第一PMOS電晶體MP1的閘極節點與汲極節點是耦接至第一節點211，其是耦接至電阻R0的第一端點。第一NMOS電晶體MN1的源極是耦接至接地端VSS。第一NMOS電晶體MN1的閘極與汲極是耦接至第二節點212，其是耦接至電阻R0的第二端點。結合式電流和電壓參考電路210是用以在第一節點211提供第一參考電壓Vref1，在第二節點212提供第二參考電壓Vref2。更進一步來說，結合式電流和電壓參考電路210是用以在第一節點211與第二節點212之間提供流經電阻R0的參考電流Is。在圖2中，VDD與VSS分別為電源與接地電壓(下文中亦可以代表電壓準位的數值)。
如圖2所示，訊號產生電路220包括了耦接至第一PMOS電晶體MP1的第二PMOS電晶體MP2以形成第一電流鏡。第二NMOS電晶體MN2是耦接至第一NMOS電 晶體MN1以形成第二電流鏡。第一差動對電路包括了第三PMOS電晶體MP3與第四PMOS電晶體MP4，且耦接至第二PMOS電晶體MP2以接收參考電流Is。此外，第二差動對電路包括了第三NMOS電晶體MN3與第四NMOS電晶體MN4，且耦接至第二NMOS電晶體MN2以接收參考電流Is。第三PMOS電晶體MP3的汲極和第三NMOS電晶體MN3的汲極是耦接至第三節點223，其是耦接至電容C0以對電容C0充電與放電。
如圖2所示，訊號產生電路220也包括了第一比較器COMP_P。第一比較器COMP_P的正輸入端耦接至第三節點223以感測電容C0上的電壓，第一比較器COMP_P的負輸入端耦接至第一參考電壓Vref1，並且第一比較器COMP_P的偏壓端Ibs耦接至第四NMOS電晶體MN4的汲極以及一個禁能訊號OSCOUT。訊號產生電路220也包括了第二比較器COMP_N。第二比較器COMP_N的負輸入端耦接至第三節點223以感測電容C0上的電壓，第二比較器COMP_N的正輸入端是耦接至第二參考電壓Vref2，第二比較器COMP_N的偏壓端Ibs是耦接至第四PMOS電晶體MP4的汲極與禁能訊號OSCOUTB。訊號產生電路220也具有鎖存器230。鎖存器230的設定輸入端S是耦接至第一比較器COMP_P的輸出端，鎖存器230的重置輸入端R是耦接至第二比較器COMP_N的輸出端。鎖存器230是用以在正輸出端Q提供振盪器輸出訊號OSCOUT，並在負輸出端QN提供反向的輸出訊號 OSCOUTB。振盪器輸出訊號OSCOUT是耦接至第三PMOS電晶體MP3的閘極以及第三NMOS電晶體MN3的閘極。反向輸出訊號OSCOUTB是耦接至第四PMOS電晶體MP4的閘極以及第四NMOS電晶體MP4的閘極。
圖3A與圖3B是根據本發明一實施例繪示兩個比較器電路的簡化示意圖，可以用在圖2的振盪器與斜坡產生器。圖3A是比較器310的簡化示意圖，可以做為圖2中的比較器COMP_P。如圖3A所示，比較器310具有四個電晶體M0、M1、M2與M3以形成一個差動放大器。比較器310也具有第五電晶體M4，用以在比較器310被禁能時控制輸出訊號。其中，正輸入端與負輸入端節點分別是耦接至電晶體M0與M1的閘極節點。偏壓端Ibs是用以接收偏壓電流訊號。電晶體M4的閘極是用以接收訊號OSCOUT，使得在Ibs=0時，輸出會被強制為零(可為VSS或是接地)以避免輸出訊號浮動至VDD。類似地，圖3B是比較器320的簡化示意圖，可以做為圖2中的比較器COMP_N。可以看到的是，比較器320是類似於比較器310，但有一些極性是相反的。其中，正輸入端與負輸入端是分別耦接至電晶體M0與M1的閘極節點。偏壓端Ibs是用以接收偏壓電流訊號。電晶體M4的閘極是用以接收訊號OSCOUTB，使得當Ibs=0時，輸出會被強制為零(VSS或接地)以避免輸出訊號浮動至VDD。
圖4A與圖4B是根據本發明另一實施例繪示兩個比較器的簡化示意圖，可以用在圖2的振盪器與斜坡 產生器。圖4A是比較器410的簡化示意圖，可以做為圖2中的比較器COMP_P。圖4B是比較器420的簡化示意圖，可以做為圖2中的比較器COMP_N。值得注意的是，比較器410與比較器420為型態相反的比較器，其中一個輸入端點(正端或是負端)並沒有被使用。在比較器410與420中，電晶體M0是被選擇以相同於第2圖中結合式電流和電壓參考電路210中對應的電晶體。在這樣的設置當中，在具有相同電流Is的情況下閘極電壓與汲極電壓會相同，並且藉由配對而不是藉由差動對，使得切換點會被設為電壓Vgs。更具體來說，比較器410中的電晶體M0是配對至圖2中的電晶體MP1，而比較器420中的電晶體M0是配對至圖2中的電晶體MN1。此外，電晶體M1是用以強制輸出訊號為一個已知的電壓，類似於圖3A與圖3B中電晶體M4的功能。
圖5是根據本發明一實施例繪示圖2中自偏壓RC振盪器和斜坡產生器的時序與波形圖。自偏壓RC振盪器和斜坡產生器電路200的操作可以參考圖5所繪示的波形一起描述。如上述與圖2所繪示的內容，第一PMOS電晶體MP1是以二極體的接法所連接，其中閘極與汲極節點是一起耦接至節點211。節點211提供了準位為VDD-Vsg1的參考電壓Vref1，其中Vsg1是PMOS電晶體MP1的源極與閘極節點之間的電壓。類似地，第一NMOS電晶體MN1是以二極體接法所連接，其中閘極與汲極節點是一起耦接至節點212。節點212提供了準位為 Vgs0的參考電壓Vref2，其中Vgs0為NMOS電晶體MN1的閘極與源極節點之間的電壓。更進一步來說，電流Is會在參考電壓VDD-Vsg1與Vgs0之間流經電阻R0。電流Is可以表示為以下方程式，其中VSS=0：Is=(VDD-Vgs0-Vsg1)/R0
亦即，可以看到的是結合式電流和電壓參考電路210是用以提供第一參考電壓VDD-Vsg1、第二參考電壓與Vgs0以及參考電流Is。藉由結合參考電壓與參考電流於一個電路支路，此參考電路具有簡單且低功率消耗的特性。
如圖2所示，參考電壓Vref1是提供給PMOS電晶體MP2的閘極以及比較器COMP_P的負輸入端，而參考電壓Vref2是提供給NMOS電晶體MN2的閘極以及比較器COMP_N的正輸入端。此外，PMOS電晶體MP2與PMOS電晶體MP1形成電流鏡以提供偏壓電流Is給電晶體MP3與MP4所形成的差動對電路。類似地，NMOS電晶體MN2與NMOS電晶體MN1形成電流鏡以提供偏壓電流Is給電晶體MN3與MN4所形成的差動對電路。在電路的右手邊，鎖存器230提供了輸出訊號OSCOUT以及反向的輸出訊號OSCOUTB，在此實施例中這兩個訊號是電壓準位為高與低(表示為VDD和VSS)的邏輯訊號。
在圖2中，如上所述，訊號OSCOUT與OSCOUTB是用來偏壓電晶體MP3、MP4、MN3與MN4的閘極端。當訊號OSCOUT為低準位(或在VSS準位)且 訊號OSCOUTB為高準位(或在VDD準位)，電晶體MP3與MN4會導通，並且電晶體MN3與MP4會截止。如此一來，偏壓電流Is會經由電晶體MP3流至電容C0。另外，比較器COMP_P的偏壓端Ibs會被流經電晶體MN4的偏壓電流Is所偏壓，此時比較器COMP_N會被禁能。在這樣的情形下，電容C0會被充電，直到電容C0的電壓達到參考電壓Vref1(或表示為VDD-Vsg1)。接著，當比較器COMP_P的正輸入端上的電壓開始超過負輸入端上的電壓時，比較器COMP_P的輸出會改變。此時，鎖存器230的設定輸入端S會是高準位，造成訊號OSCOUT變為電壓VDD且訊號OSCOUTB變為電壓VSS。此時，電晶體MN4截止且比較器COMP_P會被禁能以節省電力。於此同時，電晶體MP4會導通以偏壓比較器COMP_N，並且電晶體MN3會導通以從電壓VDD-Vsg1開始對電容C0放電。電容C0會一直放電，直到電容C0的電壓達到Vgs0。此時，比較器COMP_N的輸出會改變，其會將鎖存器230的重置輸入端R設定為VDD，且使得訊號OSCOUT回到準位VDD。以上描述的這一連串的操作已經繪示在圖5的波形當中。
振盪訊號的頻率可以計算如下。在電容C0被放電的期間，電容C0的電壓從VDD-Vsg1減少至Vgs0，所需要的時間等於：Tdischarge=C 0×dV/Is=C 0×(VDD-Vsg1-Vgs0)/((VDD-Vgs0-Vsg1)/R 0)=R 0×C 0
當電容C0再次充電時，其電壓從Vgs0上升至Vdd-Vsg1，所需要的時間等於：Tcharge=C 0×dV/Is=C 0×(VDD-Vsg1-Vgs0)/((VDD-Vgs0-Vsg1)/R 0)=R 0×C 0
因此，振盪器的週期為：T=Tdischarge+Tcharge=2×R0×C0
因此，頻率可以表示如下：Fosc=1/T=1/(2×R0×C0)
可以看到的是，振盪器的頻率可以精準地由電阻值R0與電容值C0的數值所決定。如上所述，自偏壓RC振盪器和斜坡產生器電路200是用以提供低的功率消耗。在一個給定的時間點，每一個差動對電路中兩個電晶體的其中一個會被禁能，並且其中一個比較器會被禁能。此外，結合式電流和電壓參考電路210是由包括了兩個電晶體與一個電阻的電路支路所形成，其是一個簡單的電路並具有低的功耗。
圖6是根據本發明的另一實施例繪示包括了溫度補償的自偏壓RC振盪器和斜坡產生器的簡化示意圖。如圖6所示，自偏壓RC振盪器與斜坡產生器電路600類似於上述圖2中的自偏壓RC振盪器和斜坡產生器電路200，但增加了溫度係數補償電路610，其耦接至結合式電流和電壓參考電路210。為了補償電阻R0、電容C0、比較器與電流鏡的溫度效應，溫度係數補償電路610被加 入在參考節點211與212之間，這兩個節點的電壓準位分別是VDD-Vsg1與Vgs0。藉由加入隨溫度變化的電流至這些參考節點，可調整振盪器的溫度係數。
圖7是根據本發明的一實施例繪示溫度係數補償電路的簡化示意圖，可以用在圖6中的振盪器與斜坡產生器電路600。如圖7所示，溫度係數補償電路700包括第一電晶體M1、第二電晶體M2與一個串聯耦接在電源VDD與接地端VSS之間的電阻R0。溫度係數補償電路700也包括了串聯耦接在電源VDD與接地端VSS之間的第三電晶體M3與第四電晶體M4。電晶體M1與M3的閘極節點是耦接在一起，電晶體M2與M4的閘極節點是耦接在一起。第一電晶體M1與第三電晶體M3具有相同的通道寬長比(width to length(W/L)ratio)且形成第一電流鏡。第二電晶體M2比第四電晶體M4具有更大的通道寬長比，並且第二電晶體M2與第四電晶體M4形成第二電流鏡。溫度係數補償電路700也包括了第五電晶體M5，其源極耦接至電源，閘極耦接至第一電晶體M1與第三電晶體M3的閘極，汲極是用以耦接至結合式電流和電壓參考電路210中的第一節點211。溫度係數補償電路700也包括了第六電晶體M6，其源極是耦接至接地端，閘極耦接至第二電晶體M2與第四電晶體M4的閘極，汲極是用以耦接至結合式電流和電壓參考電路210中的第二節點212。值得注意的是，在圖7的例子中，電晶體M1、 M3與M5為PMOS電晶體，電晶體M2、M4與M6為NMOS電晶體。
如以上所述和圖7所示，溫度係數補償電路700包括電流鏡，其包括了相同的PMOS電晶體M1與M3，用以強制相同的電流流經NMOS電晶體M2與M4。 在此實施例中，電晶體M2與M4具有不同的通道寬長比，其中電晶體M2比電晶體M4具有更大的通道寬長比。這導致了閘極至源極的電壓Vgs跨越在電阻R0上。此電路是用以產生正溫度係數(Temperature Coefficient，TC)電流，此正溫度係數電流可以透過不同比例的電流鏡(使用電晶體M5與M6)而在振盪器電路中的偏壓參考中被加入或移除，讓TC電流縮減。在一些實施例中，可以藉由例如是實驗或是電路模擬技術來決定電晶體M5與M6的適當尺寸。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明。可以理解的是這裡的例子與實施例只是做說明用途，其他的變化與修改當可參照這些例子與實施例來完成。例如，在另一替代的實施例中，結合式電流和電壓參考電路可以用單一個電阻與單一個電晶體來實作。 在一實施例中，結合式電流和電壓參考電路可以用單一個電阻與單一個PMOS電晶體來實作。在另一實施例中，結合式電流和電壓參考電路可以用單一個電阻與單一個NMOS電晶體來實作。在這些替代的實施例中，兩個電容可做為電流源，並且/或者另一個PMOS與NMOS電流鏡 會被用來提供相反方向的電流給比較器及/或電容。此外，即使所有已經描述的例子中都使用CMOS電晶體，但這裡描述的電路也可以用雙極性電晶體(bipolar transistor)來實作，此雙極性電晶體包括了NPN雙極性電晶體與PNP雙極性電晶體。本領域具有通常知識者，當可理解這些修改與其他的修改或改變都涵蓋在本發明的精神與範圍當中。
OSCOUT、OSCOUTB‧‧‧訊號
MP1、MP2、MP3、MP4、MN1、MN2、MN3、MN4‧‧‧電晶體
Vref1、Vref2、Vsg1、Vgs0‧‧‧電壓
VDD‧‧‧電源
VSS‧‧‧接地端
R0‧‧‧電阻
C0‧‧‧電容
Is‧‧‧電流
200‧‧‧自偏壓RC振盪器和斜坡產生器電路
210‧‧‧結合式電流和電壓參考電路
211、212、223‧‧‧節點
220‧‧‧訊號產生電路
230‧‧‧鎖存器
COMP_P、COMP_N‧‧‧比較器
Ibs‧‧‧偏壓端
S‧‧‧設定輸入端
R‧‧‧重置輸入端
Q‧‧‧正輸入端
QN‧‧‧負輸入端

Claims (20)

  1. 一種積體電路，包括一自偏壓電阻電容(resistor-capacitor，RC)振盪器和斜坡產生器電路，該自偏壓RC振盪器和斜坡產生器電路包括：一結合式電流和電壓參考電路，用以提供一參考電流、一第一參考電壓與一第二參考電壓，其中該結合式電流和電壓參考電路包括一電路支路，該電路支路由彼此串聯耦接的一第一P型金氧化半導體(P-type Metal-Oxide-Semiconductor，PMOS)電晶體，一電阻與一第一N型金氧化半導體(NMOS)電晶體所組成，並且該第一PMOS電晶體與該第一NMOS電晶體是以二極體接法所連接；以及一訊號產生電路，包括一電容，該訊號產生電路是用以在該第一參考電壓與該第二參考電壓之間對該電容充電與放電，其中該自偏壓RC振盪器和斜坡產生器電路是用以在該電容的一節點提供一斜坡訊號，並在該訊號產生電路的一輸出端提供一振盪器輸出訊號。
  2. 如申請專利範圍第1項所述之積體電路，其中該自偏壓RC振盪器和斜坡產生器電路是用以提供1/(2R0C0)的振盪器頻率，R0為該電阻的電阻值，C0為該電容的電容值。
  3. 如申請專利範圍第1項所述之積體電路，其中在該結合式電流和電壓參考電路中，該第一PMOS電晶體的源極是耦接至一電源；該第一PMOS電晶體的閘極與汲極是耦接至一第一節點，該第一節點耦接至該電阻的第一端；該第一NMOS電晶體的源極是耦接至一接地端；該第一NMOS電晶體的閘極與汲極是耦接至一第二節點，該第二節點是耦接至該電阻的第二端；其中該結合式電流和電壓參考電路是用以：在該第一節點提供該第一參考電壓；在該第二節點提供該第二參考電壓；並且提供該參考電流，其中該參考電流在該第一節點與該第二節點之間流經該電阻。
  4. 如申請專利範圍第3項所述之積體電路，更包括一溫度係數補償電路，耦接在第一節點與該第二節點之間。
  5. 如申請專利範圍第4項所述之積體電路，其中該溫度係數補償電路包括：串聯耦接在該電源與該接地端之間的一第一電晶體、一第二電晶體與一電阻； 串聯耦接在該電源與該接地端之間的一第三電晶體與一第四電晶體，其中：該第一電晶體與該第三電晶體具有相同的通道寬長比，且形成一第一電流鏡；該第二電晶體比該第四電晶體具有更大的通道寬長比；並且該第二電晶體與該第四電晶體形成一第二電流鏡；一第五電晶體，其源極耦接至該電源，該第五電晶體的閘極耦接至該第一電晶體與該第三電晶體的閘極，該第五電晶體的汲極用以耦接至該結合式電流和電壓參考電路的該第一節點；以及一第六電晶體，其源極耦接至該接地端，該第六電晶體的閘極耦接至該第二電晶體與該第四電晶體的閘極，該第六電晶體的汲極用以耦接至該結合式電流和電壓參考電路的該第二節點。
  6. 如申請專利範圍第1項所述之積體電路，其中該訊號產生電路包括：一第二PMOS電晶體，耦接至該第一PMOS電晶體以形成一第一電流鏡；一第二NMOS電晶體，耦接至該第一NMOS電晶體以形成一第二電流鏡； 一第一差動對電路，耦接至該第二PMOS電晶體以接收該參考電流，該第一差動對電路包括一第三PMOS電晶體與一第四PMOS電晶體；以及一第二差動對電路，耦接至該第二NMOS電晶體以接收該參考電流，該第二差動對電路包括一第三NMOS電晶體與一第四NMOS電晶體，其中該第三PMOS電晶體的汲極和該第三NMOS電晶體的汲極耦接至一第三節點，該第三節點耦接至該電容以對該電容充電與放電，該第三節點也用以提供該斜坡訊號。
  7. 如申請專利範圍第6項所述之積體電路，更包括：一第一比較器，包括：一正輸入端，耦接至該第三節點以感測該電容上的電壓；以及一偏壓端，耦接至該訊號產生電路中該第四NMOS電晶體的汲極；以及一第二比較器，包括：一負輸入端，耦接至該第三節點以感測該電容上的該電壓；以及一偏壓端，耦接至該訊號產生電路中該第四PMOS電晶體的汲極， 其中該第三PMOS電晶體、該第四PMOS電晶體、該第三NMOS電晶體與該第四NMOS電晶體的閘極電壓是關聯至該第一比較器與該第二比較器的輸出。
  8. 如申請專利範圍第7項所述之積體電路，更包括一鎖存器，該鎖存器包括：一設定輸入端，耦接至該第一比較器的輸出端；一重置輸入端，耦接至該第二比較器的輸出端；一正輸出端，耦接至該第三PMOS電晶體的閘極與該第三NMOS電晶體的閘極；以及一負輸出端，耦接至該第四PMOS電晶體的閘極與該第四NMOS電晶體的閘極，其中該正輸出端是用以提供該振盪器輸出訊號，並且該負輸出端是用以提供該振盪器輸出訊號之一反向訊號。
  9. 如申請專利範圍第8項所述之積體電路，其中該訊號產生電路用以在該電容被充電時，致能該第一比較器並禁能該第二比較器；其中該訊號產生電路用以在該電容被放電時，禁能該第一比較器並致能該第二比較器。
  10. 如申請專利範圍第7項所述之積體電路，其中該第一比較器包括： 一電流源，耦接至該電源；一差動對，耦接至該電流源；以及一偏壓節點，耦接至該差動對，其中該第二比較器包括：一電流源，耦接至該接地端；一差動對，耦接至該電流源；以及一偏壓節點，耦接至該差動對。
  11. 如申請專利範圍第7項所述之積體電路，其中該第一比較器包括一第一電晶體，其具有：一源極，耦接至該電源節點；一閘極，耦接至該第一比較器的該正輸入端；一汲極，用以提供該第一比較器的輸出；以及一偏壓節點，耦接至該第一電晶體的該汲極，其中該第二比較器包括一第一電晶體，其具有：一源極，耦接至該接地端；一閘極，耦接至該第二比較器的該負輸入端；一汲極，用以提供該第二比較器的輸出；以及一偏壓節點，耦接至該第一電晶體的汲極。
  12. 如申請專利範圍第1項所述之積體電路，其中該結合式電流和電壓參考電路與該訊號產生電路是實作在單一個積體電路中。
  13. 一種自偏壓電阻電容(resistor-capacitor，RC)振盪器和斜坡產生器電路，包括：一結合式電流和電壓參考電路，用以提供一參考電流，一第一參考電壓與一第二參考電壓，其中該結合式電流和電壓參考電路包括一電路支路，該電路支路具有彼此串聯耦接的一第一N型金氧化半導體(N-type Metal-Oxide-Semiconductor，NMOS)電晶體，一第一P型金氧化半導體(PMOS)電晶體與一電阻；以及一訊號產生電路，包括一電容，其中該訊號產生電路是用以在該第一參考電壓與該第二參考電壓之間對該電容充電與放電。
  14. 如申請專利範圍第13項所述之自偏壓RC振盪器和斜坡產生器電路，其中該訊號產生電路是用以提供一充電電流與一放電電流，該充電電流與該放電電流的大小相同於一電流值，該電流值是由該第一參考電壓與該第二參考電壓之間的差再除以該電阻的電阻值所決定。
  15. 如申請專利範圍第13項所述之自偏壓RC振盪器和斜坡產生器電路，其中在該結合式電流和電壓參考電路中， 該第一PMOS電晶體的閘極與汲極是耦接至一第一節點，該第一節點耦接至該電阻的第一端；該第一NMOS電晶體的閘極與汲極是耦接至一第二節點，該第二節點是耦接至該電阻的第二端；其中該結合式電流和電壓參考電路是用以：在該第一節點提供該第一參考電壓；在該第二節點提供該第二參考電壓；並且提供該參考電流，其中該參考電流在該第一節點與該第二節點之間流經該電阻。
  16. 如申請專利範圍第13項所述之自偏壓RC振盪器和斜坡產生器電路，其中該第一NMOS電晶體是以二極體接法所連接，該第一NMOS電晶體的閘極與汲極是彼此耦接，並且該第一PMOS電晶體是以二極體接法所連接，該第一PMOS電晶體的閘極與汲極是彼此耦接。
  17. 如申請專利範圍第13項所述之自偏壓RC振盪器和斜坡產生器電路，其中該自偏壓RC振盪器和斜坡產生器電路是用以提供1/2(R0C0)的振盪器頻率，R0為該電阻的電阻值，C0為該電容的電容值。
  18. 如申請專利範圍第13項所述之自偏壓RC振盪器和斜坡產生器電路，其中該訊號產生電路包括： 一第一差動對與一第一比較器，用以對該電容充電；以及一第二差動對與一第二比較器，用以對該電容放電，其中在充電該電容的期間該第二比較器被禁能，並且在放電該電容的期間該第一比較器被禁能。
  19. 如申請專利範圍第13項所述之自偏壓RC振盪器和斜坡產生器電路，其中該結合式電流和電壓參考電路與該訊號產生電路是實作在單一個積體電路中。
  20. 如申請專利範圍第13項所述之自偏壓RC振盪器和斜坡產生器電路，更包括一溫度係數補償電路，耦接在該第一節點與該第二節點之間。
TW104126714A 2014-09-15 2015-08-17 Integrated circuit and self-biased rc oscillator and ramp generator circuit TWI560996B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/487,090 US9287823B1 (en) 2014-09-15 2014-09-15 Method and apparatus of a self-biased RC oscillator and ramp generator

Publications (2)

Publication Number Publication Date
TW201611511A true TW201611511A (zh) 2016-03-16
TWI560996B TWI560996B (en) 2016-12-01

Family

ID=55450259

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104126714A TWI560996B (en) 2014-09-15 2015-08-17 Integrated circuit and self-biased rc oscillator and ramp generator circuit

Country Status (4)

Country Link
US (1) US9287823B1 (zh)
KR (2) KR20160031959A (zh)
CN (1) CN105429612B (zh)
TW (1) TWI560996B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI583125B (zh) * 2016-04-21 2017-05-11 弛張振盪器
TWI673952B (zh) * 2018-12-28 2019-10-01 大陸商北京集創北方科技股份有限公司 Rc振盪器
TWI756855B (zh) * 2020-09-29 2022-03-01 北京歐錸德微電子技術有限公司 Rc振盪器電路及資訊處理裝置
TWI757375B (zh) * 2016-11-26 2022-03-11 英商Ａｒｍ股份有限公司 監控電路及方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106026616A (zh) * 2016-06-15 2016-10-12 中山大学 一种无电容结构的自适应斜坡补偿电路
TWI616060B (zh) * 2016-08-04 2018-02-21 松翰科技股份有限公司 時脈信號產生裝置及其時脈信號產生方法
US10044346B2 (en) * 2016-09-09 2018-08-07 Nuvoton Technology Corporation Low-power slew rate detector for edge rate control of an output power stage
US10425064B2 (en) * 2016-12-08 2019-09-24 Micron Technology, Inc. Apparatus and method for a PVT independent RC delay
US10483985B2 (en) 2017-01-23 2019-11-19 Samsung Electronics Co., Ltd. Oscillator using supply regulation loop and operating method thereof
IT201700014710A1 (it) * 2017-02-10 2018-08-10 St Microelectronics Srl Generatore di tensione a forma d'onda triangolare e relativo circuito amplificatore in classe d
IT201700021392A1 (it) * 2017-02-24 2018-08-24 St Microelectronics Srl Circuito di pilotaggio, apparecchiatura ad ultrasuoni e procedimento corrispondenti
US10571516B2 (en) * 2017-08-30 2020-02-25 Arm Limited CMOS process skew sensor
EP3490147B1 (en) * 2017-11-28 2024-04-10 ams AG Relaxation oscillator with an aging effect reduction technique
CN109257032A (zh) * 2018-07-26 2019-01-22 上海华虹宏力半导体制造有限公司 低频振荡器
KR102488110B1 (ko) * 2018-09-21 2023-01-13 에스케이하이닉스 주식회사 아날로그-디지털 변환 회로 및 이를 포함하는 씨모스 이미지 센서
US10727827B2 (en) * 2018-12-19 2020-07-28 Texas Instruments Incorporated Self-biased gate controlled switching circuit
CN109672428B (zh) * 2018-12-19 2023-07-07 上海琪埔维半导体有限公司 一种张弛振荡器
CN111294701B (zh) 2018-12-29 2021-11-02 展讯通信（深圳）有限公司 信号发生电路及音频处理装置
CN109995325B (zh) * 2018-12-29 2023-05-30 成都锐成芯微科技股份有限公司 一种低噪声rc振荡器
EP3826179A1 (en) * 2019-11-22 2021-05-26 Nexperia B.V. Schmitt trigger voltage comparator
KR20210092987A (ko) * 2020-01-17 2021-07-27 삼성전기주식회사 잡음 및 지터에 둔감한 발진회로
CN112491397A (zh) * 2020-12-07 2021-03-12 成都锐成芯微科技股份有限公司 一种多频点rc振荡器
CN114244320B (zh) * 2022-02-25 2022-05-24 杭州万高科技股份有限公司 张驰振荡电路
CN116527019B (zh) * 2023-07-03 2023-12-05 成都芯翼科技有限公司 一种片内振荡器电路
KR102649439B1 (ko) * 2024-02-01 2024-03-20 주식회사 아크칩스 온도에 무관한 발진신호를 출력하는 rc발진기

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418502A (en) * 1994-03-03 1995-05-23 Micro Linear Corporation Micro power R-C relaxation oscillator
DE69514090T2 (de) * 1995-03-31 2000-05-25 St Microelectronics Srl Oszillatorschaltung mit einer versorgungsspannungsunabhängigen Oszillatorfrequenz
KR20050085690A (ko) * 2002-12-17 2005-08-29 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 발진기
US7116181B2 (en) * 2004-12-21 2006-10-03 Actel Corporation Voltage- and temperature-compensated RC oscillator circuit
US7342463B2 (en) 2005-11-15 2008-03-11 Analog Devices, Inc. Timer circuits and method
US9385694B2 (en) 2011-12-20 2016-07-05 Conexant Systems, Inc. Low-power programmable oscillator and ramp generator

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI583125B (zh) * 2016-04-21 2017-05-11 弛張振盪器
US10432176B2 (en) 2016-04-21 2019-10-01 Syncmos Technologies International, Inc. Relaxation oscillators with reduced errors or no errors in output frequencies caused by changes in temperatures and/or fabrication processes
TWI757375B (zh) * 2016-11-26 2022-03-11 英商Ａｒｍ股份有限公司 監控電路及方法
TWI673952B (zh) * 2018-12-28 2019-10-01 大陸商北京集創北方科技股份有限公司 Rc振盪器
TWI756855B (zh) * 2020-09-29 2022-03-01 北京歐錸德微電子技術有限公司 Rc振盪器電路及資訊處理裝置

Also Published As

Publication number Publication date
KR101812931B1 (ko) 2017-12-27
US20160079917A1 (en) 2016-03-17
CN105429612A (zh) 2016-03-23
KR20160031959A (ko) 2016-03-23
US9287823B1 (en) 2016-03-15
KR20170108924A (ko) 2017-09-27
TWI560996B (en) 2016-12-01
CN105429612B (zh) 2018-03-30

Similar Documents

Publication Publication Date Title
TW201611511A (zh) 積體電路與自偏壓電阻電容振盪器和斜坡產生器電路
US9576679B2 (en) Multi-stage sample and hold circuit
KR100788346B1 (ko) 밴드 갭 기준전압 발생회로
US8203392B2 (en) Oscillator stabilized for temperature and power supply variations
KR20100077272A (ko) 기준전압 발생회로
KR20100077271A (ko) 기준전압 발생회로
KR20050119078A (ko) 리셋 회로
TW201417496A (zh) 電源開啟重置電路
JP2010178051A (ja) パワーオンリセット回路
TW201901333A (zh) 基體偏壓產生電路
JP5637096B2 (ja) バンドギャップ基準電圧回路及びこれを用いたパワーオンリセット回路
JP2018088249A (ja) 電源制御回路および環境発電装置
JP2014033425A (ja) オシレーター
TWI614994B (zh) 延遲電路、振盪電路及半導體裝置
TW202222037A (zh) 延遲電路
TWI591459B (zh) Analog electronic clock
TWI559674B (zh) Ｐｎ接面振盪器裝置與方法
TWI535198B (zh) 差分信號驅動器
TWI418137B (zh) 電壓控制振盪器
JP5193590B2 (ja) 発振回路
JP6786968B2 (ja) コンパレータを用いた発振器回路
WO2021215457A1 (ja) 交流増幅器
TWI668957B (zh) 震盪器電路
TWI659610B (zh) 具有磁滯功能之電源啟動重置電路
US20140232480A1 (en) Clock apparatus