CN105429612B - 集成电路与自偏压电阻电容振荡器和斜坡产生器电路 - Google Patents

集成电路与自偏压电阻电容振荡器和斜坡产生器电路 Download PDF

Info

Publication number
CN105429612B
CN105429612B CN201510584753.6A CN201510584753A CN105429612B CN 105429612 B CN105429612 B CN 105429612B CN 201510584753 A CN201510584753 A CN 201510584753A CN 105429612 B CN105429612 B CN 105429612B
Authority
CN
China
Prior art keywords
transistor
coupled
circuit
node
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510584753.6A
Other languages
English (en)
Other versions
CN105429612A (zh
Inventor
皮特·哈尔斯曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN105429612A publication Critical patent/CN105429612A/zh
Application granted granted Critical
Publication of CN105429612B publication Critical patent/CN105429612B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/53—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Electrical Variables (AREA)
  • Electromagnetism (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供了一种自偏压电阻电容(resistor‑capacitor，RC)振荡器与斜坡产生器电路，包括结合式电流和电压参考电路，其用以提供参考电流、第一参考电压与第二参考电压，并且包括电路支路。此电路支路包括彼此串联耦接的P型金属氧化物半导体(P‑type Metal‑Oxide‑Semiconductor，PMOS)晶体管，电阻与N型金属氧化物半导体(NMOS)晶体管，并且这些晶体管是以二极管接法所连接。该电路还包括信号产生电路，其包括了电容。信号产生电路是用以在第一参考电压与第二参考电压之间对电容充电与放电。自偏压RC振荡器和斜坡产生器电路是用以在电容的一节点提供斜坡信号或锯齿信号，并在信号产生电路的输出端提供振荡器输出信号。

Description

集成电路与自偏压电阻电容振荡器和斜坡产生器电路
技术领域
本发明是关于一种电子电路，特别是本发明的实施例是关于用在控制器的集成振荡器电路的领域，此控制器特别是超低功率电池应用的控制器。
背景技术
图1是绘示系统100的简化方块图，其中控制器是用以在频繁的通电与断电操作。在这个例子中，当监视端点GPIO1的状态时，(微)控制器电路是在断电状态。在这个例子中，端点GPIO1是连接至温度驱动开关110，其会在一预设的温度下被触发。基于控制器核心所执行的操作，发光二极管120是用来指示温度驱动开关110什么时候被触发。当温度驱动开关110被触发时，逻辑单元会对控制器通电并且致能振荡器，其中振荡器会提供信号给核心逻辑单元，以计算发光二极管120的驱动器功能。当完成计算时，控制器会回到断电状态，并且关闭振荡器。由于上述的功能需要频繁地对振荡器通电和断电，因此需要快速的通电与断电时间来减少功率消耗。更进一步来说，振荡器电路需要成为一个低功率的电路来节省电力并且延长电池的寿命。
此外，集成电路振荡器也会使用在以脉冲宽度调变(pulse width modulation，PWM)为基础的系统中，用以提供时脉信号与斜坡信号(或锯齿信号)。上述的系统例如是用在切换式电源供应器(Switch Mode Power Supplies，SMPS)与放大器电路中的系统。
一些现有的集成电路振荡器会用环形振荡器(ring oscillator)，并搭配精准的外部参考电压与电流。其他现有的集成电路振荡器则会用电容充电电路，但也会依赖外部的参考电路与控制电路。
发明内容
本发明的发明人已经发现了，对于低功率的电池运作，现有的集成电路振荡器通常不满足低功率电池操作的快速启动与低功耗要求。如上所述，现有的集成电路振荡器通常需要外部的参考电流与电压，连带着有复杂的电路。一些现有的集成电路振荡器可能会利用带隙(bandgap)电路来提供参考电压。这些设计容易导致复杂的电路并且需要高功率消耗。
在本发明的实施例中，精准的自偏压电阻电容(resistor-capacitor，RC)振荡器与斜坡产生器电路具有结合电流与电压参考电路，其具有电路支路。此电路支路包括了单一N型金属氧化物半导体(N-type Metal-Oxide-Semiconductor，MOS)晶体管、单一P型金属氧化物半导体(PMOS)晶体管与电阻。通过将参考电压与参考电流结合为电路支路，该参考电路会被简化。进一步地，在给定的一个时间点，部分的自偏压RC振荡器和斜坡产生器电路会被禁能。此电路是用以提供低的功率消耗并且能够快速的启动。此外，振荡器频率可以由一个电阻值与一个电容值来精准地决定。
本发明一实施例提出一种集成电路，该集成电路包括自偏压RC振荡器和斜坡产生器电路，该自偏压RC振荡器和斜坡产生器电路包括了结合式电流和电压参考电路以提供参考电流、第一参考电压与第二参考电压。此结合式电流和电压参考电路包括一电路支路，此电路支路由彼此串联耦接的第一PMOS晶体管，电阻与第一NMOS晶体管所组成，并且第一PMOS晶体管与第一NMOS晶体管是分别使用二极管接法。自偏压RC振荡器和斜坡产生器电路也包括一信号产生电路，其包括电容。信号产生电路是用以将上述的电容从第一参考电压充电至第二参考电压，并且将电容从第二参考电压放电至第一参考电压。自偏压RC振荡器和斜坡产生器电路是用以在电容的节点提供斜坡(或锯齿)信号，并在信号产生电路的输出端提供振荡器输出信号。
在一实施例中，结合式电流和电压参考电路与信号产生电路是实作在单一个集成电路中。
在一实施例中，自偏压RC振荡器和斜坡产生器电路是用以提供1/(2R0C0)的振荡频率，其中R0为上述电阻的电阻值，C0为上述电容的电容值。
在另一实施例中，在结合式电流和电压参考电路中，第一PMOS晶体管的源极是耦接至电源，第一PMOS晶体管的栅极与漏极是耦接至第一节点，第一节点耦接至电阻的第一端。第一NMOS晶体管的源极是耦接至接地端，第一NMOS晶体管的栅极与漏极是耦接至第二节点，第二节点是耦接至该电阻的第二端。结合式电流和电压参考电路是用以在第一节点提供第一参考电压，在第二节点提供第二参考电压，并且提供参考电流，其中参考电流流经在第一节点与第二节点之间的电阻。
在另一实施例中，自偏压RC振荡器和斜坡产生器电路还包括一温度系数补偿电路，其耦接在第一节点与第二节点之间。在一个具体的实施例中，温度系数补偿电路包括串联耦接在电源与接地端之间的第一晶体管、第二晶体管与电阻。温度系数补偿电路还包括了串联耦接在电源与接地端之间的第三晶体管与第四晶体管。第一晶体管与第三晶体管具有相同的通道宽长比，且形成第一电流镜。第二晶体管比第四晶体管具有更大的通道宽长比，并且第二晶体管与第四晶体管形成第二电流镜。温度系数补偿电路还包括第五晶体管，其源极耦接至电源。第五晶体管的栅极耦接至第一晶体管与第三晶体管的栅极，该第五晶体管的漏极用以耦接至结合式电流和电压参考电路的第一节点。温度系数补偿电路还包括第六晶体管，其源极耦接至接地端。第六晶体管的栅极耦接至第二晶体管与第四晶体管的栅极，第六晶体管的漏极用以耦接至结合式电流和电压参考电路的第二节点。
在另一实施例中，信号产生电路包括第二PMOS晶体管，第二PMOS晶体管耦接至第一PMOS晶体管以形成第一电流镜。信号产生电路也包括第二NMOS晶体管，第二NMOS晶体管耦接至第一NMOS晶体管以形成第二电流镜。信号产生电路还包括耦接至第二PMOS晶体管的第一差动对电路以接收参考电流，以及耦接至第二NMOS晶体管的第二差动对电路以接收参考电流。第一差动对电路包括第三PMOS晶体管与第四PMOS晶体管，并且第二差动对电路包括第三NMOS晶体管与第四NMOS晶体管。第三PMOS晶体管的漏极和第三NMOS晶体管的漏极耦接至第三节点，此第三节点耦接至上述的电容以对电容充电与放电，第三节点也用以提供斜坡信号。
在另一实施例中，信号产生电路也包括第一比较器与第二比较器。第一比较器的正输入端是耦接至第三节点以感测电容上的电压，第一比较器的偏压端是耦接至信号产生电路中第四NMOS晶体管的漏极。第二比较器的负输入端是耦接至第三节点以感测电容上的电压，第二比较器的偏压端是耦接至信号产生电路中第四PMOS晶体管的漏极。其中第三PMOS晶体管、第四PMOS晶体管、第三NMOS晶体管、与第四NMOS晶体管的栅极电压是关联至第一比较器与第二比较器的输出。
在另一实施例中，信号产生电路还包括锁存器。锁存器的设定输入端是耦接至第一比较器的输出端，锁存器的重置输入端是耦接至第二比较器的输出端，锁存器的正输出端是耦接至第三PMOS晶体管的栅极与第三NMOS晶体管的栅极，锁存器的负输出端是耦接至第四PMOS晶体管的栅极与第四NMOS晶体管的栅极。其中正输出端是用以提供振荡器输出信号，并且负输出端是用以提供互补振荡器输出信号。
在另一实施例中，信号产生电路用以在上述的电容被充电时，致能第一比较器并禁能第二比较器。信号产生电路也用以在电容被放电时，禁能第一比较器并致能第二比较器。在一实施例中，第一比较器包括耦接至电源的电流源、耦接至电流源的差动对、以及耦接至差动对的偏压节点。第二比较器包括耦接至接地端的电流源、耦接至电流源的差动对、以及耦接至差动对的偏压节点。在另一实施例中，第一比较器包括第一晶体管，其源极是耦接至该电源节点，栅极是耦接至第一比较器的正输入端，漏极是用以提供该第一比较器的输出，偏压节点是耦接至第一晶体管的漏极。第二比较器包括第一晶体管，其源极是耦接至接地端，栅极是耦接至第二比较器的负输入端，漏极是用以提供第二比较器的输出，偏压节点是耦接至第一晶体管的漏极。
本发明的另一实施例提出一种自偏压RC振荡器和斜坡产生器电路，其包括了一结合式电流和电压参考电路，用以提供参考电流、第一参考电压与第二参考电压。此结合式电流和电压参考电路包括一电路支路，此电路支路具有彼此串联耦接的第一NMOS晶体管、第一PMOS晶体管与电阻。自偏压RC振荡器和斜坡产生器电路也包括信号产生电路，其包括一电容，并且用以在第一参考电压与第二参考电压之间对电容充电与放电。
在上述电路的一实施例中，信号产生电路是用以提供充电电流与放电电流，其中充电电流与放电电流的大小相同于一电流值，此电流值是由第一参考电压与第二参考电压之间的差值再除以电阻的电阻值所决定出。
在一实施例中，在该结合式电流和电压参考电路中，第一PMOS晶体管的栅极与漏极是耦接至第一节点，第一节点是耦接至电阻的第一端。第一NMOS晶体管的栅极与漏极是耦接至第二节点，第二节点是耦接至电阻的第二端。结合式电流和电压参考电路是用以在第一节点提供第一参考电压，在第二节点提供第二参考电压，并且提供参考电流。此参考电流系流经在第一节点与第二节点之间的电阻。
在另一实施例中，第一NMOS晶体管是使用二极管接法，第一NMOS晶体管的栅极与漏极是彼此耦接。第一PMOS晶体管是使用二极管接法，第一PMOS晶体管的栅极与漏极是彼此耦接。
在另一实施例中，自偏压RC振荡器和斜坡产生器电路是用以提供1/(2R0C0)的振荡频率，其中R0为结合式电流和电压参考电路中电路支路的电阻的电阻值，C0为上述电容的电容值。
在另一实施例中，信号产生电路包括第一差动对与第一比较器以对电容充电，以及第二差动对与第二比较器以对电容放电。在电容充电期间第二比较器被禁能，并且在电容放电期间第一比较器被禁能。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1是绘示系统的简化方块图，其中控制器是用于频繁的通电与断电操作；
图2是根据本发明一实施例绘示自偏压RC振荡器和斜坡产生器电路的简化示意图；
图3A与图3B是根据本发明一实施例绘示两个比较器电路的简化示意图，可以用在图2的振荡器与斜坡产生器；
图4A与图4B是根据本发明另一实施例绘示两个比较器电路的简化示意图，可以用在图2的振荡器与斜坡产生器；
图5是根据本发明一实施例绘示图2中自偏压RC振荡器和斜坡产生器的时序与波形图；
图6是根据本发明的另一实施例绘示包括了温度补偿的自偏压RC振荡器和斜坡产生器的简化示意图；以及
图7是根据本发明的一实施例绘示温度系数补偿电路的简化示意图，可以用在图6中的振荡器与斜坡产生器电路。
附图符号说明：
100：系统
110：温度驱动开关
120：发光二极管
OSCOUT、OSCOUTB：信号
GPIO1、GPIO2、OUT：端点
MP1、MP2、MP3、MP4、MN1、MN2、MN3、MN4、M0、M1、M2、M3、M4、M5、M6：晶体管
Vref1、Vref2、Vsg1、Vgs0：电压
VDD：电源
VSS：接地端
R0：电阻
C0：电容
Is、Itcp、Itcn：电流
200、600：自偏压RC振荡器和斜坡产生器电路
210：结合式电流和电压参考电路
211、212、223：节点
220：信号产生电路
230：锁存器
COMP_P、COMP_N、310、320、410、420：比较器
Ibs：偏压电流端
S：设定输入端
R：重置输入端
Q：正输出端
QN：负输出端
610、700：温度系数补偿电路
具体实施方式
下文参考了上述一系列的附图，然而这些附图只是范例，并非用以限制申请专利范围。在理解所绘示与描述的多个观点后，本领域技术人员当能辨认出其他的变化、修改或变更。
图2是根据本发明一实施例绘示自偏压RC振荡器和斜坡产生器电路200的简化示意图。如图2所示，在一集成电路中，自偏压RC振荡器和斜坡产生器电路200包括了结合式电流和电压参考电路210，以提供参考电流Is、第一参考电压Vref1、以及第二参考电压Vref2。结合式电流和电压参考电路210包括了一电路支路。此电路支路包括了彼此串联耦接的第一PMOS晶体管MP1、电阻R0以及第一NMOS晶体管MN1，其中第一PMOS晶体管MP1与第一NMOS晶体管MN1是分别使用二极管接法。自偏压RC振荡器和斜坡产生器电路200也包括了信号产生电路220，其包括了电容C0且用以在第一参考电压和第二参考电压之间对电容C0充电与放电。自偏压RC振荡器和斜坡产生器电路200是用以提供振荡器输出信号OSCOUT与OSCOUTB。自偏压RC振荡器和斜坡产生器电路200也用以在电容C0的节点223提供斜坡或锯齿信号。在一实施例中，输出信号OSCOUT和反向的输出信号OSCOUTB，以及斜坡信号都具有1/(2R0C0)的振荡频率，其中R0为结合式电流和电压参考电路210中电阻R0的电阻值，C0是信号产生电路220中电容C0的电容值。
如图2所示，在结合式电流和电压参考电路210中，第一PMOS晶体管MP1的源极节点是耦接至电源端VDD。第一PMOS晶体管MP1的栅极节点与漏极节点是耦接至第一节点211，其是耦接至电阻R0的第一端点。第一NMOS晶体管MN1的源极是耦接至接地端VSS。第一NMOS晶体管MN1的栅极与漏极是耦接至第二节点212，其是耦接至电阻R0的第二端点。结合式电流和电压参考电路210是用以在第一节点211提供第一参考电压Vref1，在第二节点212提供第二参考电压Vref2。更进一步来说，结合式电流和电压参考电路210是用以在第一节点211与第二节点212之间提供流经电阻R0的参考电流Is。在图2中，VDD与VSS分别为电源与接地电压(下文中亦可以代表电压准位的数值)。
如图2所示，信号产生电路220包括了耦接至第一PMOS晶体管MP1的第二PMOS晶体管MP2以形成第一电流镜。第二NMOS晶体管MN2是耦接至第一NMOS晶体管MN1以形成第二电流镜。第一差动对电路包括了第三PMOS晶体管MP3与第四PMOS晶体管MP4，且耦接至第二PMOS晶体管MP2以接收参考电流Is。此外，第二差动对电路包括了第三NMOS晶体管MN3与第四NMOS晶体管MN4，且耦接至第二NMOS晶体管MN2以接收参考电流Is。第三PMOS晶体管MP3的漏极和第三NMOS晶体管MN3的漏极是耦接至第三节点223，其是耦接至电容C0以对电容C0充电与放电。
如图2所示，信号产生电路220也包括了第一比较器COMP_P。第一比较器COMP_P的正输入端耦接至第三节点223以感测电容C0上的电压，第一比较器COMP_P的负输入端耦接至第一参考电压Vref1，并且第一比较器COMP_P的偏压端Ibs耦接至第四NMOS晶体管MN4的漏极以及一个禁能信号OSCOUT。信号产生电路220也包括了第二比较器COMP_N。第二比较器COMP_N的负输入端耦接至第三节点223以感测电容C0上的电压，第二比较器COMP_N的正输入端是耦接至第二参考电压Vref2，第二比较器COMP_N的偏压端Ibs是耦接至第四PMOS晶体管MP4的漏极与禁能信号OSCOUTB。信号产生电路220也具有锁存器230。锁存器230的设定输入端S是耦接至第一比较器COMP_P的输出端，锁存器230的重置输入端R是耦接至第二比较器COMP_N的输出端。锁存器230是用以在正输出端Q提供振荡器输出信号OSCOUT，并在负输出端QN提供反向的输出信号OSCOUTB。振荡器输出信号OSCOUT是耦接至第三PMOS晶体管MP3的栅极以及第三NMOS晶体管MN3的栅极。反向输出信号OSCOUTB是耦接至第四PMOS晶体管MP4的栅极以及第四NMOS晶体管MP4的栅极。
图3A与图3B是根据本发明一实施例绘示两个比较器电路的简化示意图，可以用在图2的振荡器与斜坡产生器。图3A是比较器310的简化示意图，可以做为图2中的比较器COMP_P。如图3A所示，比较器310具有四个晶体管M0、M1、M2与M3以形成一个差动放大器。比较器310也具有第五晶体管M4，用以在比较器310被禁能时控制输出信号。其中，正输入端与负输入端节点分别是耦接至晶体管M0与M1的栅极节点。偏压端Ibs是用以接收偏压电流信号。晶体管M4的栅极是用以接收信号OSCOUT，使得在Ibs＝0时，输出会被强制为零(可为VSS或是接地)以避免输出信号浮动至VDD。类似地，图3B是比较器320的简化示意图，可以做为图2中的比较器COMP_N。可以看到的是，比较器320是类似于比较器310，但有一些极性是相反的。其中，正输入端与负输入端是分别耦接至晶体管M0与M1的栅极节点。偏压端Ibs是用以接收偏压电流信号。晶体管M4的栅极是用以接收信号OSCOUTB，使得当Ibs＝0时，输出会被强制为零(VSS或接地)以避免输出信号浮动至VDD。
图4A与图4B是根据本发明另一实施例绘示两个比较器的简化示意图，可以用在图2的振荡器与斜坡产生器。图4A是比较器410的简化示意图，可以做为图2中的比较器COMP_P。图4B是比较器420的简化示意图，可以做为图2中的比较器COMP_N。值得注意的是，比较器410与比较器420为型态相反的比较器，其中一个输入端点(正端或是负端)并没有被使用。在比较器410与420中，晶体管M0是被选择以相同于图2中结合式电流和电压参考电路210中对应的晶体管。在这样的设置当中，在具有相同电流Is的情况下栅极电压与漏极电压会相同，并且藉由配对而不是藉由差动对，使得切换点会被设为电压Vgs。更具体来说，比较器410中的晶体管M0是配对至图2中的晶体管MP1，而比较器420中的晶体管M0是配对至图2中的晶体管MN1。此外，晶体管M1是用以强制输出信号为一个已知的电压，类似于图3A与图3B中晶体管M4的功能。
图5是根据本发明一实施例绘示图2中自偏压RC振荡器和斜坡产生器的时序与波形图。自偏压RC振荡器和斜坡产生器电路200的操作可以参考图5所绘示的波形一起描述。如上述与图2所绘示的内容，第一PMOS晶体管MP1是以二极管的接法所连接，其中栅极与漏极节点是一起耦接至节点211。节点211提供了准位为VDD-Vsg1的参考电压Vref1，其中Vsg1是PMOS晶体管MP1的源极与栅极节点之间的电压。类似地，第一NMOS晶体管MN1是以二极管接法所连接，其中栅极与漏极节点是一起耦接至节点212。节点212提供了准位为Vgs0的参考电压Vref2，其中Vgs0为NMOS晶体管MN1的栅极与源极节点之间的电压。更进一步来说，电流Is会在参考电压VDD-Vsg1与Vgs0之间流经电阻R0。电流Is可以表示为以下方程式，其中VSS＝0：
Is＝(VDD-Vgs0-Vsg1)/R0
亦即，可以看到的是结合式电流和电压参考电路210是用以提供第一参考电压VDD-Vsg1、第二参考电压与Vgs0以及参考电流Is。藉由结合参考电压与参考电流于一个电路支路，此参考电路具有简单且低功率消耗的特性。
如图2所示，参考电压Vref1是提供给PMOS晶体管MP2的栅极以及比较器COMP_P的负输入端，而参考电压Vref2是提供给NMOS晶体管MN2的栅极以及比较器COMP_N的正输入端。此外，PMOS晶体管MP2与PMOS晶体管MP1形成电流镜以提供偏压电流Is给晶体管MP3与MP4所形成的差动对电路。类似地，NMOS晶体管MN2与NMOS晶体管MN1形成电流镜以提供偏压电流Is给晶体管MN3与MN4所形成的差动对电路。在电路的右手边，锁存器230提供了输出信号OSCOUT以及反向的输出信号OSCOUTB，在此实施例中这两个信号是电压准位为高与低(表示为VDD和VSS)的逻辑信号。
在图2中，如上所述，信号OSCOUT与OSCOUTB是用来偏压晶体管MP3、MP4、MN3与MN4的栅极端。当信号OSCOUT为低准位(或在VSS准位)且信号OSCOUTB为高准位(或在VDD准位)，晶体管MP3与MN4会导通，并且晶体管MN3与MP4会截止。如此一来，偏压电流Is会经由晶体管MP3流至电容C0。另外，比较器COMP_P的偏压端Ibs会被流经晶体管MN4的偏压电流Is所偏压，此时比较器COMP_N会被禁能。在这样的情形下，电容C0会被充电，直到电容C0的电压达到参考电压Vref1(或表示为VDD-Vsg1)。接着，当比较器COMP_P的正输入端上的电压开始超过负输入端上的电压时，比较器COMP_P的输出会改变。此时，锁存器230的设定输入端S会是高准位，造成信号OSCOUT变为电压VDD且信号OSCOUTB变为电压VSS。此时，晶体管MN4截止且比较器COMP_P会被禁能以节省电力。于此同时，晶体管MP4会导通以偏压比较器COMP_N，并且晶体管MN3会导通以从电压VDD-Vsg1开始对电容C0放电。电容C0会一直放电，直到电容C0的电压达到Vgs0。此时，比较器COMP_N的输出会改变，其会将锁存器230的重置输入端R设定为VDD，且使得信号OSCOUT回到准位VDD。以上描述的这一连串的操作已经绘示在图5的波形当中。
振荡信号的频率可以计算如下。在电容C0被放电的期间，电容C0的电压从VDD-Vsg1减少至Vgs0，所需要的时间等于：
Tdischarge＝C0×dV/Is
＝C0×(VDD-Vsg1-Vgs0)/((VDD-Vgs0-Vsg1)/R0)
＝R0×C0
当电容C0再次充电时，其电压从Vgs0上升至Vdd-Vsg1，所需要的时间等于：
Tcharge＝C0×dV/Is
＝C0×(VDD-Vsg1-Vgs0)/((VDD-Vgs0-Vsg1)/R0)
＝R0×C0
因此，振荡器的周期为：
T＝Tdischarge+Tcharge＝2×R0×C0
因此，频率可以表示如下：
Fosc＝1/T＝1/(2×R0×C0)
可以看到的是，振荡器的频率可以精准地由电阻值R0与电容值C0的数值所决定。如上所述，自偏压RC振荡器和斜坡产生器电路200是用以提供低的功率消耗。在一个给定的时间点，每一个差动对电路中两个晶体管的其中一个会被禁能，并且其中一个比较器会被禁能。此外，结合式电流和电压参考电路210是由包括了两个晶体管与一个电阻的电路支路所形成，其是一个简单的电路并具有低的功耗。
图6是根据本发明的另一实施例绘示包括了温度补偿的自偏压RC振荡器和斜坡产生器的简化示意图。如图6所示，自偏压RC振荡器与斜坡产生器电路600类似于上述图2中的自偏压RC振荡器和斜坡产生器电路200，但增加了温度系数补偿电路610，其耦接至结合式电流和电压参考电路210。为了补偿电阻R0、电容C0、比较器与电流镜的温度效应，温度系数补偿电路610被加入在参考节点211与212之间，这两个节点的电压准位分别是VDD-Vsg1与Vgs0。藉由加入随温度变化的电流至这些参考节点，可调整振荡器的温度系数。
图7是根据本发明的一实施例绘示温度系数补偿电路的简化示意图，可以用在图6中的振荡器与斜坡产生器电路600。如图7所示，温度系数补偿电路700包括第一晶体管M1、第二晶体管M2与一个串联耦接在电源VDD与接地端VSS之间的电阻R0。温度系数补偿电路700也包括了串联耦接在电源VDD与接地端VSS之间的第三晶体管M3与第四晶体管M4。晶体管M1与M3的栅极节点是耦接在一起，晶体管M2与M4的栅极节点是耦接在一起。第一晶体管M1与第三晶体管M3具有相同的通道宽长比(width to length(W/L)ratio)且形成第一电流镜。第二晶体管M2比第四晶体管M4具有更大的通道宽长比，并且第二晶体管M2与第四晶体管M4形成第二电流镜。温度系数补偿电路700也包括了第五晶体管M5，其源极耦接至电源，栅极耦接至第一晶体管M1与第三晶体管M3的栅极，漏极是用以耦接至结合式电流和电压参考电路210中的第一节点211。温度系数补偿电路700也包括了第六晶体管M6，其源极是耦接至接地端，栅极耦接至第二晶体管M2与第四晶体管M4的栅极，漏极是用以耦接至结合式电流和电压参考电路210中的第二节点212。值得注意的是，在图7的例子中，晶体管M1、M3与M5为PMOS晶体管，晶体管M2、M4与M6为NMOS晶体管。
如以上所述和图7所示，温度系数补偿电路700包括电流镜，其包括了相同的PMOS晶体管M1与M3，用以强制相同的电流流经NMOS晶体管M2与M4。在此实施例中，晶体管M2与M4具有不同的通道宽长比，其中晶体管M2比晶体管M4具有更大的通道宽长比。这导致了栅极至源极的电压Vgs跨越在电阻R0上。此电路是用以产生正温度系数(TemperatureCoefficient，TC)电流，此正温度系数电流可以通过不同比例的电流镜(使用晶体管M5与M6)而在振荡器电路中的偏压参考中被加入或移除，让TC电流缩减。在一些实施例中，可以藉由例如是实验或是电路模拟技术来决定晶体管M5与M6的适当尺寸。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明。可以理解的是这里的例子与实施例只是做说明用途，其他的变化与修改当可参照这些例子与实施例来完成。例如，在另一替代的实施例中，结合式电流和电压参考电路可以用单一个电阻与单一个晶体管来实作。在一实施例中，结合式电流和电压参考电路可以用单一个电阻与单一个PMOS晶体管来实作。在另一实施例中，结合式电流和电压参考电路可以用单一个电阻与单一个NMOS晶体管来实作。在这些替代的实施例中，两个电容可做为电流源，并且/或者另一个PMOS与NMOS电流镜会被用来提供相反方向的电流给比较器及/或电容。此外，即使所有已经描述的例子中都使用CMOS晶体管，但这里描述的电路也可以用双极性晶体管(bipolartransistor)来实作，此双极性晶体管包括了NPN双极性晶体管与PNP双极性晶体管。本领域技术人员，当可理解这些修改与其他的修改或改变都涵盖在本发明的精神与范围当中。

Claims (15)

1.一种集成电路，其特征在于，包括一自偏压电阻电容振荡器和斜坡产生器电路，该自偏压电阻电容振荡器和斜坡产生器电路包括：
一结合式电流和电压参考电路，用以提供一参考电流、一第一参考电压与一第二参考电压，其中该结合式电流和电压参考电路包括一电路支路，该电路支路由彼此串联耦接的一第一P型金属氧化物半导体晶体管，一电阻与一第一N型金属氧化物半导体晶体管所组成，并且该第一P型金属氧化物半导体晶体管与该第一N型金属氧化物半导体晶体管是以二极管接法所连接；以及
一信号产生电路，包括一电容，该信号产生电路是用以在该第一参考电压与该第二参考电压之间对该电容充电与放电，
其中该自偏压电阻电容振荡器和斜坡产生器电路是用以在该电容的一节点提供一斜坡信号，并在该信号产生电路的一输出端提供一振荡器输出信号；
在该结合式电流和电压参考电路中，
该第一P型金属氧化物半导体晶体管的源极是耦接至一电源；
该第一P型金属氧化物半导体晶体管的栅极与漏极是耦接至一第一节点，该第一节点耦接至该电阻的第一端；
该第一N型金属氧化物半导体晶体管的源极是耦接至一接地端；
该第一N型金属氧化物半导体晶体管的栅极与漏极是耦接至一第二节点，该第二节点是耦接至该电阻的第二端；
其中该结合式电流和电压参考电路是用以：
在该第一节点提供该第一参考电压；
在该第二节点提供该第二参考电压；并且
提供该参考电流，其中该参考电流在该第一节点与该第二节点之间流经该电阻；
该结合式电流和电压参考电路更包括一温度系数补偿电路，耦接在第一节点与该第二节点之间，该温度系数补偿电路包括：
串联耦接在该电源与该接地端之间的一第一晶体管、一第二晶体管与一电阻；
串联耦接在该电源与该接地端之间的一第三晶体管与一第四晶体管，其中：
该第一晶体管与该第三晶体管具有相同的通道宽长比，且形成一第一电流镜；
该第二晶体管比该第四晶体管具有更大的通道宽长比；并且
该第二晶体管与该第四晶体管形成一第二电流镜；
一第五晶体管，其源极耦接至该电源，该第五晶体管的栅极耦接至该第一晶体管与该第三晶体管的栅极，该第五晶体管的漏极用以耦接至该结合式电流和电压参考电路的该第一节点；以及
一第六晶体管，其源极耦接至该接地端，该第六晶体管的栅极耦接至该第二晶体管与该第四晶体管的栅极，该第六晶体管的漏极用以耦接至该结合式电流和电压参考电路的该第二节点。
2.如权利要求1所述的集成电路，其特征在于，该自偏压电阻电容振荡器和斜坡产生器电路是用以提供1/(2R0C0)的振荡器频率，R0为该电阻的电阻值，C0为该电容的电容值。
3.如权利要求1所述的集成电路，其特征在于，该信号产生电路包括：
一第二P型金属氧化物半导体晶体管，耦接至该第一P型金属氧化物半导体晶体管以形成一第一电流镜；
一第二N型金属氧化物半导体晶体管，耦接至该第一N型金属氧化物半导体晶体管以形成一第二电流镜；
一第一差动对电路，耦接至该第二P型金属氧化物半导体晶体管以接收该参考电流，该第一差动对电路包括一第三P型金属氧化物半导体晶体管与一第四P型金属氧化物半导体晶体管；以及
一第二差动对电路，耦接至该第二N型金属氧化物半导体晶体管以接收该参考电流，该第二差动对电路包括一第三N型金属氧化物半导体晶体管与一第四N型金属氧化物半导体晶体管，
其中该第三P型金属氧化物半导体晶体管的漏极和该第三N型金属氧化物半导体晶体管的漏极耦接至一第三节点，该第三节点耦接至该电容以对该电容充电与放电，该第三节点也用以提供该斜坡信号。
4.如权利要求3所述的集成电路，其特征在于，更包括：
一第一比较器，包括：
一正输入端，耦接至该第三节点以感测该电容上的电压；以及
一偏压端，耦接至该信号产生电路中该第四N型金属氧化物半导体晶体管的漏极；以及
一第二比较器，包括：
一负输入端，耦接至该第三节点以感测该电容上的该电压；以及
一偏压端，耦接至该信号产生电路中该第四P型金属氧化物半导体晶体管的漏极，
其中该第三P型金属氧化物半导体晶体管、该第四P型金属氧化物半导体晶体管、该第三N型金属氧化物半导体晶体管与该第四N型金属氧化物半导体晶体管的栅极电压是关联至该第一比较器与该第二比较器的输出。
5.如权利要求4所述的集成电路，其特征在于，更包括一锁存器，该锁存器包括：
一设定输入端，耦接至该第一比较器的输出端；
一重置输入端，耦接至该第二比较器的输出端；
一正输出端，耦接至该第三P型金属氧化物半导体晶体管的栅极与该第三N型金属氧化物半导体晶体管的栅极；以及
一负输出端，耦接至该第四P型金属氧化物半导体晶体管的栅极与该第四N型金属氧化物半导体晶体管的栅极，
其中该正输出端是用以提供该振荡器输出信号，并且该负输出端是用以提供该振荡器输出信号的一反向信号。
6.如权利要求5所述的集成电路，其特征在于，该信号产生电路用以在该电容被充电时，致能该第一比较器并禁能该第二比较器；
其中该信号产生电路用以在该电容被放电时，禁能该第一比较器并致能该第二比较器。
7.如权利要求4所述的集成电路，其特征在于，该第一比较器包括：
一电流源，耦接至该电源；
一差动对，耦接至该电流源；以及
一偏压节点，耦接至该差动对，
其中该第二比较器包括：
一电流源，耦接至该接地端；
一差动对，耦接至该电流源；以及
一偏压节点，耦接至该差动对。
8.如权利要求4所述的集成电路，其特征在于，该第一比较器包括一第一晶体管，其具有：
一源极，耦接至该电源；
一栅极，耦接至该第一比较器的该正输入端；
一漏极，用以提供该第一比较器的输出；以及
一偏压节点，耦接至该第一晶体管的该漏极，
其中该第二比较器包括一第一晶体管，其具有：
一源极，耦接至该接地端；
一栅极，耦接至该第二比较器的该负输入端；
一漏极，用以提供该第二比较器的输出；以及
一偏压节点，耦接至该第一晶体管的漏极。
9.如权利要求1所述的集成电路，其特征在于，该结合式电流和电压参考电路与该信号产生电路是实作在单一个集成电路中。
10.一种自偏压电阻电容振荡器和斜坡产生器电路，其特征在于，包括：
一结合式电流和电压参考电路，用以提供一参考电流，一第一参考电压与一第二参考电压，其中该结合式电流和电压参考电路包括一电路支路，该电路支路具有彼此串联耦接的一第一N型金属氧化物半导体晶体管，一第一P型金属氧化物半导体晶体管与一电阻；以及
一信号产生电路，包括一电容，其中该信号产生电路是用以在该第一参考电压与该第二参考电压之间对该电容充电与放电；
在该结合式电流和电压参考电路中，
该第一P型金属氧化物半导体晶体管的栅极与漏极是耦接至一第一节点，该第一节点耦接至该电阻的第一端；
该第一N型金属氧化物半导体晶体管的栅极与漏极是耦接至一第二节点，该第二节点是耦接至该电阻的第二端；
其中该结合式电流和电压参考电路是用以：
在该第一节点提供该第一参考电压；
在该第二节点提供该第二参考电压；并且
提供该参考电流，其中该参考电流在该第一节点与该第二节点之间流经该电阻；
该结合式电流和电压参考电路更包括一温度系数补偿电路，耦接在第一节点与该第二节点之间，该温度系数补偿电路包括：
串联耦接在一电源与一接地端之间的一第一晶体管、一第二晶体管与一电阻；
串联耦接在该电源与该接地端之间的一第三晶体管与一第四晶体管，其中：
该第一晶体管与该第三晶体管具有相同的通道宽长比，且形成一第一电流镜；
该第二晶体管比该第四晶体管具有更大的通道宽长比；并且
该第二晶体管与该第四晶体管形成一第二电流镜；
一第五晶体管，其源极耦接至该电源，该第五晶体管的栅极耦接至该第一晶体管与该第三晶体管的栅极，该第五晶体管的漏极用以耦接至该结合式电流和电压参考电路的该第一节点；以及
一第六晶体管，其源极耦接至该接地端，该第六晶体管的栅极耦接至该第二晶体管与该第四晶体管的栅极，该第六晶体管的漏极用以耦接至该结合式电流和电压参考电路的该第二节点。
11.如权利要求10所述的自偏压电阻电容振荡器和斜坡产生器电路，其特征在于，该信号产生电路是用以提供一充电电流与一放电电流，该充电电流与该放电电流的大小相同于一电流值，该电流值是由该第一参考电压与该第二参考电压之间的差再除以该电阻的电阻值所决定。
12.如权利要求10所述的自偏压电阻电容振荡器和斜坡产生器电路，其特征在于，该第一N型金属氧化物半导体晶体管是以二极管接法所连接，该第一N型金属氧化物半导体晶体管的栅极与漏极是彼此耦接，并且该第一P型金属氧化物半导体晶体管是以二极管接法所连接，该第一P型金属氧化物半导体晶体管的栅极与漏极是彼此耦接。
13.如权利要求10所述的自偏压电阻电容振荡器和斜坡产生器电路，其特征在于，该自偏压电阻电容振荡器和斜坡产生器电路是用以提供1/2(R0C0)的振荡器频率，R0为该电阻的电阻值，C0为该电容的电容值。
14.如权利要求10所述的自偏压RC振荡器和斜坡产生器电路，其特征在于，该信号产生电路包括：
一第一差动对与一第一比较器，用以对该电容充电；以及
一第二差动对与一第二比较器，用以对该电容放电，
其中在充电该电容的期间该第二比较器被禁能，并且在放电该电容的期间该第一比较器被禁能。
15.如权利要求10所述的自偏压电阻电容振荡器和斜坡产生器电路，其特征在于，该结合式电流和电压参考电路与该信号产生电路是实作在单一个集成电路中。
CN201510584753.6A 2014-09-15 2015-09-15 集成电路与自偏压电阻电容振荡器和斜坡产生器电路 Active CN105429612B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/487,090 US9287823B1 (en) 2014-09-15 2014-09-15 Method and apparatus of a self-biased RC oscillator and ramp generator
US14/487,090 2014-09-15

Publications (2)

Publication Number Publication Date
CN105429612A CN105429612A (zh) 2016-03-23
CN105429612B true CN105429612B (zh) 2018-03-30

Family

ID=55450259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510584753.6A Active CN105429612B (zh) 2014-09-15 2015-09-15 集成电路与自偏压电阻电容振荡器和斜坡产生器电路

Country Status (4)

Country Link
US (1) US9287823B1 (zh)
KR (2) KR20160031959A (zh)
CN (1) CN105429612B (zh)
TW (1) TWI560996B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107807327A (zh) * 2016-09-09 2018-03-16 新唐科技股份有限公司 回转率检测电路

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105958943B (zh) * 2016-04-21 2018-12-04 新茂国际科技股份有限公司 弛张振荡器
CN106026616A (zh) * 2016-06-15 2016-10-12 中山大学 一种无电容结构的自适应斜坡补偿电路
TWI616060B (zh) * 2016-08-04 2018-02-21 松翰科技股份有限公司 時脈信號產生裝置及其時脈信號產生方法
US10664031B2 (en) * 2016-11-26 2020-05-26 Arm Limited Monitoring circuit and method
US10425064B2 (en) * 2016-12-08 2019-09-24 Micron Technology, Inc. Apparatus and method for a PVT independent RC delay
US10483985B2 (en) 2017-01-23 2019-11-19 Samsung Electronics Co., Ltd. Oscillator using supply regulation loop and operating method thereof
IT201700014710A1 (it) * 2017-02-10 2018-08-10 St Microelectronics Srl Generatore di tensione a forma d'onda triangolare e relativo circuito amplificatore in classe d
IT201700021392A1 (it) * 2017-02-24 2018-08-24 St Microelectronics Srl Circuito di pilotaggio, apparecchiatura ad ultrasuoni e procedimento corrispondenti
US10571516B2 (en) * 2017-08-30 2020-02-25 Arm Limited CMOS process skew sensor
EP3490147B1 (en) * 2017-11-28 2024-04-10 ams AG Relaxation oscillator with an aging effect reduction technique
CN109257032A (zh) * 2018-07-26 2019-01-22 上海华虹宏力半导体制造有限公司 低频振荡器
KR102488110B1 (ko) * 2018-09-21 2023-01-13 에스케이하이닉스 주식회사 아날로그-디지털 변환 회로 및 이를 포함하는 씨모스 이미지 센서
CN109672428B (zh) * 2018-12-19 2023-07-07 上海琪埔维半导体有限公司 一种张弛振荡器
US10727827B2 (en) * 2018-12-19 2020-07-28 Texas Instruments Incorporated Self-biased gate controlled switching circuit
TWI673952B (zh) * 2018-12-28 2019-10-01 大陸商北京集創北方科技股份有限公司 Rc振盪器
CN111294701B (zh) * 2018-12-29 2021-11-02 展讯通信（深圳）有限公司 信号发生电路及音频处理装置
CN109995325B (zh) * 2018-12-29 2023-05-30 成都锐成芯微科技股份有限公司 一种低噪声rc振荡器
EP3826179A1 (en) * 2019-11-22 2021-05-26 Nexperia B.V. Schmitt trigger voltage comparator
KR20210092987A (ko) * 2020-01-17 2021-07-27 삼성전기주식회사 잡음 및 지터에 둔감한 발진회로
TWI756855B (zh) * 2020-09-29 2022-03-01 北京歐錸德微電子技術有限公司 Rc振盪器電路及資訊處理裝置
CN112491397A (zh) * 2020-12-07 2021-03-12 成都锐成芯微科技股份有限公司 一种多频点rc振荡器
CN114244320B (zh) * 2022-02-25 2022-05-24 杭州万高科技股份有限公司 张驰振荡电路
CN116527019B (zh) * 2023-07-03 2023-12-05 成都芯翼科技有限公司 一种片内振荡器电路
KR102649439B1 (ko) * 2024-02-01 2024-03-20 주식회사 아크칩스 온도에 무관한 발진신호를 출력하는 rc발진기

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418502A (en) * 1994-03-03 1995-05-23 Micro Linear Corporation Micro power R-C relaxation oscillator
CN1726641A (zh) * 2002-12-17 2006-01-25 皇家飞利浦电子股份有限公司 温度补偿rc振荡器
CN101361268A (zh) * 2005-11-15 2009-02-04 模拟设备股份有限公司 定时器电路和方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0735677B1 (en) * 1995-03-31 1999-12-22 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Oscillator circuit having oscillation frequency independent from the supply voltage value
US7116181B2 (en) * 2004-12-21 2006-10-03 Actel Corporation Voltage- and temperature-compensated RC oscillator circuit
US9385694B2 (en) 2011-12-20 2016-07-05 Conexant Systems, Inc. Low-power programmable oscillator and ramp generator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418502A (en) * 1994-03-03 1995-05-23 Micro Linear Corporation Micro power R-C relaxation oscillator
CN1726641A (zh) * 2002-12-17 2006-01-25 皇家飞利浦电子股份有限公司 温度补偿rc振荡器
CN101361268A (zh) * 2005-11-15 2009-02-04 模拟设备股份有限公司 定时器电路和方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107807327A (zh) * 2016-09-09 2018-03-16 新唐科技股份有限公司 回转率检测电路

Also Published As

Publication number Publication date
US20160079917A1 (en) 2016-03-17
TWI560996B (en) 2016-12-01
KR20160031959A (ko) 2016-03-23
TW201611511A (zh) 2016-03-16
KR101812931B1 (ko) 2017-12-27
CN105429612A (zh) 2016-03-23
KR20170108924A (ko) 2017-09-27
US9287823B1 (en) 2016-03-15

Similar Documents

Publication Publication Date Title
CN105429612B (zh) 集成电路与自偏压电阻电容振荡器和斜坡产生器电路
US7839197B2 (en) Level shift circuit
US10461634B2 (en) Charge pump circuit for providing voltages to multiple switch circuits
TWI283096B (en) Constant current circuit and charging pump circuit of ring oscillator
KR20100077271A (ko) 기준전압 발생회로
JP2012019625A (ja) 駆動回路、該駆動回路を備えた半導体装置、これらを用いたスイッチングレギュレータおよび電子機器
US20190190503A1 (en) Comparator and Relaxation Oscillator
TW201417496A (zh) 電源開啟重置電路
US7898349B2 (en) Triangular wave generating circuit, and charging and discharging control circuit
JP5637096B2 (ja) バンドギャップ基準電圧回路及びこれを用いたパワーオンリセット回路
JP2018088249A (ja) 電源制御回路および環境発電装置
US8970313B2 (en) Area efficient single capacitor CMOS relaxation oscillator
KR101806611B1 (ko) 오실레이터 회로
US7486150B2 (en) Electric circuit and oscillator comprising said electric circuit
CN113839649B (zh) 张弛振荡器、集成电路和电子设备
TWI559674B (zh) Ｐｎ接面振盪器裝置與方法
TWI614994B (zh) 延遲電路、振盪電路及半導體裝置
CN113258878B (zh) 振荡器
CN109709999B (zh) 控制输出频率温度系数的实现方法及电路
KR101098922B1 (ko) 안정적인 듀티를 가지는 클락신호를 발생하는 클락 발생기
JP4241317B2 (ja) 発振回路
JPH0541635A (ja) 発振回路
JP2013167931A (ja) 半導体集積回路装置
JPH10190443A (ja) 基板バイアス発生回路
JP2011097410A (ja) 発振回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant