TWI559674B - Pn接面振盪器裝置與方法 - Google Patents
Pn接面振盪器裝置與方法 Download PDFInfo
- Publication number
- TWI559674B TWI559674B TW104129352A TW104129352A TWI559674B TW I559674 B TWI559674 B TW I559674B TW 104129352 A TW104129352 A TW 104129352A TW 104129352 A TW104129352 A TW 104129352A TW I559674 B TWI559674 B TW I559674B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- oscillator
- coupled
- integrated circuit
- mos transistor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
Description
本揭示內容與電子電路有關,特別與用於控制器的振盪器積體電路有關,其中更與應用於超低功耗電池的控制器有關。
(微)控制器電路中經常使用振盪器積體電路,此外,振盪器積體電路亦用以提供波寬調變(PWM)系統中的時脈信號和斜坡信號(或鋸齒波信號),另外如切換模式電源供應器(SMPS)以及放大器電路中亦使用所述信號。
第1圖繪示系統100的簡化方塊圖,其中控制器用以頻繁進行電源開關操作。於本示例中,當(微)控制器電路110監控終端GPIO1的狀態時,為電源關閉狀態,且終端GPIO1連接至一個在預設溫度跳脫的熱動開關120。根據控制器核心執行之操作,發光二極體(LED)130用以指示熱動開關120是否跳脫。當熱動開關120跳脫時,邏輯電路開啟控制器。如第1圖所示,GPIO1信號係通過去除抖動(debounce)濾波器112來傳送,以確保開關狀態已完全轉換狀態來避免發光二極體130指示錯誤或浪費電力。去除抖動濾波器112係耦接至一用於去除抖動計時器的振盪器114。
去除抖動濾波器112不間斷地監控一般用途輸入輸出(GPIO),且振盪器114於控制器電源關閉時仍不間斷地執行。因此,為延長電池壽命,亟需超低功率的去除抖動濾波器以及振盪器。
部分習知振盪器積體電路使用環式振盪器(ring oscillator),其中包含電阻、電容、電感、石英(crystal)以及金氧半電晶體(MOS)反相器級。此類環式振盪器通常使用精準外部參考電壓和電流。另有部分習知振盪器積體電路使用電容充電電路,但亦依賴外部參考電路和控制電路。
習知振盪器積體電路通常無法滿足低功率電池操作的低功率要求,如上所述,習知振盪器積體電路通常需要外部參考電流或電壓以及複雜的電路,且部分習知振盪器積體電路使用能帶隙電路(Band gap circuit)來提供參考電壓,而這類設計通常造成電路複雜化並需要消耗高功率。
於本揭示內容之一些實施例中提供一種振盪器積體電路,振盪器積體電路中環型振盪器的各振盪器級均包含一接收反向偏壓的二極體裝置,二極體裝置與一電晶體串聯耦接。在使用PN接面二極體和金氧半電晶體的實施例中,振盪頻率由二極體之反向漏電流值以及金氧半電晶體之臨界電壓值與閘極電容值決定。本揭示內容之振盪器積體電路架構簡單且具高成本效益,且可透過上述之裝置參數調整振盪頻率。由於二極體具備低反向漏電流,所以振盪器有低
功率消耗的好處。於一特定實施例中,振盪器係使用在去除抖動電路(Debounce circuit)的計時器中。然而,此振盪器係適用於使用較低振盪頻率的一般超低功率的應用。
於本揭示內容之一些實施例中,振盪器積體電路包含受反向偏壓的第一二極體裝置以及第一金氧半電晶體,兩者串聯耦接於電源和接地電壓之間,第一二極體裝置之陰極耦接至電源,第一二極體裝置之陽極耦接至第一金氧半電晶體之汲極,且第一金氧半電晶體之源極耦接至接地電壓。振盪器積體電路亦包含受反向偏壓的第二二極體裝置以及一第二金氧半電晶體,兩者串聯耦接於電源和接地電壓之間,第二二極體裝置之陰極耦接至電源,第二二極體裝置之陽極耦接至第二金氧半電晶體之汲極,第二金氧半電晶體之源極耦接至接地電壓,且第二金氧半電晶體之閘極耦接至第一金氧半電晶體之汲極。振盪器積體電路亦包含受反向偏壓的第三二極體裝置以及第三金氧半電晶體,兩者串聯耦接於電源和接地電壓之間,第三二極體裝置之陰極耦接至該電源,第三二極體裝置之陽極耦接至第三金氧半電晶體之汲極,第三金氧半電晶體之閘極耦接至第二金氧半電晶體之汲極,第三金氧半電晶體之源極耦接至接地電壓,且第三金氧半電晶體之汲極耦接至第一金氧半電晶體之閘極。
於上述振盪器積體電路之一實施例中,振盪器用以提供振盪頻率 Fosc ,振盪頻率 Fosc 與所述二極體裝置之漏電流值成正比,且與所述金氧半電晶體之閘極電容值以及臨界電壓值成反比。於一些實施例中,第一二極體裝置、
第二二極體裝置以及第三二極體裝置為PN接面二極體。
於另一實施例中,振盪器積體電路更包含輸出緩衝電路,輸出緩衝電路包含閘極耦接至第三金氧半電晶體之汲極的第四金氧半電晶體、閘極耦接至第一金氧半電晶體之汲極的第五金氧半電晶體以及組成電流鏡的第六金氧半電晶體與第七金氧半電晶體。第六金氧半電晶體耦接至第四金氧半電晶體,且第七金氧半電晶體耦接至第五金氧半電晶體。於一實施例中,第四金氧半電晶體和第五金氧半電晶體為N型金氧半電晶體,且第六金氧半電晶體和第七金氧半電晶體為P型金氧半電晶體。
於一實施例中,振盪器積體電路更包含致能電晶體,致能電晶體之汲極耦接至第一金氧半電晶體之閘極,致能電晶體之閘極係接收一致能訊號。
根據本揭示內容之部分實施例,振盪器積體電路包含多個振盪器級,且包含一第一振盪器級、奇數個中間振盪器級,以及一最後振盪器級,且所述振盪器級依序串聯。於不同的實施例中,中間振盪器級之數量可為任意奇數整數,例如1、3、5、7、9或依此類推。舉例而言,於一特定實施例中,振盪器積體電路包含一中間振盪器級,且所有振盪器級之數量為三。各振盪器級包含受反向偏壓的一二極體裝置以及一電晶體,二極體裝置與電晶體串聯耦接於電源和接地電壓之間,各二極體裝置包含陽極與陰極,且各電晶體包含一控制端,用以控制自電晶體之第一端流至第二端之電流。於各振盪器級中,二極體之陽極與電晶體之第一端於
一內部節點耦接,各振盪器級之電晶體的控制端與前一振盪器級之內部節點耦接,另外,第一振盪器級所包含電晶體之控制端耦接至最後振盪器級內之內部節點。
於一些實施例中,二極體裝置為PN接面二極體。於其他實施例中,其他有明確定義之反向漏電流的整流裝置亦可被使用,例如肖特基(Schottky)二極體。於部分實施例中,電晶體可為金氧半電晶體,例如N型金氧半電晶體或P型金氧半電晶體,且於這些實施例中,控制端為閘極端,用以控制自汲極端(第一端)流至源極端(第二端)之電流。於其他實施例中,電晶體可為雙極性電晶體(Bipolar transistor),例如NPN型雙極性電晶體或PNP型雙極性電晶體,於這些實施例中,控制端為基極端,用以控制自射極端(第一端)流至集極端(第二端)之電流。
於一實施例中,振盪器積體電路用以提供振盪頻率 Fosc ,振盪頻率 Fosc 與所述二極體裝置之漏電流Id之數值成正比,且與改變電晶體之狀態所需的電荷量成反比。對一金氧半電晶體而言,所述電荷量取決於電晶體之閘極電容與臨界電壓。對一雙極性電晶體而言,所述電荷量取決於使基極-射極接面形成順向偏壓所需之電荷量。
於一些實施例中,振盪器積體電路更包含輸出緩衝電路,輸出緩衝電路包含閘極耦接至最後振盪器級之內部節點的第一金氧半電晶體以及閘極耦接至第一振盪器級之內部節點的第二金氧半電晶體,振盪器積體電路亦包含組成電流鏡的第三金氧半電晶體與第四金氧半電晶體,第三金
氧半電晶體耦接至第一金氧半電晶體,且第四金氧半電晶體耦接至第二金氧半電晶體。於一些實施例中,振盪器積體電路更包含致能電晶體,致能電晶體之閘極接收致能訊號,致能電晶體之第一端耦接至第一振盪器級所包含之電晶體之控制端。
為更加瞭解本揭示內容之技術特徵與優點,請參照以下之圖式與實施方式。
100‧‧‧系統
110‧‧‧控制器電路
112‧‧‧去除抖動濾波器
114‧‧‧振盪器
120‧‧‧熱動開關
130‧‧‧發光二極體
200‧‧‧振盪器積體電路
220‧‧‧輸出緩衝電路
230‧‧‧致能電晶體
202,204,206,224‧‧‧節點
310,320,330,340‧‧‧曲線
400‧‧‧振盪器積體電路
401‧‧‧第一振盪器級
402‧‧‧中間振盪器級
403‧‧‧最後振盪器級
420‧‧‧輸出緩衝電路
421‧‧‧第一金氧半電晶體
422‧‧‧第二金氧半電晶體
423‧‧‧第三金氧半電晶體
424‧‧‧第四金氧半電晶體
430‧‧‧致能電晶體
為讓本揭示內容之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附圖式之說明如下:第1圖繪示一系統簡化方塊圖,系統中之控制器用以作頻繁的電源開關操作;第2圖繪示根據本揭示內容之一實施例的PN接面振盪器積體電路之電路示意圖;第3圖繪示根據本揭示內容一實施例之振盪器積體電路的模擬波形的波形圖;以及第4圖繪示根據本揭示內容之另一實施例的振盪器積體電路的電路示意圖。
下文係舉實施例配合所附圖式作詳細說明,但所提供之實施例並非用以限制本揭示內容所涵蓋的範圍,而結構操作之描述非用以限制其執行之順序,任何由元件重新組合之結構,所產生具有均等功效的裝置,皆為本揭示內容所涵蓋的範圍。此外,為使便於理解,下述說明中相同元件
將以相同之符號標示來說明。
第2圖繪示根據本揭示內容之一實施例的PN接面振盪器積體電路之電路示意圖。如第2圖所示,振盪器積體電路200包含一接收反向偏壓的第一二極體裝置D1以及第一金氧半電晶體M1,彼此串聯耦接且設置於電源VDD以及接地電壓VSS之間。第一二極體裝置D1之陰極耦接至電源VDD,且第一二極體裝置D1之陽極耦接至第一金氧半電晶體M1之汲極,第一金氧半電晶體M1之源極耦接至接地電壓VSS。振盪器積體電路200也包含一接收反向偏壓的第二二極體裝置D2以及第二金氧半電晶體M2,彼此串聯耦接且設置於電源VDD以及接地電壓VSS之間。第二二極體裝置D2之陰極耦接至電源VDD,且第二二極體裝置D2之陽極耦接至第二金氧半電晶體M2之汲極,第二金氧半電晶體M2之閘極耦接至第一金氧半電晶體M1之汲極。另外,振盪器積體電路200也包含一接收反向偏壓的第三二極體裝置D3以及第三金氧半電晶體M3,彼此串聯耦接且設置於電源VDD以及接地電壓VSS之間。第三二極體裝置D3之陰極耦接至電源VDD,且第三二極體裝置D3之陽極耦接至第三金氧半電晶體M3之汲極,第三金氧半電晶體M3之閘極耦接至第二金氧半電晶體M2之汲極,此外第三金氧半電晶體M3之汲極耦接至第一金氧半電晶體M1之閘極,以完成環式振盪器組態(Configuration)。
如第2圖所示,二極體裝置D1~D3以反向連接,僅二極體之反向漏電流可導通,故反向漏電流對金氧半
電晶體M1~M3之閘極充電。一般來說這些漏電流非常微弱,需以毫微安培(nano ampere)作為測量單位,因此不需高電阻即可提供高時間常數與低功率操作,以下將以應用場景說明振盪器積體電路200之操作。第一金氧半電晶體M1為關閉時,第一二極體裝置D1之反向漏電流對第二金氧半電晶體M2之閘極充電,當第二金氧半電晶體M2之閘極電壓達到其臨界電壓Vth時,第二金氧半電晶體M2被開啟,因此,第二金氧半電晶體M2之汲極電壓被拉降至接地電壓,並將位於環式振盪器中下一級的第三金氧半電晶體M3關閉,此時第三金氧半電晶體M3之汲極為高電壓,且第三二極體裝置D3之反向漏電流對第一金氧半電晶體M1之閘極充電,形成重複的循環。
如上所述,在閘極電壓升高到可改變汲極電壓前,二極體之漏電流會對閘極電容充電,但因金氧半電晶體之汲極亦有漏電流,於本揭示內容之實施例中,二極體裝置之漏電流設定為超過金氧半電晶體的汲極漏電流(drain leakage current)。在一些實施例中,第一、第二和第三二極體裝置D1~D3為PN接面二極體。舉例而言,在一具體的實施例中,PN接面二極體使用PN井式接面二極體(PN well junction diode)。
於第2圖中,振盪器積體電路200亦包含輸出緩衝電路220,輸出緩衝電路220包含閘極耦接至第三金氧半電晶體M3之汲極的第四金氧半電晶體M4、閘極耦接至第一金氧半電晶體M1之汲極的第五金氧半電晶體M5。此外,第
六金氧半電晶體M6與第七金氧半電晶體M7組成電流鏡。第六金氧半電晶體M6耦接至第四金氧半電晶體M4,且第七金氧半電晶體M7耦接至第五金氧半電晶體M5。如第2圖所示,第四金氧半電晶體M4和第五金氧半電晶體M5為N型金氧半電晶體,而第六金氧半電晶體M6和第七金氧半電晶體M7為P型金氧半電晶體。於一些實施例中,振盪器積體電路200更包含致能電晶體230(圖式中標示為M0),致能電晶體M0之閘極用以接收一致能訊號ENABLE,其汲極耦接至第一金氧半電晶體M1之閘極。如第2圖所示,致能電晶體M0為N型金氧半電晶體,當致能訊號ENABLE為高準位時,致能電晶體M0被啟動並下拉第一金氧半電晶體M1之閘極電位,並使環式振盪器無法作用。另一方面,當致能訊號ENABLE為低準位時,致能電晶體M0被關閉,使環式振盪器可作用。
如上所述,二極體漏電流Id對閘極電容Cgate充電的時間常數決定振盪器之頻率,電晶體之閘極電壓被充電至臨界電壓Vth所需時間的公式可表示如下:T=(Cgate x Vth)/Id因此環式振盪器的頻率與T成反比。
Fosc~Id/(Cgate x Vth)因此,透過選擇適當的二極體漏電流Id、閘極電容Cgate以及臨界電壓Vth,可調整環式振盪器的頻率。舉例而言,二極體漏電流Id可透過改變摻雜物濃度(dopant concentration)及/或二極體之面積來調整,閘極電容Cgate
可透過改變閘極面積及/或閘極介電質(Dieletric)之厚度來調整,臨界電壓可透過改變摻雜濃度調整。
第3圖繪示根據本揭示內容一實施例之振盪器積體電路200的模擬波形的波形圖。如第3圖所示,曲線310表示第一金氧半電晶體M1汲極端之電壓(即第2圖之節點202),曲線320表示第二金氧半電晶體M2汲極端之電壓(即第2圖之節點204),曲線330表示第三金氧半電晶體M3汲極端之電壓(即第2圖之節點206),另外,曲線340表示振盪器輸出之電壓(即第2圖之節點224)。
於本揭示內容之實施例中,為保持反饋回路(feedback loop)之振盪,回路增益(loop gain)需大於1,且相位差維持在180度。因此,振盪器級之總數需為奇數,且至少需三個振盪器級,然而,其數量亦可為5、7、9或更多。振盪器級之數量越高,延遲就越長,頻率也越低,另外,增加振盪器級的數量亦會提高耗能。因此,在第2圖繪示之實施例中,根據頻率與功率之取捨,將振盪器級之數量設定為三個。
於第2圖之實施例中,使用3個PN接面二極體以及3個N型金氧半電晶體,然而亦可使用其他裝置。舉例而言,亦可使用P型金氧半電晶體取代N型金氧半電晶體。習知的互補式金氧半(CMOS)電路技術可用來修改或潤飾第2圖實施例之設計。根據不同的實施例,修改和潤飾包含反轉訊號之極性、反轉電源端點和接地電壓以及改變裝置連接方式,以上所舉僅為示例,並非用以限定本揭示內容。另外,
在一些實施例中亦可使用雙極性電晶體。然而,雙極性電晶體需要較大的基極電流以進行操作,振盪器需要受反向偏壓之二極體提供足夠的漏電流,因此會造成振盪器有較大的裝置面積且消耗較高總功率。
第4圖繪示根據本揭示內容之另一實施例的振盪器積體電路的電路示意圖。如第4圖所示,振盪器積體電路400有多個振盪器級,包括依序串連的第一振盪器級401、奇數個中間振盪器級402以及最後振盪器級403。根據不同實施例,中間振盪器級的數量可為任意奇數整數,如1、3、5、7、9或依此類推。各個振盪器級包含電晶體M和接收反向偏壓的二極體裝置D,電晶體M和二極體裝置D於內部節點N串聯耦接,且設置於電源和接地電壓間。每一二極體裝置D包含陽極和陰極,且每一電晶體M包含控制端,控制端用以控制從電晶體第一端流向第二端的電流。於每一振盪器級中,二極體裝置D之陽極與電晶體M之第一端於內部節點N耦接,每一振盪器級中的電晶體M之控制端與前一振盪器級之內部節點N耦接。而且第一振盪器級401中電晶體M的控制端與最後振盪器級403之內部節點N耦接。
於第2圖之實施例中,二極體裝置為PN接面二極體。於其他實施例中,具有明確定義的反向漏電流之其他種類整流裝置亦可被使用,例如肖特基(Schottky)二極體。於一些實施例中,電晶體M可如第2圖所示之金氧半電晶體,金氧半電晶體可為N型或P型金氧半電晶體,於這些實施例中,控制端為閘極端,用以控制從源極端流至汲極端
之電流,亦即從第一端流至第二端的電流。於使用N型金氧半電晶體作為電晶體之實施例中,二極體裝置之陽極於內部節點耦接至電晶體之汲極。於使用P型金氧半電晶體作為電晶體之實施例中,二極體裝置之陰極於內部節點耦接至電晶體之汲極。在替代的實施例中,電晶體可為雙極性電晶體,如NPN型或PNP型雙極性電晶體,於此些實施例中,控制端為基極端,用以控制從射極端流至集極端之電流,亦即從第一端流至第二端的電流。於使用NPN型雙極性電晶體作為電晶體之實施例中,二極體裝置之陽極於內部節點耦接至電晶體之集極。於使用PNP型雙極性電晶體作為電晶體之實施例中,二極體裝置之陰極於內部節點耦接至電晶體之集極。
於一實施例中,振盪器積體電路用以提供振盪頻率 Fosc ,振盪頻率 Fosc 與所述二極體裝置之漏電流Id之數值成正比,且與改變電晶體之狀態所需的電荷量成反比。對一金氧半電晶體而言,所述電荷量取決於電晶體之閘極電容與臨界電壓。對一雙極性電晶體而言,所述電荷量取決於使基極-射極接面形成順向偏壓所需之電荷量。
如第4圖所示,振盪器積體電路400亦包含輸出緩衝電路420,輸出緩衝電路420包含第一金氧半電晶體421,其閘極耦接至最後振盪器級403之內部節點N,也包含第二金氧半電晶體422,其閘極耦接至第一振盪器級401之內部節點N。輸出緩衝電路420還包含組成電流鏡的第三金氧半電晶體423與第四金氧半電晶體424,第三金氧半電
晶體423耦接至第一金氧半電晶體421,且第四金氧半電晶體424耦接至第二金氧半電晶體422。於一些實施例中,振盪器積體電路400更包含致能電晶體430(圖式中標為M0),致能電晶體430之閘極用以接收致能訊號,致能電晶體430之第一端耦接至第一振盪器級401所包含之電晶體M之控制端。
雖然本揭示內容已以實施方式揭露如上,然其並非用以限定本揭示內容,任何熟習此技藝者,在不脫離本揭示內容之精神和範圍內,當可作各種之更動與潤飾,因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。
200‧‧‧振盪器積體電路
220‧‧‧輸出緩衝電路
230‧‧‧致能電晶體
202,204,206,224‧‧‧節點
Claims (18)
- 一種振盪器積體電路,包含:一第一二極體裝置,接收反向偏壓,與一第一金氧半電晶體串聯耦接後置於一電源和一接地電壓之間,該第一二極體裝置之一陰極耦接至該電源,該第一二極體裝置之一陽極耦接至該第一金氧半電晶體之一汲極,且該第一金氧半電晶體之一源極耦接至該接地電壓;一第二二極體裝置,接收反向偏壓,與一第二金氧半電晶體串聯耦接後置於該電源和該接地電壓之間,該第二二極體裝置之一陰極耦接至該電源,該第二二極體裝置之一陽極耦接至該第二金氧半電晶體之一汲極,該第二金氧半電晶體之一源極耦接至該接地電壓,且該第二金氧半電晶體之一閘極耦接至該第一金氧半電晶體之該汲極;一第三二極體裝置,接收反向偏壓,與一第三金氧半電晶體串聯耦接後置於該電源和該接地電壓之間,該第三二極體裝置之一陰極耦接至該電源,該第三二極體裝置之一陽極耦接至該第三金氧半電晶體之一汲極,該第三金氧半電晶體之一閘極耦接至該第二金氧半電晶體之該汲極,該第三金氧半電晶體之一源極耦接至該接地電壓,且該第三金氧半電晶體之該汲極耦接至該第一金氧半電晶體之一閘極;以及一輸出緩衝電路,包含:一第四金氧半電晶體,該第四金氧半第晶體之一閘極耦接至該第三金氧半電晶體之該汲極;一第五金氧半電晶體,該第五金氧半電晶體之一 閘極耦接至該第一金氧半電晶體之該汲極;以及一第六金氧半電晶體與一第七金氧半電晶體,組成一電流鏡,該第六金氧半電晶體耦接至該第四金氧半電晶體,且該第七金氧半電晶體耦接至該第五金氧半電晶體。
- 如第1項所述之振盪器積體電路,其中該振盪器積體電路用以提供一振盪頻率,該振盪頻率與該些二極體裝置之一漏電流值成正比,且與該些金氧半電晶體之閘極電容值以及臨界電壓值成反比。
- 如第1項所述之振盪器積體電路,其中該第一二極體裝置、該第二二極體裝置以及該第三二極體裝置為PN接面二極體。
- 如第1項所述之振盪器積體電路,其中該第四金氧半電晶體和該第五金氧半電晶體為N型金氧半電晶體,且該第六金氧半電晶體和該第七金氧半電晶體為P型金氧半電晶體。
- 如第1項所述之振盪器積體電路,其中該振盪器積體電路更包含一致能電晶體,該致能電晶體之一汲極耦接至該第一金氧半電晶體之該閘極,該致能電晶體之一閘極接收一致能訊號。
- 一種振盪器積體電路,包含:複數個振盪器級,包含一第一振盪器級,奇數個中間振盪器級,以及一最後振盪器級,且該些振盪器級依序串聯;該些振盪器級中每一者包含接收反向偏壓的一二極體 裝置,該二極體裝置與一電晶體串聯耦接後置於一電源和一接地電壓之間,其中:該二極體裝置包含一陽極與一陰極,且該電晶體包含一控制端,用以控制自該電晶體之一第一端流至一第二端之電流;於該些振盪器級之每一級內,該二極體裝置與該電晶體於一共節點直接連接;於該些振盪器級之每一級內,該電晶體之該控制端與前一振盪器級內之該共節點直接連接;以及該第一振盪器級所包含該電晶體之該控制端耦接至該最後振盪器級內之該共節點。
- 如第6項所述之振盪器積體電路,其中該振盪器積體電路用以提供一振盪頻率,該振盪頻率與該些二極體裝置之一漏電流值成正比,且與改變該些電晶體之狀態所需的電荷量成反比。
- 如第6項所述之振盪器積體電路,其中該振盪器積體電路包含一中間振盪器級以及總共三個振盪器級。
- 如第6項所述之振盪器積體電路,其中該些二極體裝置為PN接面二極體。
- 如第6項所述之振盪器積體電路,其中該些二極體裝置為肖特基(Schottky)二極體。
- 如第6項所述之振盪器積體電路,其中該些電晶體為金氧半電晶體,且該些電晶體中每一者包含一閘極端,用以控制自一源極端流至一汲極端之電流。
- 如第11項所述之振盪器積體電路,其中該些電晶體為N型金氧半電晶體,且該些振盪器級中每一級所包含之該二極體裝置之該陽極於該共節點耦接至該電晶體之該汲極。
- 如第11項所述之振盪器積體電路,其中該些電晶體為P型金氧半電晶體,且該些振盪器級中每一級所包含之該二極體裝置之該陰極於該共節點耦接至該電晶體之該汲極。
- 如第6項所述之振盪器積體電路,其中該些電晶體為雙極性電晶體,且該些電晶體中每一者包含一基極端,用以控制自一射極端流至一集極端之電流。
- 如第14項所述之振盪器積體電路,其中該些電晶體為NPN型雙極性電晶體,且該些振盪器級中每一級所包含之該二極體裝置之該陽極於該共節點耦接至該電晶體之該集極。
- 如第14項所述之振盪器積體電路,其中該些電晶體為PNP型雙極性電晶體,且該些振盪器級中每一級所包含之該二極體裝置之該陰極於該共節點耦接至該電晶體之該集極。
- 如第6項所述之振盪器積體電路,其中該振盪器積體電路更包含一輸出緩衝電路,包含:一第一金氧半電晶體,該第一金氧半電晶體之一閘極耦接至該最後振盪器級之該共節點;一第二金氧半電晶體,該第二金氧半電晶體之一閘極耦接至該第一振盪器級之該共節點;以及 一第三金氧半電晶體與一第四金氧半電晶體,組成一電流鏡,該第三金氧半電晶體耦接至該第一金氧半電晶體,且該第四金氧半電晶體耦接至該第二金氧半電晶體。
- 如第6項所述之振盪器積體電路,其中該振盪器積體電路更包含一致能電晶體,該致能電晶體之一閘極接收一致能訊號,該致能電晶體之一第一端耦接至該第一振盪器級所包含之該電晶體之該控制端。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/517,775 US9362897B2 (en) | 2014-10-17 | 2014-10-17 | Method and apparatus for an integrated PN-junction oscillator |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201616802A TW201616802A (zh) | 2016-05-01 |
TWI559674B true TWI559674B (zh) | 2016-11-21 |
Family
ID=55749858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104129352A TWI559674B (zh) | 2014-10-17 | 2015-09-04 | Pn接面振盪器裝置與方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9362897B2 (zh) |
KR (1) | KR101695567B1 (zh) |
CN (1) | CN105530003B (zh) |
TW (1) | TWI559674B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10996261B2 (en) * | 2018-08-07 | 2021-05-04 | Qualcomm Incorporated | Sensor for gate leakage detection |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5521558A (en) * | 1993-11-03 | 1996-05-28 | Siemens Aktiengesellschaft | Inverter stage having diode load and ring oscillator using same |
US5568103A (en) * | 1994-12-28 | 1996-10-22 | Mitsubishi Electric Engineering Co., Ltd. | Current control circuit of ring oscillator |
CN1906626A (zh) * | 2003-12-17 | 2007-01-31 | 3M创新有限公司 | 具有逻辑门和部分整流级的电子电路 |
TW200903985A (en) * | 2007-05-24 | 2009-01-16 | Atmel Corp | Low cost and low variation oscillator |
US20100134149A1 (en) * | 2007-04-30 | 2010-06-03 | David Bol | Ultra-low-power circuit |
US7760033B2 (en) * | 2007-12-31 | 2010-07-20 | Intel Corporation | Ring oscillators for NMOS and PMOS source to drain leakage and gate leakage |
TW201144834A (en) * | 2009-11-03 | 2011-12-16 | Advanced Risc Mach Ltd | Operating parameter monitoring circuit and method |
CN103163444A (zh) * | 2011-11-28 | 2013-06-19 | 索尼公司 | 振荡电路和测试电路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0169596B1 (ko) * | 1994-07-18 | 1999-02-01 | 김주용 | 메모리 소자의 셀프 리프레쉬 주기변환 장치 |
KR100433799B1 (ko) * | 1998-12-03 | 2004-06-04 | 가부시키가이샤 히타치세이사쿠쇼 | 전압구동형 스위칭 소자의 게이트 구동회로 |
WO2010062921A1 (en) * | 2008-11-26 | 2010-06-03 | Kovio, Inc. | Random delay generation for thin-film transistor based circuits |
-
2014
- 2014-10-17 US US14/517,775 patent/US9362897B2/en active Active
-
2015
- 2015-09-04 TW TW104129352A patent/TWI559674B/zh active
- 2015-09-29 CN CN201510629601.3A patent/CN105530003B/zh active Active
- 2015-09-30 KR KR1020150137684A patent/KR101695567B1/ko active IP Right Grant
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5521558A (en) * | 1993-11-03 | 1996-05-28 | Siemens Aktiengesellschaft | Inverter stage having diode load and ring oscillator using same |
US5568103A (en) * | 1994-12-28 | 1996-10-22 | Mitsubishi Electric Engineering Co., Ltd. | Current control circuit of ring oscillator |
CN1906626A (zh) * | 2003-12-17 | 2007-01-31 | 3M创新有限公司 | 具有逻辑门和部分整流级的电子电路 |
US20100134149A1 (en) * | 2007-04-30 | 2010-06-03 | David Bol | Ultra-low-power circuit |
TW200903985A (en) * | 2007-05-24 | 2009-01-16 | Atmel Corp | Low cost and low variation oscillator |
US7760033B2 (en) * | 2007-12-31 | 2010-07-20 | Intel Corporation | Ring oscillators for NMOS and PMOS source to drain leakage and gate leakage |
TW201144834A (en) * | 2009-11-03 | 2011-12-16 | Advanced Risc Mach Ltd | Operating parameter monitoring circuit and method |
CN103163444A (zh) * | 2011-11-28 | 2013-06-19 | 索尼公司 | 振荡电路和测试电路 |
Also Published As
Publication number | Publication date |
---|---|
CN105530003A (zh) | 2016-04-27 |
US20160112005A1 (en) | 2016-04-21 |
KR20160045576A (ko) | 2016-04-27 |
TW201616802A (zh) | 2016-05-01 |
US9362897B2 (en) | 2016-06-07 |
KR101695567B1 (ko) | 2017-01-11 |
CN105530003B (zh) | 2018-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105429612B (zh) | 集成电路与自偏压电阻电容振荡器和斜坡产生器电路 | |
US9077242B2 (en) | Converter and method which remains biased for operation in the pulse frequency modulation mode and pulse width modulation mode | |
CN104124921B (zh) | 基于电流模比较器的低压低功耗cmos张弛振荡器及方法 | |
CN108958344A (zh) | 基体偏压产生电路 | |
TW201417496A (zh) | 電源開啟重置電路 | |
CN101753115A (zh) | 具有温度补偿的电路及方法 | |
KR20160011604A (ko) | 스텝-다운 회로 | |
TWI559674B (zh) | Pn接面振盪器裝置與方法 | |
Carlson et al. | A±0.5-mV-minimum-input DC-DC converter with stepwise adiabatic gate-drive and efficient timing control for thermoelectric energy harvesting | |
CN103312267B (zh) | 一种高精度振荡器及频率产生方法 | |
CN203933395U (zh) | 低功耗直流-直流转换器 | |
CN203933396U (zh) | 直流-直流转换器 | |
CN111614347B (zh) | 一种低温漂延时电路 | |
WO2022045106A1 (ja) | コンパレータ、発振器、及び、電力変換器 | |
TWI704757B (zh) | 升壓轉換器 | |
CN109245723B (zh) | 一种片上rc振荡器电路 | |
CN112667014A (zh) | 一种应用于超低压电压场景的带隙基准电路 | |
RU154069U1 (ru) | Импульсный стабилизатор напряжения | |
CN105281567A (zh) | 低功耗直流-直流转换器 | |
TWI812079B (zh) | 高輸出穩定度之電源供應器 | |
CN109709999B (zh) | 控制输出频率温度系数的实现方法及电路 | |
Gendensuren et al. | Low power integrated 0.35 μm CMOS voltage-mode DC-DC boost converter | |
CN209105124U (zh) | 一种压控振荡器 | |
Carlson et al. | 1University of Washington 2Affiliation not available | |
JP2010263498A (ja) | クロック発生回路、電源供給システム及びクロック信号の周波数変更方法 |