JP2010263498A - クロック発生回路、電源供給システム及びクロック信号の周波数変更方法 - Google Patents
クロック発生回路、電源供給システム及びクロック信号の周波数変更方法 Download PDFInfo
- Publication number
- JP2010263498A JP2010263498A JP2009113914A JP2009113914A JP2010263498A JP 2010263498 A JP2010263498 A JP 2010263498A JP 2009113914 A JP2009113914 A JP 2009113914A JP 2009113914 A JP2009113914 A JP 2009113914A JP 2010263498 A JP2010263498 A JP 2010263498A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- clock
- current
- clock signal
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 8
- 239000003990 capacitor Substances 0.000 claims description 27
- 238000007599 discharging Methods 0.000 claims 1
- 230000005855 radiation Effects 0.000 abstract description 17
- 230000001105 regulatory effect Effects 0.000 abstract 2
- 230000007423 decrease Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 4
- 238000001228 spectrum Methods 0.000 description 4
- 238000009499 grossing Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【解決手段】分周回路30は、クロック発生部が生成したクロック信号CLKを分周して第1〜第3分周信号Sb1〜Sb3を生成してパルス制御部31に出力する。パルス制御部31は、分周回路30からの第1〜第3分周信号Sb1〜Sb3に基づいて、電流制御部32の第5トランジスタTr5及び第6トランジスタTr6をオン・オフしてクロック発生部のノードN1に第1調整電流Ia1を流し込んだり、又は、ノードN1から第2調整電流Ia2を引き込んだりする。
【選択図】図3
Description
図1に示す電源供給システム10は、DC−DCコンバータ11及びクロック発生回路12を有している。
コンバータ部15は、PチャネルMOSトランジスタよりなるメイン側トランジスタT1、NチャネルMOSトランジスタよりなる同期側トランジスタT2を有している。また、コンバータ部15は、外付け部品として、平滑回路17を構成するチョークコイルL1及び平滑用コンデンサC1を設けている。
そして、DC−DCコンバータ11は、第1及び第2制御信号Sc1,Sc2に基づいて、メイン側トランジスタT1及び同期側トランジスタT2が相補的にオン・オフすることによって、入力電圧VINが降圧されて出力電圧Voとして外部出力端子Toから負荷Z1に供給される。この出力電圧Voは、メイン側トランジスタT1のオン時間とオフ時間の比(デューティー比)を変化することにより予め定めた目標電圧に制御される。
クロック発生部20は、NチャネルMOSトランジスタよりなる第1及び第2トランジスタTr1,Tr2、PチャネルMOSトランジスタよりなる第3及び第4トランジスタTr3,Tr4、電流設定抵抗RT、充放電コンデンサCT、第1及び第2コンパレータ回路23,24を含んでいる。
第3トランジスタTr3は、そのドレイン及びゲートが第4トランジスタTr4のゲートに接続され、そのソースに電源電圧VDDが供給されている。第4トランジスタTr4は、そのドレインが充放電コンデンサCTを介してグランド線GLに接続され、そのソースに電源電圧VDDが供給されている。
図3は、電流量調整部21の回路図を示す。図3に示すように、電流量調整部21は、分周回路30、パルス制御部31、電流制御部32を有している。
第1D−FF回路A1は、そのクロック入力端子CKにクロック発生部20からクロック信号CLKが入力される。第1D−FF回路A1は、そのデータ入力端子D及び反転出力端子XQが互いに接続されている。第1D−FF回路A1は、その出力端子Qから出力される第1分周信号Sb1をパルス制御部31、第2D−FF回路A2のクロック入力端子CKに出力する。
詳しくは、クロック信号CLKがLレベルからHレベルに8回立ち上がる時間を1周期としている。その周期において、1回目にクロック信号CLKがLレベルからHレベルへ立ち上がると(時刻t1)、共にLレベルの第1及び第2電流制御信号Si1,Si2を出力する。2回目、3回目にクロック信号CLKがLレベルからHレベルへ立ち上がると(時刻t2,t3)、Hレベルの第1電流制御信号Si1、Lレベルの第2電流制御信号Si2を出力する。4回目、5回目にクロック信号CLKがLレベルからHレベルへ立ち上がると(時刻t4,t5)、共にHレベルの第1及び第2電流制御信号Si1,Si2を出力する。6回目、7回目にクロック信号CLKがLレベルからHレベルへ立ち上がると(時刻t6,t7)、Hレベルの第1電流制御信号Si1、Lレベルの第1及び第2電流制御信号Si2を出力する。8回目にクロック信号CLKがLレベルからHレベルへ立ち上がると(時刻t8)、共にLレベルの第1及び第2電流制御信号Si1,Si2を出力する。
これにより、図4に示すように、電流制御部32は、クロック信号CLKがLレベルからHレベルに2回立ち上がる毎に、1.45MHz→1.40MHz→1.35MHz→1.40MHzの順でクロック信号CLKの周波数を変更し、これを繰り返すことになる。
(1)電流制御部32は、クロック発生部20のノードN1に第1調整電流Ia1を流し込んだりノードN1から第2調整電流Ia2を引き込んだりした。従って、クロック発生回路12は、クロック発生部20の回路構成を変更せずにクロック信号CLKの周波数を3種類に拡散することができる。この結果、クロック発生回路12は、小規模な回路変更によりクロック信号CLKの周波数を拡散することができ、さらに、回路規模の増大を低減することができる。
・上記実施形態において、クロック発生回路12は、3種類の周波数のクロック信号CLKを生成していた。これに限らず、2種類以上の周波数であればクロック発生回路12が生成するクロック信号CLKの周波数の種類は特に制限されない。
電流制御部32aは、第1抵抗部として第5トランジスタTr5及び第1抵抗R1の直列回路に対して、PチャネルMOSトランジスタよりなる第7トランジスタTr7及び第3抵抗R3の直列回路、及び、PチャネルMOSトランジスタよりなる第8トランジスタTr8及び第4抵抗R4の直列回路が並列接続されている。また、電流制御部32aは、第2抵抗部として第6トランジスタTr6及び第2抵抗R2の直列回路に対して、NチャネルMOSトランジスタよりなる第9トランジスタTr9及び第5抵抗R5の直列回路、及び、NチャネルMOSトランジスタよりなる第10トランジスタTr10及び第6抵抗R6の直列回路が並列接続されている。
・上記実施形態では、クロック発生回路12は、クロック信号CLKがLレベルからHレベルに8回立ち上がる時間を1周期として、その1周期においてクロック信号CLKが3種類の周波数を生成する順番を設定し、これを繰り返していた。これに限らず、3種類の周波数のクロック信号CLKを生成する順番を設定する周期は特に制限されない。
11 DC−DCコンバータ
12 クロック発生回路
20 クロック発生部
21 電流量調整部
30 分周回路
32 電流制御部
CLK クロック信号
CT 充放電コンデンサ
R1〜R6 抵抗(第1〜第6抵抗)
Claims (6)
- 周波数が時間の経過と共に変更するクロック信号を生成するクロック発生回路であって、
前記クロック発生回路は、
充放電コンデンサを備え、その充放電コンデンサに充放電する時間を周期とするクロック信号を生成するクロック発生部と、
前記充放電コンデンサの充放電電流を制御する電流制御部を含み、その電流制御部にて前記充放電コンデンサの充放電時間を制御して前記クロック信号の周期を変更する電流量調整部と
を有することを特徴とするクロック発生回路。 - 請求項1に記載のクロック発生回路であって、
前記電流量調整部は、
前記クロック信号を入力し、前記電流制御部が前記クロック信号に同期して前記充放電コンデンサの充放電電流を変更させる信号を生成するパルス制御部を設けたことを特徴とするクロック発生回路。 - 請求項2に記載のクロック発生回路であって、
前記電流量調整部は、
フリップフロップで構成され、前記クロック信号を分周する分周回路を設け、
前記パルス制御部は、前記分周回路のフリップフロップの段数に応じた周期において、前記充放電コンデンサの充放電電流を切り換える順序を設定することを特徴とするクロック発生回路。 - 請求項2又は3に記載のクロック発生回路であって、
前記電流制御部は、
前記充放電コンデンサの高電位側と電源線との間に抵抗を並列接続された第1抵抗部、及び、前記充放電コンデンサの高電位側とグランド線との間に抵抗を並列接続された第2抵抗部を有し、
前記パルス制御部は、前記電流制御部の第1抵抗部の抵抗値を変更することで前記充放電コンデンサの充放電電流を大きくする方向に制御し、前記第2抵抗部の抵抗値を変更することで前記充放電コンデンサの充放電電流を小さくする方向に制御することを特徴とするクロック発生回路。 - DC−DCコンバータと、前記DC−DCコンバータにクロック信号を供給する請求項1〜4のいずれか1つに記載のクロック発生回路とを有することを特徴とする電源供給システム。
- クロック発生回路が生成するクロック信号の周波数変更方法であって、
充放電コンデンサに充放電する時間を周期とするクロック信号を生成し、
前記クロック信号に同期して、前記充放電コンデンサの充放電電流を変更して前記充放電コンデンサの充放電時間を制御すること
を特徴とするクロック信号の周波数変更方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009113914A JP5941244B2 (ja) | 2009-05-08 | 2009-05-08 | クロック発生回路、電源供給システム及びクロック信号の周波数変更方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009113914A JP5941244B2 (ja) | 2009-05-08 | 2009-05-08 | クロック発生回路、電源供給システム及びクロック信号の周波数変更方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010263498A true JP2010263498A (ja) | 2010-11-18 |
JP2010263498A5 JP2010263498A5 (ja) | 2012-04-12 |
JP5941244B2 JP5941244B2 (ja) | 2016-06-29 |
Family
ID=43361202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009113914A Expired - Fee Related JP5941244B2 (ja) | 2009-05-08 | 2009-05-08 | クロック発生回路、電源供給システム及びクロック信号の周波数変更方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5941244B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013069422A1 (ja) * | 2011-11-10 | 2013-05-16 | 富士フイルム株式会社 | 電源回路、撮像モジュール、及び撮像装置 |
JP2018164401A (ja) * | 2018-07-25 | 2018-10-18 | 新電元工業株式会社 | 制御装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000278097A (ja) * | 1999-03-25 | 2000-10-06 | Mitsubishi Electric Corp | パルス発振回路 |
JP2008017309A (ja) * | 2006-07-07 | 2008-01-24 | Yamaha Corp | スペクトラム拡散回路 |
-
2009
- 2009-05-08 JP JP2009113914A patent/JP5941244B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000278097A (ja) * | 1999-03-25 | 2000-10-06 | Mitsubishi Electric Corp | パルス発振回路 |
JP2008017309A (ja) * | 2006-07-07 | 2008-01-24 | Yamaha Corp | スペクトラム拡散回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013069422A1 (ja) * | 2011-11-10 | 2013-05-16 | 富士フイルム株式会社 | 電源回路、撮像モジュール、及び撮像装置 |
JP2018164401A (ja) * | 2018-07-25 | 2018-10-18 | 新電元工業株式会社 | 制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5941244B2 (ja) | 2016-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8212599B2 (en) | Temperature-stable oscillator circuit having frequency-to-current feedback | |
US8901902B2 (en) | Switching regulator and electronic device incorporating same | |
JP2003284329A (ja) | 電源回路及びpwm回路 | |
JP2007329855A (ja) | 発振回路 | |
JP5605177B2 (ja) | 制御回路、電子機器及び電源の制御方法 | |
JP5576078B2 (ja) | Dc−dcコンバータ制御回路 | |
US7579918B2 (en) | Clock generator with reduced electromagnetic interference for DC-DC converters | |
CN106911251B (zh) | 降压功率变换器 | |
CN103312265B (zh) | 振荡器电路 | |
JP5941244B2 (ja) | クロック発生回路、電源供給システム及びクロック信号の周波数変更方法 | |
CN103312267B (zh) | 一种高精度振荡器及频率产生方法 | |
CN102280994B (zh) | 利用脉频和脉宽调制的软启动电路及软启动方法 | |
JP2010246192A (ja) | 電源装置、電源装置の制御回路、電源装置の制御方法 | |
WO2019036177A1 (en) | VOLTAGE CONDENSER VOLTAGE DIVIDER WITH LOW POWER AND LOW COEFFICIENT OF USE | |
CN112953526A (zh) | 一种环形振荡电路、方法以及集成芯片 | |
Wu et al. | Buck converter with higher than 87% efficiency over 500nA to 20mA load current range for IoT sensor nodes by clocked hysteresis control | |
CN210490799U (zh) | 一种SoC内置振荡电路 | |
CN115276615B (zh) | 一种输出无毛刺的低占空比误差的时钟信号倍频电路 | |
US7535269B2 (en) | Multiplier circuit | |
CN113452353B (zh) | 一种频率可调且提供外同步时钟功能的振荡器 | |
CN103825555A (zh) | 一种振荡电路 | |
CN211531068U (zh) | 一种自激多谐振荡器电路 | |
JP2007306421A (ja) | 発振回路およびその制御方法 | |
CN107196606B (zh) | 一种振荡器 | |
JP6788850B2 (ja) | コンパレータと、そのコンパレータを用いた発振器回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120224 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120224 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130930 |
|
AA91 | Notification that invitation to amend document was cancelled |
Free format text: JAPANESE INTERMEDIATE CODE: A971091 Effective date: 20131015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131024 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140123 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140214 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150522 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150824 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151210 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20160118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160324 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160520 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5941244 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |