JP2007329855A - 発振回路 - Google Patents
発振回路 Download PDFInfo
- Publication number
- JP2007329855A JP2007329855A JP2006161358A JP2006161358A JP2007329855A JP 2007329855 A JP2007329855 A JP 2007329855A JP 2006161358 A JP2006161358 A JP 2006161358A JP 2006161358 A JP2006161358 A JP 2006161358A JP 2007329855 A JP2007329855 A JP 2007329855A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- voltage
- transistor
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 69
- 230000007423 decrease Effects 0.000 claims abstract description 15
- 230000001603 reducing effect Effects 0.000 claims abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract description 8
- 230000004048 modification Effects 0.000 description 16
- 238000012986 modification Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 11
- 238000007599 discharging Methods 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
- H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
【解決手段】本発明の一実施形態に係る発振回路は、出力クロック信号に応じて三角波信号を発生する三角波発生回路と、三角波信号と第1の基準電圧および第2の基準電圧との比較に応じてクロック信号を生成する比較回路と、比較回路のための電源電圧に応じて調整電流の値を調整する電流調整回路と、調整電流の値に応じた電圧差を有する第1の基準電圧および第2の基準電圧を生成する基準電圧発生回路とを備える。電流調整回路は、比較回路のための電源電圧が上昇する場合に調整電流を増加し、該電源電圧が低下する場合には調整電流を減少する。基準電圧発生回路は、調整電流が増加する場合に第1の基準電圧と第2の基準電圧との電位差を大きくし、調整電流が減少する場合には該電位差を小さくする。
【選択図】図1
Description
f=1/(thl+tlh+4td)・・・(1)
thl:第1の基準電圧Vrefhから第2の基準電圧Vreflまでの容量素子27の充電時間
tlh:第2の基準電圧Vreflから第1の基準電圧Vrefhまでの容量素子27の放電時間
td:比較回路30の応答遅延時間
thl=(Vrefh−Vrefl)×C/(Iref7−Iref6)
tlh=(Vrefh−Vrefl)×C/Iref6
ここで、電圧差(Vrefh−Vrefl)は、抵抗素子55の電圧降下量であり、抵抗素子55の抵抗値と電流Iref4の値とで定まる。電流Iref4、電流(Iref7−Iref6)および電流Iref6は、基準電流Iref1に比例する。したがって、基準電流Iref1の変動に起因する電流(Iref7−Iref6)および電流Iref6の変動を、基準電流Iref1の変動に起因する電流Iref4の変動によって打ち消すことができる。その結果、基準電流Iref1が変動しても、容量素子27の充電時間thlおよび放電時間tlhを一定に保持することができ、クロック信号CLK,XCLKの周波数を一定に保持することができる。
Claims (5)
- 矩形波状のクロック信号を生成する発振回路であって、
容量素子を含み、前記クロック信号の電圧値に応じて該容量素子の充放電状態を切り換え、三角波信号を発生する三角波発生回路と、
前記三角波発生回路から出力された前記三角波信号を受けると共に第1の基準電圧および第2の基準電圧を受け、前記三角波信号の電圧値と該第1の基準電圧の値との比較および前記三角波信号の電圧値と該第2の基準電圧の値との比較に応じた電圧値を有する前記クロック信号を生成する比較回路と、
基準電流を出力する基準電流源に接続されると共に前記比較回路のための電源に接続され、該電源の電圧変化量に応じて該基準電流の値を変更した調整電流を生成する電流調整回路と、
前記電流調整回路から出力された前記調整電流の値に応じた電圧差を有する前記第1の基準電圧および前記第2の基準電圧を生成する基準電圧発生回路と、
を備え、
前記電流調整回路は、前記比較回路のための電源の電圧が上昇する場合に前記調整電流を増加し、該電源の電圧が低下する場合には前記調整電流を減少し、
前記基準電圧発生回路は、前記調整電流が増加する場合に前記第1の基準電圧と前記第2の基準電圧との電位差を大きくし、前記調整電流が減少する場合には前記第1の基準電圧と前記第2の基準電圧との電位差を小さくする、
発振回路。 - 前記電流調整回路は、
前記基準電流が入力される第1のカレントミラー回路と、
前記第1のカレントミラー回路の出力電流が入力され、前記電源から電圧の供給を受ける第2のカレントミラー回路と、
を有し、前記第2のカレントミラー回路の出力電流を前記調整電流として出力することを特徴とする、
請求項1に記載の発振回路。 - 前記基準電圧発生回路は、
前記調整電流が入力される第3のカレントミラー回路と、
前記第3のカレントミラー回路の出力電流が流れる分圧回路と、
を有し、
前記分圧回路は、互いに直列に接続された複数の抵抗素子を含み、該複数の抵抗素子のうちの少なくとも1つの抵抗素子の電圧降下量を電圧差とする前記第1の基準電圧および前記第2の基準電圧を生成する、
ことを特徴とする請求項1または2に記載の発振回路。 - 前記電流調整回路の前記第1のカレントミラー回路は、
前記基準電流源に接続された第1の電流端子、前記電源の一方の電位に接続された第2の電流端子、および該第1の電流端子に接続された制御端子を有する第1のトランジスタと、
前記第1のトランジスタの制御端子に接続された制御端子、第1の電流端子、および前記電源の一方の電位に接続された第2の電流端子を有する第2のトランジスタと、
を有し、
前記電流調整回路の前記第2のカレントミラー回路は、
前記第2のトランジスタの第1の電流端子に接続された第1の電流端子、前記電源の他方の電位に接続された第2の電流端子、および該第1の電流端子に接続された制御端子を有する第3のトランジスタと、
前記第3のトランジスタの制御端子に接続された制御端子、第1の電流端子、および前記電源の他方の電位に接続された第2の電流端子を有する第4のトランジスタと、
を有する、
ことを特徴とする請求項2に記載の発振回路。 - 前記基準電圧発生回路の前記第3のカレントミラー回路は、
前記電流調整回路に接続された第1の電流端子、前記電源の一方の電位に接続された第2の電流端子、および該第1の電流端子に接続された制御端子を有する第5のトランジスタと、
前記第5のトランジスタの制御端子に接続された制御端子、第1の電流端子、および前記電源の一方の電位に接続された第2の電流端子を有する第6のトランジスタと、
を有し、
前記基準電圧発生回路の前記分圧回路は、前記第6のトランジスタの第1の電流端子と前記電源の他方の電位との間に接続される、
ことを特徴とする請求項3に記載の発振回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006161358A JP4495695B2 (ja) | 2006-06-09 | 2006-06-09 | 発振回路 |
US12/304,032 US7940135B2 (en) | 2006-06-09 | 2007-06-07 | Oscillation circuit |
PCT/JP2007/061561 WO2007142301A1 (ja) | 2006-06-09 | 2007-06-07 | 発振回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006161358A JP4495695B2 (ja) | 2006-06-09 | 2006-06-09 | 発振回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007329855A true JP2007329855A (ja) | 2007-12-20 |
JP4495695B2 JP4495695B2 (ja) | 2010-07-07 |
Family
ID=38801547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006161358A Active JP4495695B2 (ja) | 2006-06-09 | 2006-06-09 | 発振回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7940135B2 (ja) |
JP (1) | JP4495695B2 (ja) |
WO (1) | WO2007142301A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010016167A1 (ja) * | 2008-08-07 | 2010-02-11 | パナソニック株式会社 | 基準周波数生成回路、半導体集積回路、電子機器 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI400884B (zh) * | 2010-05-28 | 2013-07-01 | Macronix Int Co Ltd | 時鐘積體電路 |
CN102315836B (zh) * | 2010-07-05 | 2014-04-16 | 旺宏电子股份有限公司 | 时钟集成电路 |
DE102012201312B3 (de) * | 2011-12-29 | 2013-02-07 | Continental Automotive Gmbh | Dreiecksignalgenerator und Pulsweitenmodulator mit einem solchen Dreiecksignalgenerator |
JP5952035B2 (ja) * | 2012-03-12 | 2016-07-13 | エスアイアイ・セミコンダクタ株式会社 | ローパスフィルタ回路及びボルテージレギュレータ |
JP5733277B2 (ja) * | 2012-07-13 | 2015-06-10 | 株式会社デンソー | 静電容量型センサの検出回路 |
JP5733276B2 (ja) * | 2012-07-13 | 2015-06-10 | 株式会社デンソー | 静電容量型センサの検出回路 |
US8922254B2 (en) | 2013-01-29 | 2014-12-30 | Macronix International Co., Ltd. | Drive circuitry compensated for manufacturing and environmental variation |
US9444462B2 (en) | 2014-08-13 | 2016-09-13 | Macronix International Co., Ltd. | Stabilization of output timing delay |
US9419596B2 (en) | 2014-09-05 | 2016-08-16 | Macronix International Co., Ltd. | Sense amplifier with improved margin |
EP3333735B1 (en) | 2016-12-12 | 2021-07-07 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Method and computer program for determining a placement of at least one circuit for a reconfigurable logic device |
US20220337190A1 (en) * | 2021-04-19 | 2022-10-20 | Cypress Semiconductor Corporation | Precision internal low-frequency oscillator to generate real-time clock |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05160690A (ja) * | 1991-12-04 | 1993-06-25 | Fujitsu Ltd | 発振器 |
JP2002043898A (ja) * | 2000-07-24 | 2002-02-08 | Mitsubishi Electric Corp | 発振回路および発振方法 |
JP2002217687A (ja) * | 2001-01-19 | 2002-08-02 | Fuji Electric Co Ltd | 発振回路 |
JP2004072657A (ja) * | 2002-08-09 | 2004-03-04 | Fuji Electric Holdings Co Ltd | 三角波発振回路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5703473A (en) * | 1996-01-02 | 1997-12-30 | Cherry Semiconductor Corporation | Programmable PWM output voltage independent of supply |
JP3141810B2 (ja) | 1997-02-20 | 2001-03-07 | 日本電気株式会社 | 発振回路 |
US6798302B2 (en) * | 2001-05-06 | 2004-09-28 | Altera Corporation | Analog implementation of spread spectrum frequency modulation in a programmable phase locked loop (PLL) system |
-
2006
- 2006-06-09 JP JP2006161358A patent/JP4495695B2/ja active Active
-
2007
- 2007-06-07 WO PCT/JP2007/061561 patent/WO2007142301A1/ja active Application Filing
- 2007-06-07 US US12/304,032 patent/US7940135B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05160690A (ja) * | 1991-12-04 | 1993-06-25 | Fujitsu Ltd | 発振器 |
JP2002043898A (ja) * | 2000-07-24 | 2002-02-08 | Mitsubishi Electric Corp | 発振回路および発振方法 |
JP2002217687A (ja) * | 2001-01-19 | 2002-08-02 | Fuji Electric Co Ltd | 発振回路 |
JP2004072657A (ja) * | 2002-08-09 | 2004-03-04 | Fuji Electric Holdings Co Ltd | 三角波発振回路 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010016167A1 (ja) * | 2008-08-07 | 2010-02-11 | パナソニック株式会社 | 基準周波数生成回路、半導体集積回路、電子機器 |
CN102119487A (zh) * | 2008-08-07 | 2011-07-06 | 松下电器产业株式会社 | 基准频率生成电路、半导体集成电路和电子设备 |
US8212624B2 (en) | 2008-08-07 | 2012-07-03 | Panasonic Corporation | Reference frequency generation circuit, semiconductor integrated circuit, and electronic device |
JP5280449B2 (ja) * | 2008-08-07 | 2013-09-04 | パナソニック株式会社 | 基準周波数生成回路、半導体集積回路、電子機器 |
Also Published As
Publication number | Publication date |
---|---|
US7940135B2 (en) | 2011-05-10 |
US20100007428A1 (en) | 2010-01-14 |
JP4495695B2 (ja) | 2010-07-07 |
WO2007142301A1 (ja) | 2007-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4495695B2 (ja) | 発振回路 | |
KR102509824B1 (ko) | 발진기 | |
US7893778B2 (en) | Flexible low current oscillator for multiphase operations | |
US8115559B2 (en) | Oscillator for providing a constant oscillation signal, and a signal processing device including the oscillator | |
US8212599B2 (en) | Temperature-stable oscillator circuit having frequency-to-current feedback | |
US8044740B2 (en) | Temperature compensated RC oscillator for signal conditioning ASIC using source bulk voltage of MOSFET | |
JP2006197247A (ja) | パルス幅変調回路 | |
US20050258911A1 (en) | Ring oscillation circuit | |
US8102217B2 (en) | Oscillator having feedback path which is capable of supplying reduced voltage potential to oscillation circuit | |
JP2008124852A (ja) | チャージポンプ回路 | |
JP2010183284A (ja) | 発振回路、及びメモリシステム | |
CN110719102A (zh) | 振荡电路及时钟电路 | |
JP4510054B2 (ja) | 超低電力rc発振器 | |
CN110011644B (zh) | 一种环形振荡器 | |
JP4469894B2 (ja) | 電圧制御発振回路 | |
US7446597B2 (en) | Voltage-controlled current source and frequency scanner using the same | |
CN211352180U (zh) | 振荡电路及时钟电路 | |
CN107196606B (zh) | 一种振荡器 | |
JP5198971B2 (ja) | 発振回路 | |
CN110932670B (zh) | 振荡器电路以及相关的振荡器装置 | |
JP3852924B2 (ja) | 発振回路 | |
CN115694433A (zh) | 振荡电路 | |
JP2021141411A (ja) | 遅延回路および発振回路 | |
KR101504987B1 (ko) | 삼각파를 이용한 저전력 발진기 | |
CN115865053A (zh) | 一种环形振荡器电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100316 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100409 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4495695 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |