CN115694433A - 振荡电路 - Google Patents
振荡电路 Download PDFInfo
- Publication number
- CN115694433A CN115694433A CN202210817226.5A CN202210817226A CN115694433A CN 115694433 A CN115694433 A CN 115694433A CN 202210817226 A CN202210817226 A CN 202210817226A CN 115694433 A CN115694433 A CN 115694433A
- Authority
- CN
- China
- Prior art keywords
- circuit
- terminal
- metal oxide
- oxide semiconductor
- semiconductor transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 38
- 230000010355 oscillation Effects 0.000 claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims description 22
- 229910044991 metal oxide Inorganic materials 0.000 claims description 21
- 150000004706 metal oxides Chemical class 0.000 claims description 21
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/02—Details
- H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
- H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/354—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
本发明提供一种振荡电路,即使包括在运行时流通大电流的电路,也能够减小通常运行时的消耗电流。振荡电路包括:第一恒流电路,连接于电容器的一端子;第一开关电路,连接于电容器的另一端子与第二电源端子之间;第二恒流电路;第一MOS晶体管,栅极与漏极连接于第二恒流电路,源极连接于电容器的另一端子;第二MOS晶体管,栅极与第一MOS晶体管的栅极连接,漏极连接于电容器的一端子;第二开关电路,连接于第二MOS晶体管的源极与第二电源端子之间;及输出端子,输出基于电容器的一端子的电压的信号,第一开关电路与第二开关电路通过输出端子的信号与所述信号的反相信号来控制接通与断开。
Description
技术领域
本发明涉及一种振荡电路。
背景技术
对于振荡电路,要求不受电源电压或温度等的变动所影响,而输出恒定的频率。
图4是表示现有的振荡电路的电路图。
图4的振荡电路400包括电容器C1、逆变器41、逆变器42及逆变器44、带隙恒压电路43(下文称为BGR(band gap reference)电路)、恒流源电路45、恒流用偏压产生电路46、P沟道金属氧化物半导体(P-channel metal oxide semiconductor,PMOS)晶体管M1、以及N沟道金属氧化物半导体(N-channel metal oxide semiconductor,NMOS)晶体管M2。
BGR电路43供给不受电源电压及温度的变动的影响的电压VBGR。由恒流用偏压产生电路46进行偏压控制的恒流源电路45产生不受电源电压及温度的变动的影响的恒流。图4的振荡电路中,电压VBGR与恒流对电容器C1的电压进行控制,因此能够不受电源电压或温度等的变动所影响,而从逆变器42输出恒定的频率(例如参照专利文献1)。
[现有技术文献]
[专利文献]
[专利文献1]日本专利特开2005-217762号公报
发明内容
[发明所要解决的问题]
但是,上述振荡电路包括BGR电路43及恒流用偏压产生电路46,因此存在这些电路的电路规模大、消耗电流大的课题。
本发明是鉴于所述课题而完成,其目的在于提供一种振荡电路,所述振荡电路即使电路规模小,消耗电流小,也能够不受电源电压或温度等的变动所影响而输出恒定的频率。
[解决问题的技术手段]
本发明的一实施例的振荡电路包括:电容器;第一恒流电路,连接于第一电源端子与所述电容器的一端子之间;第一开关电路,连接于所述电容器的另一端子与第二电源端子之间;第二恒流电路,一端子连接于所述第一电源端子;第一金属氧化物半导体(metal-oxide-semiconductor,MOS)晶体管,栅极与漏极连接于所述第二恒流电路的另一端子,源极连接于所述电容器的另一端子;第二MOS晶体管,栅极与所述第一MOS晶体管的栅极连接,漏极连接于所述电容器的一端子;第二开关电路,连接于所述第二MOS晶体管的源极与所述第二电源端子之间;及输出端子,输出基于所述电容器的一端子的电压的信号,所述第一开关电路与所述第二开关电路通过所述输出端子的信号与所述信号的反相信号来控制接通与断开。
[发明的效果]
根据本发明的振荡电路,由于包括以恒定电压使电容器的电压上升下降的NMOS晶体管及开关电路、以恒定电流将电容器充电放电的恒流电路,故而能够提供一种振荡电路,所述振荡电路的电路规模及消耗电流小,且能够不受电源电压或温度等的变动所影响而输出恒定的频率。
附图说明
图1是表示本实施方式的振荡电路的框图。
图2是表示本实施方式的振荡电路的一例的电路图。
图3是表示本实施方式的振荡电路的动作的时序图。
图4是表示现有的振荡电路的框图。
[符号的说明]
10、11、12:恒流电路(PMOS晶体管)
13、14、15、21、22、M2:NMOS晶体管
16、17:开关电路(NMOS晶体管)
18、C1:电容器
20:偏压电路
23:电阻
24、25、M1:PMOS晶体管
30、31、41、42、44:逆变器
43:带隙恒压电路
45:恒流源电路
46:恒流用偏压产生电路
100:振荡电路
CLK、CLKB:信号
N1、N2:节点
具体实施方式
以下,参照附图对本发明的振荡电路进行说明。
图1是表示本实施方式的振荡电路100的框图。
图1的振荡电路100包括恒流电路10、恒流电路11及恒流电路12、NMOS晶体管13、NMOS晶体管14及NMOS晶体管15、开关电路16及开关电路17、电容器18、以及逆变器30及逆变器31。恒流电路12与NMOS晶体管15构成恒流逆变器。
恒流电路10、恒流电路11及恒流电路12的一端连接于电源端子。NMOS晶体管13的漏极与栅极连接于恒流电路10的另一端,源极连接于开关电路16的一端。开关电路16的另一端连接于接地端子,控制端子连接于逆变器31的输出端子。NMOS晶体管14的漏极连接于恒流电路11的另一端,栅极连接于NMOS晶体管13的栅极,源极连接于开关电路17的一端。开关电路17的另一端连接于接地端子,控制端子连接于逆变器30的输出端子。电容器18的一端连接于NMOS晶体管13的源极,另一端连接于NMOS晶体管14的漏极。NMOS晶体管15的漏极连接于恒流电路12的另一端,栅极连接于NMOS晶体管14的漏极,源极连接于接地端子。逆变器30的输入端子连接于NMOS晶体管15的漏极。逆变器31的输入端子连接于逆变器30的输出端子,输出端子连接于振荡电路100的输出端子。
图1的振荡电路100通过信号CLK及信号CLKB来控制开关电路16及开关电路17的接通与断开,通过恒流电路10及恒流电路11的恒流I10及恒流I11来将电容器18充电放电,由此输出信号CLK。
此处,图1的振荡电路100在如以下的条件下设计。
如果将信号CLK的占空比设为50%,那么恒流I10与恒流I11相等。但可根据信号CLK的所需的占空比来适当设定这些恒流。进而,接通开关电路17时的节点N1的电压V1、即ΔVgs=Vgs14-Vgs13为正值。
以上述方式构成的振荡电路100以如下方式运行。
图3为表示振荡电路100的动作的时序图。
首先,对从初始状态到时刻t1的区间进行说明。
作为初始状态,电容器18未被充电。如果施加电源,那么信号CLK成为H电平,信号CLKB成为L电平,因此开关电路16接通,开关电路17断开。因此,节点N1的电压V1成为接地端子的电压、即L电平。
通过从节点N2流向节点N1的恒流I11将电容器18充电。然后,作为电容器18的电压的节点N2的电压V2逐渐上升。在时刻t1,电压V2成为NMOS晶体管15的阈值Vth15后,NMOS晶体管15导通。因此,信号CLK成为L电平,信号CLKB成为H电平。
其次,对时刻t1至时刻t2的区间进行说明。
在时刻t1,信号CLK成为L电平,信号CLKB成为H电平后,开关电路16断开,开关电路17接通。NMOS晶体管13通过恒流I10流动而在栅极、源极间产生电压Vgs13。NMOS晶体管14通过恒流I10经由电容器18与恒流I11流动而在栅极、源极间产生电压Vgs14。因此,节点N1的电压V1成为ΔVgs=Vgs14-Vgs13。此处,NMOS晶体管13与NMOS晶体管14以此时的电压ΔVgs成为正值的方式设计即可。
节点N2的电压V2由于电压V1成为电压ΔVgs,故而通过电容器18,仅上升电压ΔVgs,而成为Vth15+ΔVgs。然后,通过接通开关电路17,对电容器18充电的电压经由NMOS晶体管14而向接地端子放电。此时的放电电流为与恒流电路10的恒流I10相当的电流。
即,在时刻t1为电压Vth15+ΔVgs的电容器18的电压即电压V2以恒流I10放电而逐渐下降。然后,在时刻t2,如果电压V2低于NMOS晶体管15的阈值Vth15,那么关断NMOS晶体管15。因此,信号CLK成为H电平,信号CLKB成为L电平。
接着,对时刻t2至时刻t3的区间进行说明。
在时刻t2,信号CLK成为H电平而信号CLKB成为L电平后,开关电路16接通,开关电路17断开。接通开关电路16后,节点N1的电压V1从ΔVgs成为接地端子的电压。节点N2的电压V2通过电容器18而下降电压ΔVgs,成为Vth15-ΔVgs。
然后,在时刻t4之后重复同样的动作,由此,振荡电路100向输出端子输出占空比为50%的信号CLK。
图2是表示本实施方式的振荡电路100的一例的电路图。
恒流电路10、恒流电路11及恒流电路12包括偏压电路20及PMOS晶体管10、PMOS晶体管11及PMOS晶体管12。并且,设PMOS晶体管10及PMOS晶体管11流通相同的电流,以相同的尺寸进行设计。开关电路16及开关电路17包括NMOS晶体管16及NMOS晶体管17。
偏压电路20包括NMOS晶体管21及NMOS晶体管22、电阻23、以及PMOS晶体管24及PMOS晶体管25。NMOS晶体管21的源极经由电阻23连接于接地端子。NMOS晶体管22的源极连接于接地端子,漏极与栅极连接于NMOS晶体管21的栅极。PMOS晶体管24的源极连接于电源端子,漏极连接于NMOS晶体管22的漏极。PMOS晶体管25的源极连接于电源端子,漏极与栅极连接于PMOS晶体管24的栅极与NMOS晶体管21的漏极。
以上述方式构成的偏压电路20如果将流至PMOS晶体管25的电流设为I25,则以I25=ΔVgs_B/R表示。ΔVgs_B为NMOS晶体管21及NMOS晶体管22的Vgs的差量,R为电阻23的电阻值。
振荡电路100的信号CLK的频率f以如下方式表示。
f=(I/I25)(ΔVgs_B/ΔVgs)/2CR
I为恒流电路10及恒流电路11中流通的电流,C为电容器18的电容值。此处,如果以使电流I与电流I25相等,使电压差ΔVgs_B与电压差ΔVgs相等的方式设计,那么频率f由电容器18的电容值与电阻23的电阻值所确定。
即,振荡电路100的信号CLK的频率f能够不被各MOS晶体管的特性的不均所左右,且不受电源电压或温度等的变动所影响,而输出恒定的频率f。并且,不言自明的是,根据式子可知,频率f通过使用温度特性良好的电阻,特性变得良好。
如以上所说明,本实施方式的振荡电路100的结构为包括使电容器18的电压以恒定电压(ΔVgs)上升下降的NMOS晶体管13~NMOS晶体管14及开关电路16~开关电路17、以恒定电流将电容器18充电放电的恒流电路10~恒流电路11,因此即使电路规模小,消耗电流小,也能够不受电源电压或温度等的变动所影响而输出恒定的频率。
以上,已对本发明的实施方式进行了说明,但本发明并不限定于所述实施方式,可在不脱离本发明的主旨的范围内进行各种变更。例如,即使将电路整体设为相对于电源端子及接地端子而反转的结构也能够运行,能够获得同样的效果。在所述情形时,制成更换PMOS晶体管与NMOS晶体管的电路结构。
Claims (3)
1.一种振荡电路,其特征在于,包括:
电容器;
第一恒流电路,连接于第一电源端子与所述电容器的一端子之间;
第一开关电路,连接于所述电容器的另一端子与第二电源端子之间;
第二恒流电路,一端子连接于所述第一电源端子;
第一金属氧化物半导体晶体管,栅极与漏极连接于所述第二恒流电路的另一端子,源极连接于所述电容器的另一端子;
第二金属氧化物半导体晶体管,栅极与所述第一金属氧化物半导体晶体管的栅极连接,漏极连接于所述电容器的一端子;
第二开关电路,连接于所述第二金属氧化物半导体晶体管的源极与所述第二电源端子之间;以及
输出端子,输出基于所述电容器的一端子的电压的信号,
所述第一开关电路与所述第二开关电路通过所述输出端子的信号与所述信号的反相信号来控制接通与断开。
2.根据权利要求1所述的振荡电路,其特征在于:
所述第一恒流电路及所述第二恒流电路包括:
偏压电路;以及第三金属氧化物半导体晶体管及第四金属氧化物半导体晶体管,流通基于所述偏压电路中所流通的电流的电流。
3.根据权利要求2所述的振荡电路,其特征在于:
所述偏压电路包括:
第五金属氧化物半导体晶体管,将栅极与漏极连接,源极连接于所述第二电源端子;
第六金属氧化物半导体晶体管,栅极与所述第五金属氧化物半导体晶体管的栅极连接,源极经由电阻连接于所述第二电源端子;
第七金属氧化物半导体晶体管,漏极连接于所述第五金属氧化物半导体晶体管的漏极,源极连接于所述第一电源端子;以及
第八金属氧化物半导体晶体管,栅极与漏极连接于所述第六金属氧化物半导体晶体管的漏极、所述第七金属氧化物半导体晶体管的栅极以及所述第三金属氧化物半导体晶体管及第四金属氧化物半导体晶体管的栅极,源极连接于所述第一电源端子。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021-123773 | 2021-07-29 | ||
JP2021123773A JP2023019228A (ja) | 2021-07-29 | 2021-07-29 | 発振回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115694433A true CN115694433A (zh) | 2023-02-03 |
Family
ID=85039397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210817226.5A Pending CN115694433A (zh) | 2021-07-29 | 2022-07-12 | 振荡电路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11683010B2 (zh) |
JP (1) | JP2023019228A (zh) |
KR (1) | KR20230018323A (zh) |
CN (1) | CN115694433A (zh) |
TW (1) | TW202306314A (zh) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4514460B2 (ja) | 2004-01-29 | 2010-07-28 | 富士通セミコンダクター株式会社 | 発振回路および半導体装置 |
DE102014111900B4 (de) * | 2014-08-20 | 2016-03-03 | Infineon Technologies Austria Ag | Oszillatorschaltung |
JP7241596B2 (ja) * | 2019-04-23 | 2023-03-17 | ルネサスエレクトロニクス株式会社 | 発振回路 |
-
2021
- 2021-07-29 JP JP2021123773A patent/JP2023019228A/ja active Pending
-
2022
- 2022-07-12 CN CN202210817226.5A patent/CN115694433A/zh active Pending
- 2022-07-12 KR KR1020220085397A patent/KR20230018323A/ko unknown
- 2022-07-20 TW TW111127145A patent/TW202306314A/zh unknown
- 2022-07-22 US US17/870,856 patent/US11683010B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR20230018323A (ko) | 2023-02-07 |
TW202306314A (zh) | 2023-02-01 |
US20230031567A1 (en) | 2023-02-02 |
JP2023019228A (ja) | 2023-02-09 |
US11683010B2 (en) | 2023-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100347680B1 (ko) | 밴드 갭 레퍼런스 회로 | |
JP4947703B2 (ja) | チャージポンプ回路 | |
JP4495695B2 (ja) | 発振回路 | |
CN102200797B (zh) | 基准电压电路 | |
CN112527042B (zh) | 衬底偏压产生电路 | |
KR101353670B1 (ko) | 삼각파 생성 회로 | |
KR101675561B1 (ko) | 전원 장치 | |
JPH08294267A (ja) | 昇圧回路 | |
KR101806611B1 (ko) | 오실레이터 회로 | |
JP2008203098A (ja) | タイマー回路 | |
CN108233701B (zh) | 一种升降压电压转换电路 | |
CN115694433A (zh) | 振荡电路 | |
US9716501B2 (en) | CR oscillation circuit | |
EP2482455A2 (en) | Oscillation-stop detection circuit, semiconductor device, timepiece, and electronic device | |
US10651831B2 (en) | Oscillation circuit | |
US20120306549A1 (en) | Semiconductor integrated circuit | |
CN113448374A (zh) | 放电控制电路和电流源电路 | |
JP2011188361A (ja) | パワーオンリセット回路 | |
CN107196606B (zh) | 一种振荡器 | |
JP2004048690A (ja) | リング発振器 | |
CN113258878B (zh) | 振荡器 | |
JP6261882B2 (ja) | 電流源回路 | |
US10084374B1 (en) | Semiconductor device | |
JP2017118323A (ja) | 発振回路 | |
CN114430266A (zh) | 一种防止电源电压影响关断时延的电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: Udaida 4106-73, Daizi, Udaida cho, Kitakyuku, Nagano Prefecture, Japan (postcode: 389-0293) Applicant after: ABLIC Inc. Address before: 9-6, 3-dingmu, Mita, Tokyo, Japan Applicant before: ABLIC Inc. |
|
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |