CN114430266A - 一种防止电源电压影响关断时延的电路 - Google Patents

Abstract

一种防止电源电压影响关断时延的电路，其特征在于：所述电路包括使能输出单元、镜像电流发生单元和负反馈单元；其中，所述使能输出单元，与所述反馈单元和镜像电流发生单元分别连接，用于基于系统使能信号的输入生成芯片使能信号，并输出所述芯片使能信号；所述镜像电流发生单元，用于基于所述芯片使能信号的状态生成稳定的镜像电流，并替代所述使能输出单元中的高端镜像管；所述反馈单元，用于接收来自所述使能输出单元的所述芯片使能信号，控制所述使能输出单元中的镜像管导通，并基于所述镜像电流发生单元生成的镜像电流稳定所述芯片使能信号相对于所述系统使能信号的时延。本发明成本低、系统使能过程功耗小、关断时延稳定可预估。

Description

一种防止电源电压影响关断时延的电路

技术领域

本发明涉及集成电路领域，更具体地，涉及一种防止电源电压影响关断时延的电路。

背景技术

目前，在例如DC-DC(Direct Current-Direct Current，又称直流直流)转换器上下管导通或关断的控制电路中，通常采用系统的使能信号作为电路的输入，通过多级反相器后，输出导通或关断的控制信号。通过这种方式生成的导通或关断的控制信号与其输入端的使能信号之间通常存在着一定的关断时延。

通常来说，这一时延中包括由于使能信号所在的功率管上存在的寄生电容所造成的充电时延t₀、由于多级反相器所造成的传输时延t₁和t₂等。通常来说，功率管上寄生电容的充电时延t₀会随着电源电压的变化而发生变化，反相器的传输时延也会在一定程度上受到电源电压的影响。可见，现有技术中的这种导通或关断的控制电路的关断时延会受到电源电压的影响而发生变化，这种变化导致控制信号后端的电路的时序出现误差，可能使得输出性能受到严重的影响。

现有技术中，一般可以通过对多级反相器中MOS管的尺寸进行设计，例如合理设计反相器中NMOS管与PMOS管各自宽长比的大小，例如使得NMOS管的宽长比为PMOS管的宽长比的80至100倍，从而使得反相器的翻转阈值只由NMOS的门限开启电压决定。

功率管的充电时延t₀仍然会随着电源电压的变化而发生较大的变化。随着集成电路领域技术的发展，对于设备或元件等关断控制的精确程度要求正在逐渐升高。这使得现有的导通或关断的控制电路，在电源电压不够稳定的情况下，电路的关断时延无法充分满足后级电路中同步逻辑的精准需求。对于现有技术来说，部分控制电路的电源电压本身就受到例如自举电容等的影响，难以保持在稳定值上，这进一步恶化了芯片使能信号与后级电路的同步性。

另一方面，在部分应用中，对于关断总时延，也就是充电时延t₀与多级反相器所造成的传输时延t₁和t₂之和具有最大值的限制。为了确保关断总时延不会超过设定阈值，现有技术中一般是采用提供更大的充电电流的方式来实现的。然而这种方式，使得系统使能控制过程消耗了大量功耗。

为了解决上述问题，亟需一种新的防止电源电压影响关断时延的电路。

发明内容

为解决现有技术中存在的不足，本发明的目的在于，提供一种防止电源电压影响关断时延的电路，在原有电路中增加镜像电流发生单元和反馈单元，反馈单元启动镜像电流发生单元并关断原有使能输出单元中的高端镜像管，镜像电流发生单元生成稳定的镜像电流并替代高端镜像管为使能输出单元提供使能功率管的充电电流，从而防止了芯片使能信号的输出时延与电源电压Vdd之间具有的相关性，并确保了输出时延的固定。

本发明采用如下的技术方案。

本发明第一方面，涉及一种防止电源电压影响关断时延的电路，其中，电路包括使能输出单元、镜像电流发生单元和负反馈单元；使能输出单元，与反馈单元和镜像电流发生单元分别连接，用于基于系统使能信号的输入生成芯片使能信号，并输出芯片使能信号；镜像电流发生单元，用于基于芯片使能信号的状态生成稳定的镜像电流，并替代使能输出单元中的高端镜像管；反馈单元，用于接收来自所述使能输出单元的芯片使能信号，控制使能输出单元中的镜像管导通，并基于镜像电流发生单元生成的镜像电流稳定芯片使能信号相对于系统使能信号的时延。

优选的，镜像电流发生单元包括第一支路、第二支路、第三支路、高端反馈管Mp0和Mp3；其中，第一支路、第二支路和第三支路相互连接，用于生成无关电源电压的镜像电流；第一支路、第二支路和第三支路分别与高端反馈管Mp0和Mp3镜像连接，以将镜像电流通过高端反馈管输入至使能输出单元中。

优选的，第一支路包括MOS管Mp7和晶体管Q2，第二支路包括MOS管Mp6和晶体管Q1、分压电阻R1；其中，MOS管Mp6、Mp7的源极接入电源电压Vdd，栅极相互连接并接入至Mp7的漏极；MOS管Mp6的漏极与晶体管Q1的集电极连接，MOS管Mp7的漏极与晶体管Q2的集电极连接，晶体管Q1和Q2的基极连接，晶体管Q1的发射极经过电阻R1后与晶体管Q2的发射极同时接地。

优选的，第三支路包括MOS管Mp5和晶体管Q0；其中，第三支路中的MOS管Mp5的源极接入电源电压，栅极与第二支路中MOS管Mp6的漏极连接，漏极与晶体管Q0的集电极和基极连接；晶体管Q0的发射极接地，集电极和基极连接至第一支路和第二支路中晶体管Q1和Q2的基极。

优选的，镜像发生单元中还包括状态控制管，状态控制管为Mn4，栅极与芯片使能信号连接，漏极分别与晶体管Q0、Q1和Q2的基极连接，源极接地。

优选的，反馈单元包括MOS管Mp4、Mn3和Mn3a；其中，Mp4与第一支路、第二支路中的MOS管Mp6和Mp7，以及高端反馈管Mp0和Mp3镜像连接；MOS管Mn2的栅极与使能输出单元中芯片使能信号经过反相器后连接，漏极与Mp4的漏极连接，源极与使能输出单元中的电阻R0和MOS管Mn1的源极连接；MOS管Mn3a的栅极与电源电压连接，源极与Mn3的漏极连接，漏极与第一支路中Mp6的漏极连接。

优选的，当系统使能信号切换为低电平时，芯片使能信号经过延时后输出高电平，从而MOS管Mn3和Mn3a关断，镜像电流发生单元中状态控制管Mn4导通，以使得镜像电流发生单元无法生成镜像电流。

优选的，当系统使能信号切换为高电平时，芯片使能信号经过延时后输出低电平，MOS管Mn3和Mn3a导通并启动第一支路、第二支路和第三支路后关断，同时，镜像电流发生单元生成稳定的镜像电流，并关断MOS管Mp1和Mp2。

优选的，当系统使能信号切换为高电平时，使能输出单元中接收使能信号的功率管Mn0的漏极电压升高至使能输出单元中第一反相器开始工作的延时为t₀；并且，

式中，V_{th_Mn1}为使能输出单元中第一反相器下管Mn1的门限开启电压，C_Mn0为使能输出单元中接收使能信号的功率管Mn0的漏极对地电容，V_T为镜像电流发生单元中晶体管Q1和Q2的热电压，N为镜像电流发生单元中晶体管Q1和Q2的电流密度之比，R₁为第二支路中分压电阻R1的阻值。

优选的，电路的关断时延为R＝t₀+t₁+t₂，在电源电压发生变化时趋于稳定；其中，t₁为使能输出单元中第一反相器的延时，t₂为使能输出单元中第二反相器的延时，均小于使能输出单元中第一反相器开始工作的延时为t₀。

本发明的有益效果在于，与现有技术相比，一种防止电源电压影响关断时延的电路，在原有电路中增加镜像电流发生单元和反馈单元，反馈单元启动镜像电流发生单元并关断原有使能输出单元中的高端镜像管，镜像电流发生单元生成稳定的镜像电流并替代高端镜像管为使能输出单元提供使能功率管的充电电流，从而最大程度上消除了芯片使能信号的输出时延与电源电压Vdd之间具有的相关性，并确保了输出时延的固定。本发明方法简单、成本低、系统使能过程功耗小、节约电能，关断时延稳定且可预估。

本发明的有益效果还包括：

1、通过合理的设计充电时延t₀的长度与反相器的延时长度之间的比例关系，使得反相器的延时仍会一定程度上受到电源电压的影响，但是并不会对芯片使能信号的总延时产生过大影响。

2、本发明中，基于每一个系统使能信号的上升沿状态，实现第一、第二和第三支路的开启和稳定电流输出，并基于每一个系统使能信号的下降沿状态，实现镜像电流发生单元的关断。这种方法在充分确保了关断时延稳定的同时，又不会对导通时间造成任何影响。

附图说明

图1为本发明现有技术中一种使能控制电路的结构示意图；

图2为本发明现有技术一种使能控制电路中各点电位变化曲线及时延示意图；

图3为本发明中一种防止电源电压影响关断时延的电路的结构示意图。

具体实施方式

下面结合附图对本申请作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本申请的保护范围。

图1为本发明现有技术中一种使能控制电路的结构示意图。如图1所示，现有技术中的使能控制电路中包括镜像单元和第一、第二反相器。其中，镜像单元中包括使能输入功率管Mn0，其他部分则可以用于生成功率管Mn0的镜像电流，并以此计算功率管Mn0在导通过程中源漏极实际通过的电流大小。除此之外，电路中在功率管Mn0的漏极后还级联有多个反相器，并通过反相器后，输出信号进一步的增加了时延。

本发明一实施例中，在使能输入端和芯片使能信号输出端之间只存在着一个镜像单元和两个反相器，因此，总的关断时延可以为镜像单元，也就是Mn0的充电时延、两个反相器分别的时延之和。也就如公式所述，T＝t₀+t₁+t₂。

图2为本发明现有技术一种使能控制电路中各点电位变化曲线及时延示意图。如图2所示，第一方面，本发明中，当使能信号由高到低变化时，镜像单元的时延为

其中，参数C_Mn0为使能功率管Mn0的漏极对地电容，主要由Mn0管的栅漏电容形成，参数V_{Mn1_th}为第一反相器中NMOS管Mn1的门限开启电压。即随着使能信号EN变为低电平，Mn0关断，使能镜像电流I_Mp1逐渐累积，Mn0中的栅漏电容被充满电，并使得Mn0的漏极电压升高，直到激活功率管Mn0后端连接的反相器时，这一段时延t₀结束。

另外，I_Mp1为使能镜像电流，其取值可以参考图1中的镜像单元的电路结构，由于Mp1和Mp2之间形成了镜像，并且MOS管Mn2的栅极电压为电源电压，此时，Mn2处于导通状态，其源漏电压过小忽略不记时，该使能镜像电流可以计算出来，具体为

将该使能镜像电流的取值代入镜像单元的时延公式，能够获得

可见，镜像单元所造成的时延不只是与电阻R0的阻值、MOS管Mn1的门限开启电压等电路设计好后就固定下来的常数相关，还与电源电压密切相关。从公式中可以推知，随着电源电压的逐渐升高，镜像单元的传输时延将会减小，随着电源电压的逐渐降低，镜像单元的传输时延将会增大。然而，电源电压与电路的实际功能、控制逻辑等重要参数密切相关，并不能够将其设置为固定常数，可见，电路并不能够实现电源电压变化时的时延固定。

对于现有技术中的问题进行了研究后发现，如果希望改变关断时延随电源电压的变动而变动的问题，则需要在该电路的基础上进行改进。

图3为本发明中一种防止电源电压影响关断时延的电路的结构示意图。如图3所示，一种防止电源电压影响关断时延的电路，其中，电路包括使能输出单元、镜像电流发生单元和反馈单元；使能输出单元，与反馈单元和镜像电流发生单元分别连接，用于基于系统使能信号的输入生成芯片使能信号，并输出芯片使能信号；镜像电流发生单元，用于基于芯片使能信号的状态生成稳定的镜像电流，并替代使能输出单元中的高端镜像管；反馈单元，用于接收来自使能输出单元的芯片使能信号，控制使能输出单元中的镜像管导通，并基于镜像电流发生单元的镜像电流稳定芯片使能信号相对于系统使能信号的时延。

可以理解的是，本发明中的电路能够通过替换使能输出单元的高端镜像管，实现对于镜像电流的控制，由于镜像电流的取值与电源电压Vdd无关，进而，本发明电路输出的芯片使能信号的时延也与电源电压Vdd无关，只与电路中的相关参数有关。因此，一旦电路参数充分确定下来，镜像电流的取值恒定，这使得充电时延不会受到充电电流的影响而变化。此时，若反相器的时延t₁+t₂在总的关断时延中所占比率较低的话，则可以忽略不记，从而保证了总时延的相对恒定。

具体来说，使能输出单元包括Mp1和Mp2组成的电流镜、第一反相器和第二反相器；其中，电流镜中的Mp1的漏极与使能功率管Mn0和第一反相器分别连接，用于接收系统使能信号EN。具体来说，当EN为高电平时，Mn0导通，从而将电路中的A点电压降低，而当EN为低电平时，Mp0导通，使得A点电压能够逐渐升高。当A点电压升高到高于第一反相器中NMOS管的开启门限时，第一反相器实现翻转。第一反相器，基于A点电压实现反向，并将第一反相器的输出端电压提供至第二反相器的输入端；第二反相器，基于第一反相器提供的输入端电压实现反向，并将第二反相器的输出端电压作为使能输出单元的输出端的芯片使能信号。

可以理解的是，本发明中使能输出单元可以与现有技术中的电路类似，都包括电流镜、第一和第二反相器。

其中，为了使得电流镜生成稳定的充电电流，Mp2的漏极还依次接入有Mn2和电阻R0。由于Mn2的尺寸较小，其源漏压降可以忽略不记，因此，Mp2和Mp1电流镜的电流根据R0的压降实现计算。本发明中，可以根据电阻R0的阻值和其两段的电压来计算得到电流的大小，这部分内容将在后续具体说明。

当功率管Mn0在接收到使能信号一端时间后，可以使得Mn0栅漏极电容充满电后，漏极积累的电压逐渐升高，直到足以导通反相器中的NMOS管Mn1。当Mn0漏极电压大于了反相器的开启门限电压后，反相器中的NMOS管导通，由于镜像单元所导致的延时就结束了。

本发明中，第一、第二反相器的构造可以采用现有技术中通常使用的各种结构。本发明一实施例中，该反相器是CMOS管反相器。在反相器中，NMOS管的栅极与PMOS管的栅极经非门后连接作为反相器的输入端，PMOS管的源极接入电源电压，NMOS管的源极接地，NMOS管和PMOS管的漏极相互连接并作为反相器的输出端。

如背景技术中所述，在一定条件下Mn1和Mn2的开启或关断时延在宽长比等参数确定后，仍然受到电源电压一定程度上的影响。因此，本发明中可以设定第一反相器、第二反相器的时延t₁、t₂远小于充电时延t₀，从而最大程度上降低电源电压对总时延所造成的影响。

优选地，镜像电流发生单元包括第一支路、第二支路、第三支路、高端反馈管Mp0和Mp3；其中，第一支路、第二支路和第三支路相互连接，用于生成无关电源电压的镜像电流；第一支路、第二支路和第三支路分别与高端反馈管Mp0和Mp3连接，以将镜像电流通过高端反馈管输入至使能输出单元中。

可以理解的是，本发明中镜像电流发生单元中依次包括多条支路，通过各条支路之间MOS管的镜像连接方式以及宽长比，可以得到各个支路之间的电流和电压之间的比例关系。

由于第二支路上包括了一个分压电阻R1，因此，当反馈单元不导通，并不会对镜像电流发生单元造成影响时，根据该分压电阻上的阻值和两端的电压差，就可以计算得到准确的镜像电流的取值了。由于该镜像电流发生单元中电流的取值只与分压电阻R1的电阻值和两个晶体管Q1、Q2的基极与发射极之间的电压差相关，因此，也可以认为该电流是不随着电源电压的变化而变化的。在这种情况下，由镜像电流所产生的高端反馈管中的电流也是恒定的。

优选地，第一支路包括MOS管Mp7和晶体管Q2；第二支路包括MOS管Mp6和晶体管Q1、分压电阻R1；其中，MOS管Mp6、Mp7的源极接入电源电压Vdd，栅极相互连接并接入至Mp7的漏极；MOS管Mp6的漏极与晶体管Q1的集电极连接，MOS管Mp7的漏极与晶体管Q2的集电极连接，晶体管Q1和Q2的基极连接，晶体管Q1的发射极经过电阻R1后与晶体管Q2的发射极同时接地。

可以理解的是，本发明中，第一支路只由Mp7和Q2串联组成，由于该镜像电路中，各个镜像管都与Mp6和Mp7的栅极连接实现镜像。如图3所示，多个PMOS管，包括镜像电流发生单元中的Mp0、Mp3、Mp6，以及反馈单元中的Mp4都通过与Mp7的栅极连接形成镜像。当Mp7的源漏极电流为I_Mp7时，其他各个镜像管的源漏极电流也为相同取值，或呈设定比例。

优选地，第三支路包括MOS管Mp5和晶体管Q0；其中，第三支路中的MOS管Mp5的源极接入电源电压，栅极与第二支路中MOS管Mp6的漏极连接，漏极与晶体管Q0的集电极和基极连接；晶体管Q0的发射极接地；集电极和基极连接至第一支路和第二支路中晶体管Q1和Q2的基极。

优选的，镜像发生单元中还包括状态控制管，状态控制管为Mn4，栅极与芯片使能信号连接，漏极分别与晶体管Q0、Q1和Q2的基极连接，源极接地。

本发明中的状态控制管，可以接入在晶体管Q0、Q1和Q2的基极与地电位之间，并在芯片使能信号，也就是图3中Chip_ENB的控制下实现导通或关断。当芯片使能信号为高电平时，该NMOS管Mn4导通，并将晶体管的基极电压拉低到零电平，此时第一、第二和第三支路都不再输出稳定的电流。

而另一方面，当芯片使能信号为低电平时，该NMOS管截止，此时第一、第二和第三支路输出稳定的电流，以实现对充电延时的稳定。

优选地，反馈单元包括MOS管Mp4、Mn3和Mn3a；其中，Mp4与第一支路、第二支路中的MOS管Mp6和Mp7，以及高端反馈管Mp0和Mp3镜像连接；MOS管Mn2的栅极与使能输出单元中芯片使能信号经过反相器后连接，漏极与Mp4的漏极连接，源极与使能输出单元中的电阻R0和MOS管Mn1的源极连接；MOS管Mn3a的栅极与电源电压连接，源极与Mn3的漏极连接，漏极与第一支路中Mp6的漏极连接。

可以理解的是，本发明中，第三反相器可以与第一、第二反相器实现级联，并且其输入端接入至反馈单元中。如上文中所述的内容相同，当图3中第三反相器的输出为高电平时，该电路可以将Mn3和Mn3a同时导通，而当第三反相器的输出为低电平时，则Mn3和Mn3a都处于关断状态。

优选的，当系统使能信号切换为低电平时，芯片使能信号经过延时后输出高电平，从而MOS管Mn3和Mn3a关断，镜像电流发生单元中状态控制管Mn4导通，以使得镜像电流发生单元无法生成镜像电流。

可以理解的是，由于反馈单元的作用，本发明中的电路可以具备两种不同的工作模式。一种工作模式，可以理解为使能信号从高电平切换为低电平的状态。在这一状态下，随着使能单元的作用，芯片使能信号为高电平，这使得经过第三反相器后输出为低，因此Mn3管关断。另外由于状态控制管Mn4的作用，第一、第二和第三支路也不再输出电流，此时Mp1和Mp2管正常导通，并使得电路与现有技术中的电路一样工作在不具备反馈的情况下。

优选的，当系统使能信号切换为高电平时，芯片使能信号经过延时后输出低电平，MOS管Mn3和Mn3a导通并启动第一支路、第二支路和第三支路后关断，同时，镜像电流发生单元生成稳定的镜像电流，并关断MOS管Mp1和Mp2。另外，在这种情况下，由于Mp3的源漏压降也较小，使得C点的电压可以上升的较高，约等于电源电压Vdd，这使得Mp2的栅源电压差较小，难以开启。完全相同的是，Mp0也会将Mp1的漏极电压拉高，从而将Mp1关断。

优选的，当系统使能信号切换为高电平时，使能输出单元中接收使能信号的功率管Mn0的漏极电压升高至使能输出单元中第一反相器开始工作的延时为t₀；并且，

式中，V_{th_Mn1}为使能输出单元中第一反相器下管Mn1的门限开启电压，C_Mn0为使能输出单元中接收使能信号的功率管Mn0的漏极对地电容，V_T为镜像电流发生单元中晶体管Q1和Q2的热电压，N为镜像电流发生单元中晶体管Q1和Q2的电流密度之比，R₁为第二支路中分压电阻R1的阻值。

可以理解的是，本发明中，由于Mp1和Mp2的关断，A点和C点上接收的镜像电流是基于镜像电流发生单元生成的，且该取值是稳定不变的。因此，充电时延t₀也能够保持稳定不变。

镜像电流发生单元的电流能够保持不变的原因是，第一支路和第二支路的电流呈不变的比例设定，例如当两个支路电流相等时，则电阻R1上的分压与晶体管Q1和Q2的基极发射级电压差相等。因此，可以得到ΔV_be＝V_be2-V_be1＝V_T·lnN。也就是有镜像电流为

将该电流作为充电电流，输入至Mn0的漏极，可以对Mn0的栅漏电容进行充电，从而得到

也就是将电容充电到使得Mn0的漏极电压等于第一反相器的NMOS管开启电压的时间为充电时延。

可见，该充电时延不再受到电源电压的影响，而是根据晶体管Q1、Q2，反相器和Mn0的各项参数固定下来。

优选的，电路的关断时延为T＝t₀+t₁+t₂，不随电源电压的变化而变化；其中，t₁为使能输出单元中第一反相器的延时，t₂为使能输出单元中第二反相器的延时，均小于所述使能输出单元中第一反相器开始工作的延时为t₀。

可见电路总的关断时延，在第一、第二反相器实现合理选型，并确保t₁+t₂＜＜t₀后，也可以最大程度上确保稳定不变。

本发明的有益效果在于，与现有技术相比，一种防止电源电压影响关断时延的电路，在原有电路中增加镜像电流发生单元和负反馈单元，负反馈单元启动镜像电流发生单元并关断原有使能输出单元中的高端镜像管，镜像电流发生单元生成稳定的镜像电流并替代高端镜像管为使能输出单元提供镜像电流，从而最大程度上消除了芯片使能信号的输出时延与电源电压Vdd之间具有相关性对关断时延造成影响。本发明方法简单、成本低、系统使能端后的功耗小、节约电能，关断时延稳定可预估。

本发明申请人结合说明书附图对本发明的实施示例做了详细的说明与描述，但是本领域技术人员应该理解，以上实施示例仅为本发明的优选实施方案，详尽的说明只是为了帮助读者更好地理解本发明精神，而并非对本发明保护范围的限制，相反，任何基于本发明的发明精神所作的任何改进或修饰都应当落在本发明的保护范围之内。

Claims (10)

1.一种防止电源电压影响关断时延的电路，其特征在于：

所述电路包括使能输出单元、镜像电流发生单元和负反馈单元；其中，

所述使能输出单元，与所述反馈单元和镜像电流发生单元分别连接，用于基于系统使能信号的输入生成芯片使能信号，并输出所述芯片使能信号；

所述镜像电流发生单元，用于基于所述芯片使能信号的状态生成稳定的镜像电流，并替代所述使能输出单元中的高端镜像管；

所述反馈单元，用于接收来自所述使能输出单元的所述芯片使能信号，控制所述使能输出单元中的镜像管导通，并基于所述镜像电流发生单元生成的镜像电流稳定所述芯片使能信号相对于所述系统使能信号的时延。

2.根据权利要求1中所述的一种防止电源电压影响关断时延的电路，其特征在于：

所述镜像电流发生单元包括第一支路、第二支路、第三支路、高端反馈管Mp0和Mp3；其中，

所述第一支路、第二支路和第三支路相互连接，用于生成无关电源电压的镜像电流；

所述第一支路、第二支路和第三支路分别与所述高端反馈管Mp0和Mp3镜像连接，以将所述镜像电流通过所述高端反馈管输入至所述使能输出单元中。

3.根据权利要求2中所述的一种防止电源电压影响关断时延的电路，其特征在于：

所述第一支路包括MOS管Mp7和晶体管Q2，所述第二支路包括MOS管Mp6和晶体管Q1、分压电阻R1；其中，

所述MOS管Mp6、Mp7的源极接入电源电压Vdd，栅极相互连接并接入至Mp7的漏极；

所述MOS管Mp6的漏极与晶体管Q1的集电极连接，所述MOS管Mp7的漏极与晶体管Q2的集电极连接，所述晶体管Q1和Q2的基极连接，所述晶体管Q1的发射极经过电阻R1后与所述晶体管Q2的发射极同时接地。

4.根据权利要求3中所述的一种防止电源电压影响关断时延的电路，其特征在于：

所述第三支路包括MOS管Mp5和晶体管Q0；其中，

所述第三支路中的MOS管Mp5的源极接入电源电压，栅极与所述第二支路中MOS管Mp6的漏极连接，漏极与所述晶体管Q0的集电极和基极连接；

所述晶体管Q0的发射极接地，集电极和基极连接至所述第一支路和第二支路中晶体管Q1和Q2的基极。

5.根据权利要求4中所述的一种防止电源电压影响关断时延的电路，其特征在于：

所述镜像发生单元中还包括状态控制管，所述状态控制管为Mn4，栅极与所述芯片使能信号连接，漏极分别与晶体管Q0、Q1和Q2的基极连接，源极接地。

6.根据权利要求5中所述的一种防止电源电压影响关断时延的电路，其特征在于：

所述反馈单元包括MOS管Mp4、Mn3和Mn3a；其中，

所述Mp4与所述第一支路、第二支路中的MOS管Mp6和Mp7，以及高端反馈管Mp0和Mp3镜像连接；

所述MOS管Mn2的栅极与所述使能输出单元中所述芯片使能信号经过反相器后连接，漏极与Mp4的漏极连接，源极与所述使能输出单元中的电阻R0和MOS管Mn1的源极连接；

所述MOS管Mn3a的栅极与电源电压连接，源极与Mn3的漏极连接，漏极与所述第一支路中Mp6的漏极连接。

7.根据权利要求6中所述的一种防止电源电压影响关断时延的电路，其特征在于：

当所述系统使能信号切换为低电平时，所述芯片使能信号经过延时后输出高电平，从而所述MOS管Mn3和Mn3a关断，所述镜像电流发生单元中所述状态控制管Mn4导通，以使得所述镜像电流发生单元无法生成镜像电流。

8.根据权利要求6中所述的一种防止电源电压影响关断时延的电路，其特征在于：

当所述系统使能信号切换为高电平时，所述芯片使能信号经过延时后输出低电平，所述MOS管Mn3和Mn3a导通并启动所述第一支路、第二支路和第三支路后关断，同时，所述镜像电流发生单元生成稳定的镜像电流，并关断MOS管Mp1和Mp2。

9.根据权利要求8中所述的一种防止电源电压影响关断时延的电路，其特征在于：

当所述系统使能信号切换为高电平时，所述使能输出单元中接收使能信号的功率管Mn0的漏极电压升高至所述使能输出单元中第一反相器开始工作的延时为t₀；并且，

式中，V_{th_Mn1}为所述使能输出单元中第一反相器下管Mn1的门限开启电压，

C_Mn0为所述使能输出单元中接收使能信号的功率管Mn0的漏极对地电容，

V_T为所述镜像电流发生单元中晶体管Q1和Q2的热电压，

N为所述镜像电流发生单元中晶体管Q1和Q2的电流密度之比，

R₁为所述第二支路中的分压电阻R1的阻值。

10.根据权利要求9中所述的一种防止电源电压影响关断时延的电路，其特征在于：

所述电路的关断时延为T＝t₀+t₁+t₂，在所述电源电压发生变化时趋于稳定；

其中，t₁为所述使能输出单元中第一反相器的延时，t₂为所述使能输出单元中第二反相器的延时，均小于所述使能输出单元中第一反相器开始工作的延时为t₀。

Images