JP7241596B2 - 発振回路 - Google Patents

発振回路 Download PDF

Info

Publication number
JP7241596B2
JP7241596B2 JP2019081990A JP2019081990A JP7241596B2 JP 7241596 B2 JP7241596 B2 JP 7241596B2 JP 2019081990 A JP2019081990 A JP 2019081990A JP 2019081990 A JP2019081990 A JP 2019081990A JP 7241596 B2 JP7241596 B2 JP 7241596B2
Authority
JP
Japan
Prior art keywords
node
constant current
current source
level
capacitive element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019081990A
Other languages
English (en)
Other versions
JP2020182025A (ja
Inventor
典朗 松野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2019081990A priority Critical patent/JP7241596B2/ja
Priority to US16/831,177 priority patent/US10931234B2/en
Priority to CN202010307908.2A priority patent/CN111835288A/zh
Publication of JP2020182025A publication Critical patent/JP2020182025A/ja
Application granted granted Critical
Publication of JP7241596B2 publication Critical patent/JP7241596B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Description

本開示は、発振回路に関する。
汎用のマイクロコンピュータなどの半導体装置においては、ＣＰＵ(Central Processing Unit)または周辺機能ブロックなどの内部モジュールの動作を規定するためにクロック信号を生成するクロック発振回路が内蔵される。
クロック発振回路は、機器の小型化やコスト低減等のために水晶発振子等の外付け部品を用いない構成とする、いわゆるオンチップオシレータが用いられる場合がある。一般的には、オンチップオシレータの周波数精度は、外付け発振子を用いたクロック発振回路と比べて低いため、その用途は限定される。
特許文献１には、低電力が要求されるクロック発振回路が開示されている。具体的には、抵抗値と容量値とにより発振周波数が定まるＲＣ発振回路が示されている。発振周波数は抵抗値と容量値とによって定まる。
特許文献１のクロック発振回路は、２つの定電流と抵抗容量と比較器とを用いて構成される。クロック発振回路は、抵抗に一方の定電流を流すことで基準電圧を生成し、容量を他方の定電流により充電する。ここで、容量の電圧は時間に比例して上昇する。そして、比較器は、容量の電圧と基準電圧とを比較し、比較結果に基づくクロック信号を生成する。この動作を繰り返すことにより発振が行われる。容量の電圧が基準電圧に達するまでの時間が、発振周期の１／２の期間に相当する。したがって、発振周期をＴ、抵抗素子の抵抗値をＲ、容量素子の容量値をＣとした場合、発振周期Ｔは抵抗値Ｒと容量値Ｃとの積の２倍になり、次式（１）として定められる。
Ｔ＝２ＲＣ （１）
米国特許第９６８０４１３号明細書
しかしながら、特許文献１に開示された発振回路は、特にリアルタイムクロックのように所望の発振周波数として低い発振周波数が必要とされる場合には、抵抗素子および容量素子の面積が大きくなるという問題がある。
本開示は、上記の課題を解決するためのものであって、小面積の発振回路を提供する。その他の課題および新規な特徴は、本明細書および図面の記載から明らかになる。
一実施例によれば、発振回路は、第１の定電流源と、第２の定電流源と、一方の入力端子が第１の定電流源と接続され、他方の入力端子が第２の定電流源と接続されるコンパレータと、第１の容量素子と、第２の容量素子と、一方が第１および第２の定電流源の一方と接続され、他方が固定電圧ノードと接続される抵抗素子と、第１および第２の定電流源ならびに固定電圧ノードと、第１および第２の容量素子ならびに抵抗素子との接続関係を制御するスイッチ制御回路とを備える。スイッチ制御回路は、第１の容量素子の一方を第１の定電流源と接続し、他方を固定電圧ノードと接続し、第２の容量素子の一方を第２の定電流源と接続し、他方を第１の定電流源と接続し、抵抗素子の一方を第２の定電流源と接続する第１の状態と、第１の容量素子の一方を第２の定電流源と接続し、他方を第２の定電流源と接続し、第２の容量素子の一方を第２の定電流源と接続し、他方を固定電圧ノードと接続し、抵抗素子の一方を第１の定電流源と接続する第２の状態とをコンパレータの出力に従って交互に切り替える。
一実施例によれば、同一周波数の発振回路を実現するためのＲＣ時定数を比較例と比較して、小さくすることが可能であり、抵抗素子あるいは容量素子の少なくとも一方の面積を低減して発振回路の小面積化を図ることが可能である。
図１は、実施形態１に従う発振回路１００の構成を説明する図である。 図２は、実施形態１に従う発振回路１００の正相クロック信号ＣＬＫがＨレベルの場合の等価回路を説明する図である。 図３は、実施形態１に従う発振回路１００の逆相クロック信号ＣＬＫＢがＨレベルの場合の等価回路を説明する図である。 図４は、実施形態１に従う発振回路１００のノードＮＸ，ＮＹの電位の変化を説明する図である。 図５は、実施形態１に従う発振回路１００の容量素子Ｃ１，Ｃ２の端子間電圧の遷移を説明する図である。 図６は、実施形態２に従う発振回路２００の構成を説明する図である。 図７は、実施形態２に従うデコーダＤＣの回路構成を説明する図である。 図８は、実施形態２に従うデコーダＤＣから出力されるスイッチ制御信号Ｓ０～Ｓ１１について説明する図である。 図９は、実施形態２に従う発振回路２００の第１の接続状態の等価回路を説明する図である。 図１０は、実施形態２に従う発振回路２００の第２の接続状態の等価回路を説明する図である。 図１１は、実施形態２に従う発振回路２００の第３の接続状態の等価回路を説明する図である。 図１２は、実施形態２に従う発振回路２００の第４の接続状態の等価回路を説明する図である。 図１３は、実施形態２に従う発振回路２００のノードＮＸ，ＮＹの電位の変化を説明する図である。 図１４は、実施形態２に従う発振回路２００の容量素子Ｃ１，Ｃ２の端子間電圧の遷移を説明する図である。 図１５は、実施形態２に従う発振回路２００の第１の接続状態から第２の接続状態に切り替わる際の状態を説明する図である。 図１６は、実施形態２に従う発振回路２００の第２の接続状態の切り替わりの際の状態を説明する図である。
本実施形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、その説明は繰り返さない。
＜実施の形態１＞
図１は、実施形態１に従う発振回路１００の構成を説明する図である。
図１を参照して、発振回路１００は、電流源ＣＳ１，ＣＳ２と、抵抗素子Ｒ１と、容量素子Ｃ１，Ｃ２と、スイッチＳＷ１～ＳＷ６と、比較部ＣＭＰとを含む。スイッチＳＷ１～ＳＷ６は、正相クロック信号ＣＬＫあるいは逆相クロック信号ＣＬＫＢの入力を受けてスイッチング動作を実行する。
比較部ＣＭＰは、比較器ＣＰと、インバータＩＶ０，ＩＶ１とを含む。
インバータＩＶ０は、比較器ＣＰの出力を反転させて正相クロック信号ＣＬＫを出力する。
インバータＩＶ１は、インバータＩＶ０の入力を反転させて逆相クロック信号ＣＬＫＢを出力する。
容量素子Ｃ１は、一方がノードＮＡ０、他方がノードＮＡ１である。
容量素子Ｃ２は、一方がノードＮＢ０、他方がノードＮＢ１である。
電流源ＣＳ１，ＣＳ２は、例えばＭＯＳトランジスタを用いたカレントミラー回路により構成される。
スイッチＳＷ１～ＳＷ６は、例えばＭＯＳトランジスタにより構成される。
電流源ＣＳ１は、電源ノード（電源電圧ＶＤＤ）とノードＮＸとの間に接続され、定電流Ｉｃを供給する。
電流源ＣＳ２は、電源ノード（電源電圧ＶＤＤ）とノードＮＹとの間に接続され、定電流Ｉｃを供給する。
比較器ＣＰの入力端子の一方は、ノードＮＸと接続され、他方は、ノードＮＹと接続される。比較器ＣＰは、ノードＮＸの電位とノードＮＹの電位とを比較して、比較結果に応じた信号を出力する。
容量素子Ｃ１のノードＮＡ０は、ノードＮＸと接続される。容量素子Ｃ１のノードＮＡ１は、スイッチＳＷ３を介して固定電圧ノード（固定電圧ＶＳＳ）と接続される。スイッチＳＷ３は、正相クロック信号ＣＬＫの入力を受ける。
容量素子Ｃ２のノードＮＢ０は、ノードＮＹと接続される。容量素子Ｃ２のノードＮＢ１は、スイッチＳＷ４を介して固定電圧ノード（固定電圧ＶＳＳ）と接続される。スイッチＳＷ４は、逆相クロック信号ＣＬＫＢの入力を受ける。
スイッチＳＷ１は、ノードＮＸとノードＮＣとの間に接続され、逆相クロック信号ＣＬＫＢの入力を受ける。
スイッチＳＷ２は、ノードＮＹとノードＮＣとの間に接続され、正相クロック信号ＣＬＫの入力を受ける。
スイッチＳＷ５は、ノードＮＡ１とノードＮＢ０との間に接続され、逆相クロック信号ＣＬＫＢの入力を受ける。
スイッチＳＷ６は、ノードＮＡ０とノードＮＢ１との間に接続され、正相クロック信号ＣＬＫの入力を受ける。
スイッチＳＷ１～ＳＷ６は、電流源ＣＳ１，ＣＳ２ならびに固定電圧ノード（固定電圧ＶＳＳ）と、容量素子Ｃ１，Ｃ２ならびに抵抗素子Ｒ１との接続関係を制御するスイッチ制御回路を構成する。
抵抗素子Ｒ１は、ノードＮＣと固定電圧ノード（固定電圧ＶＳＳ）との間に接続される。抵抗素子Ｒ１は、抵抗値の調整が可能な可変抵抗素子である。抵抗値を調整することにより発振周波数を調整することが可能である。なお、抵抗値の調整に限られず容量素子Ｃ１，Ｃ２の容量値を調整することにより発振周波数を調整することも可能である。具体的には、容量素子Ｃ１，Ｃ２にも調整機構を付加し、容量素子Ｃ１，Ｃ２の容量値を調整することにより、あるいは、容量素子Ｃ１，Ｃ２の容量値と抵抗素子Ｒ１の抵抗値の双方を調整することにより、発振周波数を調整することも可能である。
（発振回路の動作）
次に、発振回路の動作について説明する。
スイッチＳＷ１，ＳＷ４およびＳＷ５は、逆相クロック信号ＣＬＫＢにより制御され、例えば逆相クロック信号ＣＬＫＢがＨレベルの際にオンとなるよう制御される。
スイッチＳＷ２，ＳＷ３およびＳＷ６は、正相クロック信号ＣＬＫにより制御され、例えば正相クロック信号ＣＬＫがＨレベルの際にオンとなるように制御される。
正相クロック信号ＣＬＫが「Ｈ」レベルの場合には、スイッチＳＷ２，ＳＷ３およびＳＷ６はオンとなり、スイッチＳＷ１，ＳＷ４およびＳＷ５はオフとなる。逆相クロック信号ＣＬＫが「Ｈ」レベルの場合には、スイッチＳＷ２，ＳＷ３およびＳＷ６はオフとなり、スイッチＳＷ１，ＳＷ４およびＳＷ５はオンとなる。
図２は、実施形態１に従う発振回路１００の正相クロック信号ＣＬＫがＨレベルの場合の等価回路を説明する図である。
図２に示すように、電流源ＣＳ１から供給される定電流Ｉｃのうち、０．５Ｉｃの電流により容量素子Ｃ１は充電される。これにより、ノードＮＡ０の電位は時間と比例して上昇する。
電流源ＣＳ１から供給される定電流Ｉの残りの０．５Ｉｃの電流により、容量素子Ｃ２に蓄えられた電荷は放電される。
容量素子Ｃ２から放電された電流０．５Ｉｃと電流源ＣＳ２から供給される電流Ｉｃの和となる電流１．５Ｉｃが抵抗素子Ｒ１に流れる。
これにより、ノードＮＹの電位は、抵抗素子Ｒ１の抵抗値と、抵抗素子Ｒ１に流れる電流値から定まる定電圧となる。
時間の経過とともに上昇するノードＮＸの電位がノードＮＹの電位に達した際に、比較器ＣＰの出力は反転する。インバータＩＶ０から出力される正相クロック信号ＣＬＫは、「Ｈ」レベルから「Ｌ」レベルに遷移する。インバータＩＶ１から出力される逆相クロック信号ＣＬＫＢは、「Ｌ」レベルから「Ｈ」レベルに遷移する。
図３は、実施形態１に従う発振回路１００の逆相クロック信号ＣＬＫＢがＨレベルの場合の等価回路を説明する図である。
図３に示すように、電流源ＣＳ２から供給される定電流Ｉｃのうち、０．５Ｉｃの電流により容量素子Ｃ２は充電される。これにより、ノードＮＢ０の電位は時間と比例して上昇する。
電流源ＣＳ２から供給される定電流Ｉｃの残りの０．５Ｉｃの電流により、容量素子Ｃ１に蓄えられた電荷は放電される。
容量素子Ｃ１から放電された電流０．５Ｉと電流源ＣＳ１から供給される電流Ｉｃの和となる電流１．５Ｉｃが抵抗素子Ｒ１に流れる。
これにより、ノードＮＸの電位は、抵抗素子Ｒ１の抵抗値と、抵抗素子Ｒ１に流れる電流値から定まる定電圧となる。
時間の経過とともに上昇するノードＮＹの電位がノードＮＸの電位に達した時、比較器ＣＰの出力は反転する。インバータＩＶ０から出力される正相クロック信号ＣＬＫは、「Ｌ」レベルから「Ｈ」レベルに遷移する。インバータＩＶ１から出力される逆相クロック信号ＣＬＫＢは、「Ｈ」レベルから「Ｌ」レベルに遷移する。
このようにして、正相クロック信号ＣＬＫは、「Ｈ」レベルから「Ｌ」レベルへ、「Ｌ」レベルから「Ｈ」レベルへの遷移を繰り返す。したがって、発振回路１００は、当該処理により発振動作を行なう。
図４は、実施形態１に従う発振回路１００のノードＮＸ，ＮＹの電位の変化を説明する図である。
図４に示すように、ノードＮＸの電位がノードＮＹの定電圧（基準電圧）に達するまでの時間が、発振周期の１／２の期間に相当する。容量素子Ｃ１は、０．５Ｉｃの電流により充電され、ノードＮＸの電位が上昇する。
したがって、発振周期をＴ、容量素子Ｃ１およびＣ２の容量値をＣ，抵抗素子Ｒ１の抵抗値をＲ、電流源ＣＳ１およびＣＳ２の電流値をＩｃとした場合、次式（２）の関係が成立する。
０．５Ｉｃ（Ｔ／２）／Ｃ＝１．５Ｉｃ・Ｒ （２）
したがって、発振周期Ｔは、次式（３）のように定まり、抵抗値Ｒと容量値Ｃとの積の６倍になる。
Ｔ＝６ＲＣ （３）
当該図４に示すように、実際の回路では、比較器ＣＰは入力信号が変化してから出力信号が変化するまでに遅延時間を有する。これにより、ノードＮＸ，ＮＹにはオーバーシュートが発生する。
図５は、実施形態１に従う発振回路１００の容量素子Ｃ１，Ｃ２の端子間電圧の遷移を説明する図である。
図５に示すように、容量素子Ｃ１，Ｃ２の端子間電圧は、理想的には０と基準電圧の間を往復する三角波となる。一方で、当該図に示すように、２回のアンダーシュートと、２回のオーバーシュートが発生するためその分周期が遅延する。
これを考慮した発振回路１００の発振周期Ｔａは、比較器ＣＰの遅延時間をＴｄとした場合に、次式（４）のように定まる。
Ｔａ＝６ＲＣ＋４Ｔｄ （４）
（発振周波数精度の効果）
比較器ＣＰの遅延時間Ｔｄは、これを構成するトランジスタ素子等が有する雑音成分により変動する。出力雑音の支配項は、低周波雑音による遅延時間Ｔｄの揺らぎである。周波数精度を向上させるためには、発振周期ＴａにおけるＴｄの比率を小さくする必要がある。
比較例として従来の方式では、比較器の遅延時間を考慮した発振周期は、次式（５）のように定まる。
Ｔａ＝２ＲＣ＋２Ｔｄ （５）
したがって、比較例に従う比較器と比較して、同じ周波数に設定する場合においてＲＣの積は１／３にすることが可能であり、回路面積を大幅に削減することが可能である。
さらに、実施形態１に従う発振回路１００によれば、比較例に従う比較器を用いた場合よりも発振周期における比較器ＣＰの遅延時間Ｔｄの寄与する比率は小さくなる。よって、比較器ＣＰの遅延時間の変動による発振周波数の精度の劣化も抑制することができる。
＜実施の形態２＞
図６は、実施形態２に従う発振回路２００の構成を説明する図である。
図６を参照して、発振回路２００は、電流源ＣＳ１，ＣＳ２と、抵抗素子Ｒ１と、容量素子Ｃ１，Ｃ２と、スイッチＳＷ１～ＳＷ２、３出力スイッチ（ＳＰ３ＴＳＷ）ＳＴ１－ＳＴ４と、比較部ＣＭＰと、デコーダＤＣとを含む。スイッチＳＷ１～ＳＷ６は、正相クロック信号ＣＬＫあるいは逆相クロック信号ＣＬＫＢの入力を受けてスイッチング動作を実行する。
比較部ＣＭＰは、比較器ＣＰと、インバータＩＶ０，ＩＶ１とを含む。
インバータＩＶ０は、比較器ＣＰの出力を反転させて正相クロック信号ＣＬＫを出力する。
インバータＩＶ１は、インバータＩＶ０の入力を反転させて逆相クロック信号ＣＬＫＢを出力する。
容量素子Ｃ１は、一方がノードＮＡ０、他方がノードＮＡ１である。
容量素子Ｃ２は、一方がノードＮＢ０、他方がノードＮＢ１である。
電流源ＣＳ１，ＣＳ２は、例えばＭＯＳトランジスタを用いたカレントミラー回路により構成される。
スイッチＳＷ１，ＳＷ２は、例えばＭＯＳトランジスタにより構成される。
電流源ＣＳ１は、電源ノード（電源電圧ＶＤＤ）とノードＮＸとの間に接続され、定電流Ｉｃを供給する。
電流源ＣＳ２は、電源ノード（電源電圧ＶＤＤ）とノードＮＹとの間に接続され、定電流Ｉｃを供給する。
比較器ＣＰの入力端子の一方は、ノードＮＸと接続され、他方は、ノードＮＹと接続される。比較器ＣＰは、ノードＮＸの電位とノードＮＹの電位とを比較して、比較結果に応じた信号を出力する。
容量素子Ｃ１のノードＮＡ０は、３出力スイッチＳＴ１と接続される。３出力スイッチＳＴ１は、デコーダＤＣから出力されるスイッチ制御信号Ｓ０，Ｓ２，Ｓ４に従ってノードＮＡ０と、固定電圧ノード（固定電圧ＶＳＳ）、ノードＮＸおよびノードＮＹのいずれか１つとを接続する。
容量素子Ｃ１のノードＮＡ１は、３出力スイッチＳＴ２と接続される。３出力スイッチＳＴ２は、デコーダＤＣから出力されるスイッチ制御信号Ｓ１，Ｓ３，Ｓ５に従ってノードＮＡ１と、固定電圧ノード（固定電圧ＶＳＳ）、ノードＮＸおよびノードＮＹのいずれか１つと接続する。
容量素子Ｃ２のノードＮＢ０は、３出力スイッチＳＴ３と接続される。３出力スイッチＳＴ３は、デコーダＤＣから出力されるスイッチ制御信号Ｓ６，Ｓ８，Ｓ１０に従ってノードＮＢ０と、固定電圧ノード（固定電圧ＶＳＳ）、ノードＮＸおよびノードＮＹのいずれか１つと接続する。
容量素子Ｃ２のノードＮＢ１は、３出力スイッチＳＴ４と接続される。３出力スイッチＳＴ４は、デコーダＤＣから出力されるスイッチ制御信号Ｓ７，Ｓ９，Ｓ１１に従ってノードＮＢ１と、固定電圧ノード（固定電圧ＶＳＳ）、ノードＮＸおよびノードＮＹのいずれか１つと接続する。
抵抗素子Ｒ１は、ノードＮＣと固定電圧ノード（固定電圧ＶＳＳ）との間に接続される。抵抗素子Ｒ１は、抵抗素子Ｒ１は、抵抗値の調整が可能な可変抵抗素子である。抵抗値を調整することにより発振周波数を調整することが可能である。
スイッチＳＷ１は、ノードＮＸとノードＮＣとの間に接続され、逆相クロック信号ＣＬＫＢの入力を受ける。
スイッチＳＷ２は、ノードＮＹとノードＮＣとの間に接続され、正相クロック信号ＣＬＫの入力を受ける。
スイッチＳＷ１，ＳＷ２と、３出力スイッチＳＴ１～ＳＴ４と、デコーダＤＣとは、電流源ＣＳ１，ＣＳ２ならびに固定電圧ノード（固定電圧ＶＳＳ）と、容量素子Ｃ１，Ｃ２ならびに抵抗素子Ｒ１との接続関係を制御するスイッチ制御回路を構成する。
図７は、実施形態２に従うデコーダＤＣの回路構成を説明する図である。
図７を参照して、デコーダＤＣは、分周器４０，４２と、インバータＩＶ２，ＩＶ３と、ＡＮＤ回路ＡＤ０～ＡＤ１１とを含む。
分周器４０は、正相クロック信号ＣＬＫの周波数を１／２に分周して、スイッチ制御信号Ｓ０として出力する。スイッチ制御信号Ｓ０（「Ｈ」レベル）は、ノードＮＡ０とノードＮＸとを接続する。
インバータＩＶ２は、分周器４０の出力を反転させてスイッチ制御信号Ｓ１として出力する。スイッチ制御信号Ｓ１（「Ｈ」レベル）は、ノードＮＡ１とノードＮＸとを接続する。
ＡＮＤ回路ＡＤ０は、インバータＩＶ２の出力と逆相クロック信号ＣＬＫＢのＡＮＤ論理演算結果をスイッチ制御信号Ｓ２として出力する。スイッチ制御信号Ｓ２（「Ｈ」レベル）は、ノードＮＡ０とノードＮＹとを接続する。
ＡＮＤ回路ＡＤ１は、分周器４０の出力と逆相クロック信号ＣＬＫＢのＡＮＤ論理演算結果をスイッチ制御信号Ｓ３として出力する。スイッチ制御信号Ｓ３（「Ｈ」レベル）は、ノードＮＡ１とノードＮＹとを接続する。
ＡＮＤ回路ＡＤ２は、インバータＩＶ２の出力と正相クロック信号ＣＬＫのＡＮＤ論理演算結果をスイッチ制御信号Ｓ４として出力する。スイッチ制御信号Ｓ４（「Ｈ」レベル）は、ノードＮＡ０と固定電圧ノード（固定電圧ＶＳＳ）とを接続する。
ＡＮＤ回路ＡＤ３は、分周器４０の出力と正相クロック信号ＣＬＫのＡＮＤ論理演算結果をスイッチ制御信号Ｓ５として出力する。スイッチ制御信号Ｓ５（「Ｈ」レベル）は、ノードＮＡ１と固定電圧ノード（固定電圧ＶＳＳ）とを接続する。
分周器４２は、逆相クロック信号ＣＬＫＢの周波数を１／２に分周して、スイッチ制御信号Ｓ６として出力する。スイッチ制御信号Ｓ６（「Ｈ」レベル）は、ノードＮＢ０とノードＮＹとを接続する。
インバータＩＶ３は、分周器４２の出力を反転させてスイッチ制御信号Ｓ７として出力する。スイッチ制御信号Ｓ７（「Ｈ」レベル）は、ノードＮＢ１とノードＮＹとを接続する。
ＡＮＤ回路ＡＤ４は、インバータＩＶ３の出力と正相クロック信号ＣＬＫのＡＮＤ論理演算結果をスイッチ制御信号Ｓ８として出力する。スイッチ制御信号Ｓ８（「Ｈ」レベル）は、ノードＮＢ０とノードＮＸとを接続する。
ＡＮＤ回路ＡＤ５は、分周器４２の出力と正相クロック信号ＣＬＫのＡＮＤ論理演算結果をスイッチ制御信号Ｓ９として出力する。スイッチ制御信号Ｓ９（「Ｈ」レベル）は、ノードＮＢ１とノードＮＸとを接続する。
ＡＮＤ回路ＡＤ６は、インバータＩＶ３の出力と逆相クロック信号ＣＬＫＢのＡＮＤ論理演算結果をスイッチ制御信号Ｓ１０として出力する。スイッチ制御信号Ｓ１０（「Ｈ」レベル）は、ノードＮＢ０と固定電圧ノード（固定電圧ＶＳＳ）とを接続する。
ＡＮＤ回路ＡＤ７は、分周器４２の出力と逆相クロック信号ＣＬＫＢのＡＮＤ論理演算結果をスイッチ制御信号Ｓ１１として出力する。スイッチ制御信号Ｓ１１（「Ｈ」レベル）は、ノードＮＢ１と固定電圧ノード（固定電圧ＶＳＳ）とを接続する。
図８は、実施形態２に従うデコーダＤＣから出力されるスイッチ制御信号Ｓ０～Ｓ１１について説明する図である。
図８を参照して、時刻Ｔ０において、正相クロック信号ＣＬＫは「Ｈ」レベル、逆相クロック信号ＢＣＬＫは「Ｌ」レベルに設定される。
これに従い、スイッチ制御信号Ｓ０は、「Ｈ」レベルに設定される。スイッチ制御信号Ｓ２は、「Ｌ」レベルに設定される。スイッチ制御信号Ｓ４は、「Ｌ」レベルを維持する。３出力スイッチＳＴ１は、ノードＮＡ０とノードＮＸとを接続する。
スイッチ制御信号Ｓ１は、「Ｌ」レベルに設定される。スイッチ制御信号Ｓ３は、「Ｌ」レベルを維持する。スイッチ制御信号Ｓ５は、「Ｈ」レベルに設定される。３出力スイッチＳＴ２は、ノードＮＡ１と固定電圧ノード（固定電圧ＶＳＳ）とを接続する。
スイッチ制御信号Ｓ８は、「Ｌ」レベルを維持する。スイッチ制御信号Ｓ６は、「Ｈ」レベルを維持する。スイッチ制御信号Ｓ１０は、「Ｌ」レベルを維持する。スイッチＳＴ３は、ノードＮＢ０とノードＮＹとを接続する。
スイッチ制御信号Ｓ９は、「Ｈ」レベルに設定される。スイッチ制御信号Ｓ７は、「Ｌ」レベルを維持する。スイッチ制御信号Ｓ１１は、「Ｌ」レベルに設定される。スイッチＳＴ４は、ノードＮＢ１とノードＮＸとを接続する。
これにより第１の接続状態に設定される。
次に、時刻Ｔ１において、正相クロック信号ＣＬＫは「Ｌ」レベル、逆相クロック信号ＢＣＬＫは「Ｈ」レベルに設定される。
これに従い、スイッチ制御信号Ｓ０は、「Ｈ」レベルを維持する。スイッチ制御信号Ｓ２は、「Ｌ」レベルを維持する。スイッチ制御信号Ｓ４は、「Ｌ」レベルを維持する。３出力スイッチＳＴ１は、ノードＮＡ０とノードＮＸとを接続する。
スイッチ制御信号Ｓ１は、「Ｌ」レベルを維持する。スイッチ制御信号Ｓ３は、「Ｈ」レベルに設定される。スイッチ制御信号Ｓ５は、「Ｌ」レベルを維持する。３出力スイッチＳＴ２は、ノードＮＡ１とノードＮＹとを接続する。
スイッチ制御信号Ｓ８は、「Ｌ」レベルを維持する。スイッチ制御信号Ｓ６は、「Ｌ」レベルに設定される。スイッチ制御信号Ｓ１０は、「Ｈ」レベルに設定される。スイッチＳＴ３は、ノードＮＢ０と固定電圧ノード（固定電圧ＶＳＳ）とを接続する。
スイッチ制御信号Ｓ９は、「Ｌ」レベルに設定される。スイッチ制御信号Ｓ７は、「Ｈ」レベルに設定される。スイッチ制御信号Ｓ１１は、「Ｌ」レベルを維持する。スイッチＳＴ４は、ノードＮＢ１とノードＮＹとを接続する。
これにより第２の接続状態に設定される。
時刻Ｔ２において、正相クロック信号ＣＬＫは「Ｈ」レベル、逆相クロック信号ＢＣＬＫは「Ｌ」レベルに設定される。
これに従い、スイッチ制御信号Ｓ０は、「Ｌ」レベルに設定される。スイッチ制御信号Ｓ２は、「Ｌ」レベルを維持する。スイッチ制御信号Ｓ４は、「Ｈ」レベルに設定される。３出力スイッチＳＴ１は、ノードＮＡ０と固定電圧ノード（固定電圧ＶＳＳ）とを接続する。
スイッチ制御信号Ｓ１は、「Ｈ」レベルに設定される。スイッチ制御信号Ｓ３は、「Ｌ」レベルに設定される。スイッチ制御信号Ｓ５は、「Ｌ」レベルを維持する。３出力スイッチＳＴ２は、ノードＮＡ１とノードＮＸとを接続する。
スイッチ制御信号Ｓ８は、「Ｈ」レベルに設定される。スイッチ制御信号Ｓ６は、「Ｌ」レベルを維持する。スイッチ制御信号Ｓ１０は、「Ｌ」レベルに設定される。スイッチＳＴ３は、ノードＮＢ０とノードＮＸとを接続する。
スイッチ制御信号Ｓ９は、「Ｌ」レベルを維持する。スイッチ制御信号Ｓ７は、「Ｈ」レベルに設定される。スイッチ制御信号Ｓ１１は、「Ｌ」レベルを維持する。スイッチＳＴ４は、ノードＮＢ１とノードＮＹとを接続する。
これにより第３の接続状態に設定される。
時刻Ｔ３において、正相クロック信号ＣＬＫは「Ｌ」レベル、逆相クロック信号ＢＣＬＫは「Ｈ」レベルに設定される。
これに従い、スイッチ制御信号Ｓ０は、「Ｌ」レベルを維持する。スイッチ制御信号Ｓ２は、「Ｈ」レベルに設定される。スイッチ制御信号Ｓ４は、「Ｌ」レベルに設定される。３出力スイッチＳＴ１は、ノードＮＡ０とノードＮＹとを接続する。
スイッチ制御信号Ｓ１は、「Ｈ」レベルを維持する。スイッチ制御信号Ｓ３は、「Ｌ」レベルを維持する。スイッチ制御信号Ｓ５は、「Ｌ」レベルを維持する。３出力スイッチＳＴ２は、ノードＮＡ１とノードＮＸとを接続する。
スイッチ制御信号Ｓ８は、「Ｌ」レベルに設定される。スイッチ制御信号Ｓ６は、「Ｈ」レベルに設定される。スイッチ制御信号Ｓ１０は、「Ｌ」レベルを維持する。スイッチＳＴ３は、ノードＮＢ０とノードＮＹとを接続する。
スイッチ制御信号Ｓ９は、「Ｌ」レベルを維持する。スイッチ制御信号Ｓ７は、「Ｌ」レベルに設定される。スイッチ制御信号Ｓ１１は、「Ｈ」レベルに設定される。スイッチＳＴ４は、ノードＮＢ１と固定電圧ノード（固定電圧ＶＳＳ）とを接続する。
これにより第４の接続状態に設定される。
時刻Ｔ４は、時刻Ｔ０と同様に第１の接続状態に設定される。時刻Ｔ５は、時刻Ｔ１と同様に第２の接続状態に設定される。時刻Ｔ６は、時刻Ｔ２と同様に第３の接続状態に設定される。時刻Ｔ７は、時刻Ｔ３と同様に第４の接続状態に設定される。時刻Ｔ８以降の時刻についても同様である。
次に、実施の形態２の発振回路２００の動作について説明する。
図９～図１２にそれぞれの接続状態の等価回路が示されている。
図９は、実施形態２に従う発振回路２００の第１の接続状態の等価回路を説明する図である。
第１の接続状態においては、３出力スイッチＳＴ１は、ノードＮＡ０とノードＮＸとを接続する。３出力スイッチＳＴ２は、ノードＮＡ１と固定電圧ノード（固定電圧ＶＳＳ）とを接続する。スイッチＳＴ３は、ノードＮＢ０とノードＮＹとを接続する。スイッチＳＴ４は、ノードＮＢ１とノードＮＸとを接続する。
図９に示すように、電流源ＣＳ１から供給される定電流Ｉｃのうち、０．５Ｉｃの電流により容量素子Ｃ１は充電される。これにより、ノードＮＡ０の電位は時間と比例して上昇する。
電流源ＣＳ１から供給される定電流Ｉの残りの０．５Ｉｃの電流により、容量素子Ｃ２に蓄えられた電荷は放電される。
容量素子Ｃ２から放電された電流０．５Ｉｃと電流源ＣＳ２から供給される電流Ｉｃの和となる電流１．５Ｉｃが抵抗素子Ｒ１に流れる。
これにより、ノードＮＹの電位は、抵抗素子Ｒ１の抵抗値と、抵抗素子Ｒ１に流れる電流値から定まる定電圧となる。
時間の経過とともに上昇するノードＮＸの電位がノードＮＹの電位に達した際に、比較器ＣＰの出力は反転する。インバータＩＶ０から出力される正相クロック信号ＣＬＫは、「Ｈ」レベルから「Ｌ」レベルに遷移する。インバータＩＶ１から出力される逆相クロック信号ＣＬＫＢは、「Ｌ」レベルから「Ｈ」レベルに遷移する。
図１０は、実施形態２に従う発振回路２００の第２の接続状態の等価回路を説明する図である。
第２の接続状態においては、３出力スイッチＳＴ１は、ノードＮＡ０とノードＮＸとを接続する。３出力スイッチＳＴ２は、ノードＮＡ１とノードＮＹとを接続する。スイッチＳＴ３は、ノードＮＢ０と固定電圧ノード（固定電圧ＶＳＳ）とを接続する。スイッチＳＴ４は、ノードＮＢ１とノードＮＹとを接続する。
図１０に示すように、電流源ＣＳ２から供給される定電流Ｉｃのうち、０．５Ｉｃの電流により容量素子Ｃ２は充電される。これにより、ノードＮＢ１の電位は時間と比例して上昇する。
電流源ＣＳ２から供給される定電流Ｉｃの残りの０．５Ｉｃの電流により、容量素子Ｃ１に蓄えられた電荷は放電される。
容量素子Ｃ１から放電された電流０．５Ｉと電流源ＣＳ１から供給される電流Ｉｃの和となる電流１．５Ｉｃが抵抗素子Ｒ１に流れる。
これにより、ノードＮＸの電位は、抵抗素子Ｒ１の抵抗値と、抵抗素子Ｒ１に流れる電流値から定まる定電圧となる。
時間の経過とともに上昇するノードＮＸの電位がノードＮＹの電位に達した時、比較器ＣＰの出力は反転する。インバータＩＶ０から出力される正相クロック信号ＣＬＫは、「Ｌ」レベルから「Ｈ」レベルに遷移する。インバータＩＶ１から出力される逆相クロック信号ＣＬＫＢは、「Ｈ」レベルから「Ｌ」レベルに遷移する。
図１１は、実施形態２に従う発振回路２００の第３の接続状態の等価回路を説明する図である。
第３の接続状態においては、３出力スイッチＳＴ１は、ノードＮＡ０とノードＮＸとを接続する。３出力スイッチＳＴ２は、ノードＮＡ１と固定電圧ノード（固定電圧ＶＳＳ）とを接続する。スイッチＳＴ３は、ノードＮＢ０とノードＮＹとを接続する。スイッチＳＴ４は、ノードＮＢ１とノードＮＸとを接続する。
図１１に示すように、電流源ＣＳ１から供給される定電流Ｉｃのうち、０．５Ｉｃの電流により容量素子Ｃ１は充電される。これにより、ノードＮＡ０の電位は時間と比例して上昇する。
電流源ＣＳ１から供給される定電流Ｉの残りの０．５Ｉｃの電流により、容量素子Ｃ２に蓄えられた電荷は放電される。
容量素子Ｃ２から放電された電流０．５Ｉｃと電流源ＣＳ２から供給される電流Ｉｃの和となる電流１．５Ｉｃが抵抗素子Ｒ１に流れる。
これにより、ノードＮＹの電位は、抵抗素子Ｒ１の抵抗値と、抵抗素子Ｒ１に流れる電流値から定まる定電圧となる。
時間の経過とともに上昇するノードＮＸの電位がノードＮＹの電位に達した際に、比較器ＣＰの出力は反転する。インバータＩＶ０から出力される正相クロック信号ＣＬＫは、「Ｈ」レベルから「Ｌ」レベルに遷移する。インバータＩＶ１から出力される逆相クロック信号ＣＬＫＢは、「Ｌ」レベルから「Ｈ」レベルに遷移する。
図１２は、実施形態２に従う発振回路２００の第４の接続状態の等価回路を説明する図である。
第４の接続状態においては、３出力スイッチＳＴ１は、ノードＮＡ０とノードＮＸとを接続する。３出力スイッチＳＴ２は、ノードＮＡ１とノードＮＹとを接続する。スイッチＳＴ３は、ノードＮＢ０と固定電圧ノード（固定電圧ＶＳＳ）とを接続する。スイッチＳＴ４は、ノードＮＢ１とノードＮＹとを接続する。
図１２に示すように、電流源ＣＳ２から供給される定電流Ｉｃのうち、０．５Ｉｃの電流により容量素子Ｃ２は充電される。これにより、ノードＮＢ１の電位は時間と比例して上昇する。
電流源ＣＳ２から供給される定電流Ｉｃの残りの０．５Ｉｃの電流により、容量素子Ｃ１に蓄えられた電荷は放電される。
容量素子Ｃ１から放電された電流０．５Ｉと電流源ＣＳ１から供給される電流Ｉｃの和となる電流１．５Ｉｃが抵抗素子Ｒ１に流れる。
これにより、ノードＮＸの電位は、抵抗素子Ｒ１の抵抗値と、抵抗素子Ｒ１に流れる電流値から定まる定電圧となる。
時間の経過とともに上昇するノードＮＸの電位がノードＮＹの電位に達した時、比較器ＣＰの出力は反転する。インバータＩＶ０から出力される正相クロック信号ＣＬＫは、「Ｌ」レベルから「Ｈ」レベルに遷移する。インバータＩＶ１から出力される逆相クロック信号ＣＬＫＢは、「Ｈ」レベルから「Ｌ」レベルに遷移する。
このようにして、正相クロック信号ＣＬＫは、「Ｈ」レベルから「Ｌ」レベルへ、「Ｌ」レベルから「Ｈ」レベルへの遷移を繰り返す。したがって、発振回路２００は、当該処理により発振動作を行なう。
図１３は、実施形態２に従う発振回路２００のノードＮＸ，ＮＹの電位の変化を説明する図である。
図１３に示すように、ノードＮＸの電位がノードＮＹの定電圧（基準電圧）に達するまでの時間が、発振周期の１／２の期間に相当する。容量素子Ｃ１は、０．５Ｉｃの電流により充電され、ノードＮＸの電位が上昇する。
したがって、発振周期をＴ、容量素子Ｃ１およびＣ２の容量値をＣ，抵抗素子Ｒ１の抵抗値をＲ、電流源ＣＳ１およびＣＳ２の電流値をＩｃとした場合、実施形態１と同様に理想的な発振周期Ｔは６ＲＣとなる。
一方、実際の回路では、実施形態１と同様に、比較器ＣＰは入力信号が変化してから出力信号が変化するまでに遅延時間を有する。これにより、ノードＮＸ，ＮＹにはオーバーシュートが発生する。
図１４は、実施形態２に従う発振回路２００の容量素子Ｃ１，Ｃ２の端子間電圧の遷移を説明する図である。
図１４に示すように、容量素子Ｃ１，Ｃ２の端子間電圧は、理想的には０と基準電圧の間を往復する三角波となる。
実施形態２に従う発振回路２００では、半周期で遅延時間Ｔｄの遅延が発生する。
これを考慮した発振回路１００の発振周期Ｔａは、比較器ＣＰの遅延時間をＴｄとした場合に、次式（６）のように定まる。
Ｔａ＝６ＲＣ＋２Ｔｄ （６）
したがって、実施形態２に従う発振回路２００は、実施形態１に従う発振回路１００の構成よりも遅延時間の影響が少ない。
実施形態２に従う発振回路２００は、比較器ＣＰの出力が反転した際に、端子間電圧が０に近い方の容量素子の接続極性を逆転させる方式である。これにより余分な電荷をキャンセルすることが可能である。
図１５は、実施形態２に従う発振回路２００の第１の接続状態から第２の接続状態に切り替わる際の状態を説明する図である。
図１５に示すように、容量素子Ｃ１のノードＮＡ０とノードＮＡ１との端子間電圧は、比較器ＣＰの遅延の影響により基準電圧ＶＲＥＦ＋オーバーシュート電圧ΔＶに設定される。その際、容量素子Ｃ２のノードＮＢ１とノードＮＢ０との端子間電圧は、電圧ΔＶに設定される。
図１６は、実施形態２に従う発振回路２００の第２の接続状態の切り替わりの際の状態を説明する図である。
図１６に示すように、第２の接続状態の切り替わりに従ってノードＮＹの電位は、容量素子Ｃ２のノードＮＢ１とノードＮＢ０との端子間電圧の電圧ΔＶに設定される。
ノードＮＸの電位は、基準電圧ＶＲＥＦ＋２ΔＶに設定される。
ノードＮＸの電位は、基準電圧ＶＲＥＦに収束するため、その過程で容量分圧によりノードＮＹに当初存在した電圧ΔＶの成分も消失する。すなわち、オーバシュート電圧ΔＶがキャンセルされることになる。
同様に、図１１で説明した第３の接続状態から図１２で説明した第４の接続状態に遷移する際にも同様の現象が生じる。
したがって、実施形態２に従う発振回路２００は、実施形態１に従う発振回路１００と比較して、比較器ＣＰの遅延時間の変動に起因する出力雑音が半分になるため発振周波数の精度の劣化をさらに抑制することができる。
以上、本開示を実施形態に基づき具体的に説明したが、本開示は、実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
４０，４２ 分周器、１００，２００ 発振回路、ＣＭＰ 比較部、ＣＰ 比較器。

Claims (5)

  1. 第１の定電流源と、
    第２の定電流源と、
    一方の入力端子が前記第１の定電流源と接続され、他方の入力端子が前記第２の定電流源と接続されるコンパレータと、
    第１の容量素子と、
    第２の容量素子と、
    一方のノードが前記第１および前記第２の定電流源の一方と接続され、他方のノードが固定電圧ノードと接続される抵抗素子と、
    前記第１および第２の定電流源ならびに固定電圧ノードと、第１および第２の容量素子ならびに前記抵抗素子との接続関係を制御するスイッチ制御回路とを備え、
    前記スイッチ制御回路は、
    前記第１の容量素子の一方のノードを前記第１の定電流源と接続し、他方のノードを前記固定電圧ノードと接続し、前記第２の容量素子の一方のノードを前記第２の定電流源と接続し、他方のノードを前記第１の定電流源と接続し、前記抵抗素子の一方のノードを前記第２の定電流源と接続する第１の状態と、
    前記第１の容量素子の一方のノードを前記第１の定電流源と接続し、他方のノードを前記第２の定電流源と接続し、前記第２の容量素子の一方のノードを前記第２の定電流源と接続し、他方のノードを前記固定電圧ノードと接続し、前記抵抗素子の一方のノードを前記第１の定電流源と接続する第２の状態とを前記コンパレータの出力に従って交互に切り替える、発振回路。
  2. 前記第１の容量素子に流れる電流の極性は、前記第１の状態と前記第２の状態とで互いに逆であり、
    前記第２の容量素子に流れる電流の極性は、前記第１の状態と前記第２の状態とで違いに逆である、請求項１記載の発振回路。
  3. 前記第１の容量素子に流れる電流の極性は、前記第１の状態から前記第２の状態に移行する際に反転し、
    前記第２の容量素子に流れる電流の極性は、前記第２の状態から前記第１の状態に移行する際に反転する、請求項１記載の発振回路。
  4. 前記抵抗素子は、抵抗値の調整が可能な可変抵抗素子である、請求項１～３のいずれか一項に記載の発振回路。
  5. 第１の定電流源と、
    第２の定電流源と、
    一方のノードの入力端子が前記第１の定電流源と接続され、他方のノードの入力端子が前記第２の定電流源と接続されるコンパレータと、
    第１の容量素子と、
    第２の容量素子と、
    一方のノードが前記第１および前記第２の定電流源の一方と接続され、他方のノードが固定電圧ノードと接続される抵抗素子と、
    前記第１および第２の定電流源ならびに固定電圧ノードと、第１および第２の容量素子ならびに前記抵抗素子との接続関係を制御するスイッチ制御回路とを備え、
    前記スイッチ制御回路は、
    前記第１の容量素子の一方のノードを前記第１の定電流源と接続し、他方のノードを前記固定電圧ノードと接続し、前記第２の容量素子の一方のノードを前記第２の定電流源と接続し、他方のノードを前記第１の定電流源と接続し、前記抵抗素子の一方のノードを前記第２の定電流源と接続する第１の状態と、
    前記第１の容量素子の一方のノードを前記第１の定電流源と接続し、他方のノードを前記第２の定電流源と接続し、前記第２の容量素子の一方のノードを前記固定電圧ノードと接続し、他方のノードを前記第２の定電流源と接続し、前記抵抗素子の一方のノードを前記第１の定電流源と接続する第２の状態と、
    前記第１の容量素子の一方のノードを前記固定電圧ノードと接続し、他方のノードを前記第１の定電流源と接続し、前記第２の容量素子の一方のノードを前記第１の定電流源と接続し、他方のノードを前記第２の定電流源と接続し、前記抵抗素子の一方のノードを前記第２の定電流源と接続する第３の状態と、
    前記第１の容量素子の一方のノードを前記第２の定電流源と接続し、他方のノードを前記第１の定電流源と接続し、前記第２の容量素子の一方のノードを前記第２の定電流源と接続し、他方のノードを前記固定電圧ノードと接続し、前記抵抗素子の一方のノードを前記第１の定電流源と接続する第４の状態とを前記コンパレータの出力に従って順番に切り替える、発振回路。
JP2019081990A 2019-04-23 2019-04-23 発振回路 Active JP7241596B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019081990A JP7241596B2 (ja) 2019-04-23 2019-04-23 発振回路
US16/831,177 US10931234B2 (en) 2019-04-23 2020-03-26 Oscillator circuit
CN202010307908.2A CN111835288A (zh) 2019-04-23 2020-04-17 振荡器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019081990A JP7241596B2 (ja) 2019-04-23 2019-04-23 発振回路

Publications (2)

Publication Number Publication Date
JP2020182025A JP2020182025A (ja) 2020-11-05
JP7241596B2 true JP7241596B2 (ja) 2023-03-17

Family

ID=72913634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019081990A Active JP7241596B2 (ja) 2019-04-23 2019-04-23 発振回路

Country Status (3)

Country Link
US (1) US10931234B2 (ja)
JP (1) JP7241596B2 (ja)
CN (1) CN111835288A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11349488B2 (en) * 2019-12-26 2022-05-31 Novatek Microelectronics Corp. Frequency locked loop circuit, switching circuit and switching method
JP2023019228A (ja) * 2021-07-29 2023-02-09 エイブリック株式会社 発振回路
US11764728B1 (en) * 2022-04-14 2023-09-19 Airoha Technology Corp. Oscillator using chopper circuit for suppressing flicker noise of current sources and associated clock generation method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016134916A (ja) 2015-01-20 2016-07-25 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． クロック発生器及びこれを含むオンチップオシレータ
JP2017038150A (ja) 2015-08-07 2017-02-16 株式会社東芝 発振器
JP2017524294A (ja) 2014-07-12 2017-08-24 日本テキサス・インスツルメンツ株式会社 電流及び電圧オフセット相殺を備えた弛張発振器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9680413B2 (en) 2012-02-28 2017-06-13 Texas Instruments Incorporated Systems and methods of low power clocking for sleep mode radios

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017524294A (ja) 2014-07-12 2017-08-24 日本テキサス・インスツルメンツ株式会社 電流及び電圧オフセット相殺を備えた弛張発振器
JP2016134916A (ja) 2015-01-20 2016-07-25 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． クロック発生器及びこれを含むオンチップオシレータ
JP2017038150A (ja) 2015-08-07 2017-02-16 株式会社東芝 発振器

Also Published As

Publication number Publication date
US10931234B2 (en) 2021-02-23
CN111835288A (zh) 2020-10-27
JP2020182025A (ja) 2020-11-05
US20200343858A1 (en) 2020-10-29

Similar Documents

Publication Publication Date Title
JP3594631B2 (ja) 電源に対して補償されたｍｏｓ発振回路
JP7241596B2 (ja) 発振回路
US7196967B2 (en) Semiconductor integrated circuit
US7227422B2 (en) Temperature compensated R-C oscillator
JP6153828B2 (ja) 発振回路、それを用いた半導体集積回路装置および回転角検出装置
JP2011135349A (ja) 発振装置
JPH07212224A (ja) 対称的出力を有する電圧制御発振器（ｖｃｏ）と同発振器に用いる論理ゲート
WO1996037952A1 (en) Phase shifter for use in a quadrature clock generator
US8212596B2 (en) PLL circuit
JP4463807B2 (ja) スイッチトキャパシタフィルタ及びフィードバックシステム
US8334715B1 (en) Method to achieve constant slew rate (over process corners) for an output buffer
JP2001274682A (ja) フェーズロックドループ回路
US6714087B2 (en) Voltage controlled oscillation circuit having easily controllable oscillation characteristic and capable of generating high frequency and low frequency internal clocks
JP4069503B2 (ja) Ｐｌｌ回路
JP2002171165A (ja) Ｐｌｌ回路
JP2001318111A (ja) 静電容量測定回路、静電容量比較器、およびバッファ回路
TWI777831B (zh) 具備共享電路架構的電阻電容振蕩器
JP2002111490A (ja) Ｐｌｌ回路
CN113141159A (zh) 振荡器电路
JP2757836B2 (ja) チャージポンプ回路
JP3136736B2 (ja) 発振回路
CN114244277A (zh) 一种精确控制占空比的集成振荡器
JP2022156260A (ja) 発振回路
CN111865264A (zh) 振荡器及其操作方法
JP2004128540A (ja) クロック信号生成回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230307

R150 Certificate of patent or registration of utility model

Ref document number: 7241596

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150