JP2017524294A - 電流及び電圧オフセット相殺を備えた弛張発振器 - Google Patents
電流及び電圧オフセット相殺を備えた弛張発振器 Download PDFInfo
- Publication number
- JP2017524294A JP2017524294A JP2017501670A JP2017501670A JP2017524294A JP 2017524294 A JP2017524294 A JP 2017524294A JP 2017501670 A JP2017501670 A JP 2017501670A JP 2017501670 A JP2017501670 A JP 2017501670A JP 2017524294 A JP2017524294 A JP 2017524294A
- Authority
- JP
- Japan
- Prior art keywords
- switching signal
- current
- logic state
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
- H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
- H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/02—Details
- H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
- H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/02—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
- H03K4/023—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform by repetitive charge or discharge of a capacitor, analogue generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/94—Generating pulses having essentially a finite slope or stepped portions having trapezoidal shape
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Electronic Switches (AREA)
Abstract
Description
Claims (20)
- 弛張発振器のための回路要素であって、
第1の出力及び第2の出力を有する電流スワップ回路、及び
前記電流スワップ回路の前記第1の出力に結合される第1の電流レッグ、
を含み、
前記電流スワップ回路が、第1のスイッチング信号の第1の論理状態及び第2のスイッチング信号の第2の論理状態に応答して、前記第1の出力から第1の電流を及び前記第2の出力から第2の電流をソースするため、及び、前記第1のスイッチング信号の第2の論理状態及び前記第2のスイッチング信号の第1の論理状態に応答して、前記第2の出力から前記第1の電流を及び前記第1の出力から前記第2の電流をソースするためであり、
前記第1の電流レッグが、前記第1の出力からソースされるとき前記第1の電流を受信し、第3のスイッチング信号の第1の論理状態及び第4のスイッチング信号の第2の論理状態に応答して、前記第1の電流から第1のレッグ電圧を生成するため、及び、前記第1の出力からソースされるとき前記第2の電流を受信し、前記第3のスイッチング信号の前記第1の論理状態及び前記第4のスイッチング信号の前記第2の論理状態に応答して、前記第2の電流から第2のレッグ電圧を生成するためである、
弛張発振器回路要素。 - 請求項1に記載の弛張発振器回路要素であって、更に、前記電流スワップ回路の前記第2の出力に結合される第2の電流レッグを含み、前記第2の電流レッグが、前記第2の出力からソースされるとき前記第2の電流を受信し、前記第3のスイッチング信号の第2の論理状態及び前記第4のスイッチング信号の第1の論理状態に応答して、前記第2の電流から第3のレッグ電圧を生成するため、及び、前記第2の出力からソースされるとき前記第1の電流を受信し、前記第3のスイッチング信号の前記第2の論理状態及び前記第4のスイッチング信号の前記第1の論理状態に応答して、前記第1の電流から第4のレッグ電圧を生成するためである、弛張発振器回路要素。
- 請求項2に記載の弛張発振器回路要素であって、更に、前記電流スワップ回路の前記第1の出力及び前記第2の出力に結合される共用電流レッグを含み、前記共用電流レッグが、
前記第2の出力からソースされるとき前記第2の電流を受信し、前記第3のスイッチング信号の前記第1の論理状態及び前記第4のスイッチング信号の前記第2の論理状態に応答して、前記第2の電流から第1の共用電圧を生成するため、
前記第2の出力からソースされるとき前記第1の電流を受信し、前記第3のスイッチング信号の前記第1の論理状態及び前記第4のスイッチング信号の前記第2の論理状態に応答して、前記第1の電流から第2の共用電圧を生成するため、
前記第1の出力からソースされるとき前記第1の電流を受信し、前記第3のスイッチング信号の前記第2の論理状態及び前記第4のスイッチング信号の前記第1の論理状態に応答して、前記第1の電流から第3の共用電圧を生成するため、及び
前記第1の出力からソースされるとき前記第2の電流を受信し、前記第3のスイッチング信号の前記第2の論理状態及び前記第4のスイッチング信号の前記第1の論理状態に応答して、前記第2の電流から第4の共用電圧を生成するためである、
弛張発振器回路要素。 - 請求項3に記載の弛張発振器回路要素であって、更に、前記電流スワップ回路と前記第1の電流レッグと前記第2の電流レッグと前記共用電流レッグとに結合されるスイッチング制御回路を含み、前記スイッチング制御回路が、
前記第1のレッグ電圧を前記第1の共用電圧と比較し、前記第1のレッグ電圧が前記第1の共用電圧を超えるとき、前記第3のスイッチング信号の論理状態及び前記第4のスイッチング信号の論理状態を変えるため、
前記第3のレッグ電圧を前記第3の共用電圧と比較し、前記第3のレッグ電圧が前記第3の共用電圧を超えるとき、前記第1のスイッチング信号の論理状態、前記第2のスイッチング信号の論理状態、前記第3のスイッチング信号の前記論理状態、及び前記第4のスイッチング信号の前記論理状態を変えるため、
前記第2のレッグ電圧を前記第2の共用電圧と比較し、前記第2のレッグ電圧が前記第2の共用電圧を超えるとき、前記第3のスイッチング信号の前記論理状態及び前記第4のスイッチング信号の前記論理状態を変えるため、及び
前記第4のレッグ電圧を前記第4の共用電圧と比較し、前記第4のレッグ電圧が前記第4の共用電圧を超えるとき、前記第1のスイッチング信号の前記論理状態、前記第2のスイッチング信号の前記論理状態、前記第3のスイッチング信号の前記論理状態、及び前記第4のスイッチング信号の前記論理状態を変えるためである、
弛張発振器回路要素。 - 請求項4に記載の弛張発振器回路要素であって、前記電流スワップ回路が、
前記第1の電流を生成するための第1の電流源、
前記第2の電流を生成するための第2の電流源、
前記第1のスイッチング信号を受け取るように結合される制御端子と、前記第1の電流源に結合される第1の端子と、前記第1の出力に結合される第2の端子とを有する第1のスイッチ、
前記第1のスイッチング信号を受け取るように結合される制御端子と、前記第2の電流源に結合される第1の端子と、前記第2の出力に結合される第2の端子とを有する第2のスイッチ、
前記第2のスイッチング信号を受け取るように結合される制御端子と、前記第2の電流源に結合される第1の端子と、前記第1の出力に結合される第2の端子とを有する第3のスイッチ、及び
前記第2のスイッチング信号を受け取るように結合される制御端子と、前記第1の電流源に結合される第1の端子と、前記第2の出力に結合される第2の端子とを有する第4のスイッチ、
を含む、弛張発振器回路要素。 - 請求項5に記載の弛張発振器回路要素であって、前記第1の電流レッグが、
前記第3のスイッチング信号を受け取るように結合される制御端子と、前記第1の出力に結合される第1の端子と、第2の端子とを有する第5のスイッチ、
前記第4のスイッチング信号を受け取るように結合される制御端子と、前記第5のスイッチの前記第2の端子に結合される第1の端子と、接地に結合される第2の端子とを有する第6のスイッチ、及び
前記第5のスイッチの前記第2の端子に結合される頂部プレートと、接地に結合される底部プレートとを有するキャパシタ、
を含む、弛張発振器回路要素。 - 請求項6に記載の弛張発振器回路要素であって、前記第2の電流レッグが、
前記第4のスイッチング信号を受け取るように結合される制御端子と、前記第2の出力に結合される第1の端子と、第2の端子とを有する第7のスイッチ、
前記第3のスイッチング信号を受け取るように結合される制御端子と、前記第7のスイッチの前記第2の端子に結合される第1の端子と、接地に結合される第2の端子とを有する第8のスイッチ、及び
前記第7のスイッチの前記第2の端子に結合される頂部プレートと、接地に結合される底部プレートとを有するキャパシタ、
を含む、弛張発振器回路要素。 - 請求項7に記載の弛張発振器回路要素であって、前記共用電流レッグが、
前記第4のスイッチング信号を受け取るように結合される制御端子と、前記第1の出力に結合される第1の端子と、第2の端子とを有する第9のスイッチ、
前記第3のスイッチング信号を受け取るように結合される制御端子と、前記第2の出力に結合される第1の端子と、第2の端子とを有する第10のスイッチ、及び
前記第9のスイッチの前記第2の端子及び第10のスイッチの前記第2の端子に結合される第1の端部と、接地に結合される第2の端部とを有するレジスタ、
を含む、弛張発振器回路要素。 - 請求項8に記載の弛張発振器回路要素であって、前記スイッチング制御回路が、前記第1の出力に結合される正の入力と、前記第2の出力に結合される負の入力と、比較出力とを有するコンパレータを含む、弛張発振器回路要素。
- 請求項9に記載の弛張発振器回路要素であって、前記スイッチング制御回路が更に、
前記比較出力に結合されるインバータ、
前記比較出力及び前記インバータに結合されるフリップフロップ、及び
前記フリップフロップに結合される周波数ディバイダ、
を含む、弛張発振器回路要素。 - 請求項9に記載の弛張発振器回路要素であって、前記フリップフロップが、前記インバータに結合されるR入力と、前記比較出力に結合されるS入力と、前記周波数ディバイダに結合されるQ出力と、反転されたQ出力とを備える、RSフリップフロップである、弛張発振器回路要素。
- 請求項11に記載の弛張発振器回路要素であって、前記Q出力が前記第3のスイッチング信号を生成し、前記反転されたQ出力が前記第4のスイッチング信号を生成する、弛張発振器回路要素。
- 請求項12に記載の弛張発振器回路要素であって、前記第4のスイッチング信号が、前記第3のスイッチング信号の反転である、弛張発振器回路要素。
- 弛張発振器を動作させる方法であって、前記方法が、
第1のスイッチング信号の第1の論理状態及び第2のスイッチング信号の第2の論理状態に応答して、第1の出力から第1の電流を及び第2の出力から第2の電流をソースすること、
前記第1のスイッチング信号の第2の論理状態及び前記第2のスイッチング信号の第1の論理状態に応答して、前記第2の出力から前記第1の電流を及び前記第1の出力から前記第2の電流をソースすること、
前記第1の出力からソースされるとき前記第1の電流を受信し、第3のスイッチング信号の第1の論理状態及び第4のスイッチング信号の第2の論理状態に応答して、前記第1の電流から第1のレッグ電圧を生成すること、及び
前記第1の出力からソースされるとき前記第2の電流を受信し、前記第3のスイッチング信号の前記第1の論理状態及び前記第4のスイッチング信号の前記第2の論理状態に応答して、前記第2の電流から第2のレッグ電圧を生成すること、
を含む、方法。 - 請求項14に記載の方法であって、
前記第2の出力からソースされるとき前記第2の電流を受信し、前記第3のスイッチング信号の第2の論理状態及び前記第4のスイッチング信号の第1の論理状態に応答して、前記第2の電流から第3のレッグ電圧を生成すること、及び
前記第2の出力からソースされるとき前記第1の電流を受信し、前記第3のスイッチング信号の前記第2の論理状態及び前記第4のスイッチング信号の前記第1の論理状態に応答して、前記第1の電流から第4のレッグ電圧を生成すること、
を更に含む、方法。 - 請求項15に記載の方法であって、
前記第2の出力からソースされるとき前記第2の電流を受信し、前記第3のスイッチング信号の前記第1の論理状態及び前記第4のスイッチング信号の前記第2の論理状態に応答して、前記第2の電流から第1の共用電圧を生成すること、
前記第2の出力からソースされるとき前記第1の電流を受信し、前記第3のスイッチング信号の前記第1の論理状態及び前記第4のスイッチング信号の前記第2の論理状態に応答して、前記第1の電流から第2の共用電圧を生成すること、
前記第1の出力からソースされるとき前記第1の電流を受信し、前記第3のスイッチング信号の前記第2の論理状態及び前記第4のスイッチング信号の前記第1の論理状態に応答して、前記第1の電流から第3の共用電圧を生成すること、及び
前記第1の出力からソースされるとき前記第2の電流を受信し、前記第3のスイッチング信号の前記第2の論理状態及び前記第4のスイッチング信号の前記第1の論理状態に応答して、前記第2の電流から第4の共用電圧を生成すること、
を更に含む、方法。 - 請求項16に記載の方法であって、
前記第1のレッグ電圧を前記第1の共用電圧と比較し、前記第1のレッグ電圧が前記第1の共用電圧を超えるとき、前記第3のスイッチング信号の論理状態及び前記第4のスイッチング信号の論理状態を変えること、
前記第3のレッグ電圧を前記第3の共用電圧と比較し、前記第3のレッグ電圧が前記第3の共用電圧を超えるとき、前記第1のスイッチング信号の論理状態、前記第2のスイッチング信号の論理状態、前記第3のスイッチング信号の前記論理状態、及び前記第4のスイッチング信号の前記論理状態を変えること、
前記第2のレッグ電圧を前記第2の共用電圧と比較し、前記第2のレッグ電圧が前記第2の共用電圧を超えるとき、前記第3のスイッチング信号の前記論理状態及び前記第4のスイッチング信号の前記論理状態を変えること、及び
前記第4のレッグ電圧を前記第4の共用電圧と比較し、前記第4のレッグ電圧が前記第4の共用電圧を超えるとき、前記第1のスイッチング信号の前記論理状態、前記第2のスイッチング信号の前記論理状態、前記第3のスイッチング信号の前記論理状態、及び前記第4のスイッチング信号の前記論理状態を変えること、
を更に含む、方法。 - 請求項17に記載の方法であって、前記第1のレッグ電圧が前記第1の共用電圧を超えた後前記第3のレッグ電圧が前記第3の共用電圧と比較され、前記第3のレッグ電圧が前記第3の共用電圧を超えた後、前記第2のレッグ電圧が前記第2の共用電圧と比較される、方法。
- 請求項18に記載の方法であって、前記第1のレッグ電圧が、或る時間期間にわたって上昇する、方法。
- 請求項19に記載の方法であって、前記第1の共用電圧が、前記時間期間にわたって実質的に一定である、方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/329,939 | 2014-07-12 | ||
US14/329,939 US9356554B2 (en) | 2014-07-12 | 2014-07-12 | Relaxation oscillator with current and voltage offset cancellation |
PCT/US2015/040166 WO2016010905A1 (en) | 2014-07-12 | 2015-07-13 | Relaxation oscillator with current and voltage offset cancellation |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017524294A true JP2017524294A (ja) | 2017-08-24 |
JP2017524294A5 JP2017524294A5 (ja) | 2018-08-23 |
JP6731399B2 JP6731399B2 (ja) | 2020-07-29 |
Family
ID=55068344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017501670A Active JP6731399B2 (ja) | 2014-07-12 | 2015-07-13 | 電流及び電圧オフセット相殺を備えた弛張発振器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9356554B2 (ja) |
EP (1) | EP3167548B1 (ja) |
JP (1) | JP6731399B2 (ja) |
CN (1) | CN106664079B (ja) |
WO (1) | WO2016010905A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020088745A (ja) * | 2018-11-29 | 2020-06-04 | エイブリック株式会社 | 弛張型発振器、および弛張型発振器を備えた電子機器 |
JP2020182025A (ja) * | 2019-04-23 | 2020-11-05 | ルネサスエレクトロニクス株式会社 | 発振回路 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107508471B (zh) * | 2016-06-14 | 2020-11-06 | 松下知识产权经营株式会社 | 电力转换电路、电力转换装置、电力发送装置、电力接收装置以及电力传送系统 |
JP6869813B2 (ja) * | 2017-05-31 | 2021-05-12 | エイブリック株式会社 | 弛張型発振器、および弛張型発振器を備えた無線機器 |
EP3490147B1 (en) * | 2017-11-28 | 2024-04-10 | ams AG | Relaxation oscillator with an aging effect reduction technique |
CN108832896B (zh) * | 2018-06-25 | 2021-04-02 | 电子科技大学 | 一种片外可调的弛张型压控振荡器电路 |
US10826465B2 (en) * | 2019-01-15 | 2020-11-03 | Texas Instruments Incorporated | Reduced quiescent current PVT compensated oscillator |
TWI682623B (zh) | 2019-04-02 | 2020-01-11 | 聯陽半導體股份有限公司 | 溫度補償振盪電路 |
CN111865264B (zh) * | 2019-04-26 | 2024-01-23 | 华邦电子股份有限公司 | 振荡器及其操作方法 |
US10734975B1 (en) * | 2019-05-08 | 2020-08-04 | Nxp Usa, Inc. | Current-controlled oscillator |
US10693443B1 (en) * | 2019-10-01 | 2020-06-23 | Qualcomm Incorporated | Relaxation oscillator with improved temperature stability |
US11349488B2 (en) * | 2019-12-26 | 2022-05-31 | Novatek Microelectronics Corp. | Frequency locked loop circuit, switching circuit and switching method |
CN113131901B (zh) * | 2019-12-31 | 2022-08-16 | 圣邦微电子(北京)股份有限公司 | 一种松弛振荡器 |
EP3930191A1 (en) * | 2020-06-25 | 2021-12-29 | ams International AG | Oscillator circuit, device and method for generating an oscillator signal |
CN113507264A (zh) * | 2021-07-26 | 2021-10-15 | 上海聆芯科技有限公司 | 一种rc振荡器及计时芯片 |
US11764728B1 (en) * | 2022-04-14 | 2023-09-19 | Airoha Technology Corp. | Oscillator using chopper circuit for suppressing flicker noise of current sources and associated clock generation method |
CN116155238A (zh) * | 2023-04-21 | 2023-05-23 | 芯翼成科技(成都)有限公司 | 一种弛豫振荡器系统 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7034627B1 (en) | 2004-04-01 | 2006-04-25 | National Semiconductor Corporation | Oscillator circuit with variable reference voltage and current |
US8054141B2 (en) * | 2008-12-31 | 2011-11-08 | Stmicroelectronics, Inc. | Method and circuit for cancelling out comparator-delay in the relaxation oscillator |
CN102377412B (zh) * | 2010-08-11 | 2016-04-13 | 义隆电子股份有限公司 | 低耗电的弛张型振荡器 |
KR101153574B1 (ko) | 2010-10-12 | 2012-06-12 | 서울시립대학교 산학협력단 | 부궤환회로를 이용한 이완 발진기 |
US8692625B2 (en) * | 2011-01-19 | 2014-04-08 | Marvell World Trade Ltd. | Precision oscillator with temperature compensation |
CN102811054A (zh) * | 2011-05-30 | 2012-12-05 | 贺林 | 一种低功耗的松弛振荡器 |
US8659362B2 (en) * | 2011-06-15 | 2014-02-25 | Cadence Ams Design India Private Limited | Relaxation oscillator circuit with reduced sensitivity of oscillation frequency to comparator delay variation |
ITMI20111166A1 (it) * | 2011-06-27 | 2012-12-28 | St Microelectronics Srl | Circuito oscillatore e sistema elettronico comprendente il circuito oscillatore |
US8912855B2 (en) | 2012-02-08 | 2014-12-16 | Mediatek Inc. | Relaxation oscillator |
CN103580655B (zh) * | 2012-07-24 | 2017-05-17 | 飞思卡尔半导体公司 | 比较器和采用比较器的张弛振荡器 |
CN203645628U (zh) * | 2013-12-13 | 2014-06-11 | 无锡成电科大科技发展有限公司 | 一种自补偿式cmos松弛振荡装置 |
-
2014
- 2014-07-12 US US14/329,939 patent/US9356554B2/en active Active
-
2015
- 2015-07-13 JP JP2017501670A patent/JP6731399B2/ja active Active
- 2015-07-13 CN CN201580037997.0A patent/CN106664079B/zh active Active
- 2015-07-13 EP EP15821708.3A patent/EP3167548B1/en active Active
- 2015-07-13 WO PCT/US2015/040166 patent/WO2016010905A1/en active Application Filing
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020088745A (ja) * | 2018-11-29 | 2020-06-04 | エイブリック株式会社 | 弛張型発振器、および弛張型発振器を備えた電子機器 |
JP7260289B2 (ja) | 2018-11-29 | 2023-04-18 | エイブリック株式会社 | 弛張型発振器、および弛張型発振器を備えた電子機器 |
JP2020182025A (ja) * | 2019-04-23 | 2020-11-05 | ルネサスエレクトロニクス株式会社 | 発振回路 |
JP7241596B2 (ja) | 2019-04-23 | 2023-03-17 | ルネサスエレクトロニクス株式会社 | 発振回路 |
Also Published As
Publication number | Publication date |
---|---|
JP6731399B2 (ja) | 2020-07-29 |
US9356554B2 (en) | 2016-05-31 |
WO2016010905A1 (en) | 2016-01-21 |
EP3167548B1 (en) | 2020-03-25 |
US20160013753A1 (en) | 2016-01-14 |
EP3167548A1 (en) | 2017-05-17 |
EP3167548A4 (en) | 2018-03-14 |
CN106664079A (zh) | 2017-05-10 |
CN106664079B (zh) | 2020-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6731399B2 (ja) | 電流及び電圧オフセット相殺を備えた弛張発振器 | |
KR101293845B1 (ko) | 지연 회로 | |
US8692623B2 (en) | Relaxation oscillator circuit including two clock generator subcircuits having same configuration operating alternately | |
US9461632B2 (en) | Oscillator circuit | |
US8565705B2 (en) | Oscillator circuit, radio communication device and semiconductor integrated circuit | |
US9257976B2 (en) | Semiconductor device with touch sensor circuit | |
CN103368500A (zh) | 用于生成时钟信号的振荡器电路 | |
US10833654B2 (en) | Oscillator circuit with comparator delay cancelation | |
TWI425197B (zh) | 時域溫度感測器 | |
CN211352180U (zh) | 振荡电路及时钟电路 | |
JP2014060602A (ja) | 半導体装置 | |
US20160373093A1 (en) | Clock phase shift circuit | |
US10656188B2 (en) | Circuit and method for load detection using switched capacitors | |
US10656032B2 (en) | Temperature sensor in an integrated circuit and method of calibrating the temperature sensor | |
US5469086A (en) | Floating detection circuit | |
US10606560B1 (en) | Mitigating deterministic asymmetry in a random number generator | |
TWI708953B (zh) | 眼圖觀測裝置 | |
US20220321110A1 (en) | Oscillator circuit | |
CN110932670B (zh) | 振荡器电路以及相关的振荡器装置 | |
CN110943496B (zh) | 一种充放电电路及振荡器 | |
JP2017118323A (ja) | 発振回路 | |
JP5536633B2 (ja) | エッジ検出回路 | |
JPH09107270A (ja) | アナログ遅延回路 | |
JP2006180181A (ja) | 耐圧入力バッファ回路 | |
JP2009044402A (ja) | 遅延パルス発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20170112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180712 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180712 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190320 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190618 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191218 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200603 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200603 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200617 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200706 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6731399 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |