CN211352180U - 振荡电路及时钟电路 - Google Patents

Abstract

本申请公开了一种振荡电路及时钟电路，包括：控制电流生成模块，提供控制电流，并根据偏置电压和限流电阻值之间的比值限定控制电流；多个反相器，多个反相器依次级联成环形回路，最后一级反相器的输出端输出具有设定频率的振荡信号；以及多个电容，分别连接在相应的反相器的输出端与参考地之间，其中，每个反相器的供电端接收控制电流，偏置电压与反相器的翻转阈值电压正相关，因此得到的环形振荡模块的振荡周期仅与限流电阻的阻值和其内部电容的电容值相关，与电源电压无关，产生的振荡信号的频率精度更高，适应于高精度系统的应用。

Description

振荡电路及时钟电路

技术领域

本实用新型涉及集成电路技术领域，更具体地涉及一种振荡电路及时钟电路。

背景技术

在集成电路领域，需要时钟电路给数字电路提供时钟。传统的时钟电路使用石英振荡器以提供一正确的参考时钟信号，但是高精度及低噪声的石英振荡器非常昂贵。此外，基于石英晶体的时钟电路需要外接一个石英晶体，外接引脚易受干扰，且不利于系统的集成。出于功耗和成本的考虑，越来越多的集成电路中采用片内集成的环形振荡器为数字电路提供时钟。

图1示出根据现有技术的时钟电路的结构示意图。如图1所示，时钟电路100包括环形振荡器110和整形电路120。环形振荡器110由奇数个(图示为3个)首尾相连的反相器构成，环形振荡器110用于根据电源电压VDD输出具有设定频率的振荡信号，整形电路120通过对该振荡信号进行整形以得到时钟信号。

由于现有技术的环形振荡器的振荡信号的频率受电源电压、温度、工艺漂移等因素的影响很大，且电路功耗较大，因此无法达到高精度和低功耗的应用要求。

实用新型内容

有鉴于此，本实用新型的目的在于提供一种振荡电路及时钟电路，振荡信号的频率不随电源电压和温度的变化而变化，频率精度更高，适应于高精度系统的应用。

根据本实用新型的一方面，提供了一种振荡电路，包括：控制电流生成模块，根据偏置电压和限流电阻之间的比值产生一控制电流；以及环形振荡模块，与所述控制电流生成模块连接，根据所述控制电流生成具有设定频率的振荡信号，所述环形振荡模块包括：多个反相器，所述多个反相器依次级联成环形回路，最后一级所述反相器的输出端输出所述振荡信号；以及多个电容，分别连接在相应的所述反相器的输出端与参考地之间，其中，所述偏置电压与所述反相器的翻转阈值电压温漂特性一致。

优选地，所述控制电流生成模块包括：放大器，包括第一输入端、第二输入端以及输出端；第一晶体管，所述第一晶体管的第一端和控制端短接，并与所述放大器的第一输入端连接于第一节点，第二端接地；限流电阻，所述限流电阻的第一端与所述放大器的第二输入端连接于第二节点，第二端接地；以及电流镜电路，包括第一至第三输出端以及控制端，所述第一输出端与所述第一节点连接，第二输出端与所述第二节点连接，所述第三输出端输出所述控制电流，所述控制端与所述放大器的输出端连接。

优选地，所述电流镜电路包括第二至第四晶体管，其中，所述第二至第四晶体管的第一端均与电源电压连接，所述第二至第四晶体管的控制端彼此连接以作为所述电流镜电路的控制端，所述第二晶体管的第二端作为所述第一输出端以连接至所述第一节点，所述第三晶体管的第二端作为所述第二输出端以连接至所述第二节点，所述第四晶体管的第二端作为所述第三输出端以输出所述控制电流。

优选地，每个所述反相器都包括：依次串联连接于所述第三输出端与地之间的第五晶体管和第六晶体管，所述第五晶体管和所述第六晶体管的控制端彼此连接以作为所述反相器的输入端，所述第五晶体管和所述第六晶体管的中间节点作为所述反相器的输出端。

优选地，所述第一晶体管和所述第六晶体管为NMOS管，所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管为PMOS管。

优选地，所述偏置电压约等于所述MOS管的阈值电压。

优选地，所述反相器的翻转阈值电压约等于MOS管的阈值电压。

优选地，所述偏置电压约定于所述反相器的翻转阈值电压，所述振荡信号的振荡周期为：

T＝n×R0×C0

其中，n表示所述反相器的数量，且n为大于0的奇数，R0表示所述限流电阻的电阻值，C0表示所述电容的电容值。

优选地，所述限流电阻为零温度系数电阻，所述电容为零温度系数电容。

优选地，所述限流电阻为正温度系数电阻，所述电容为负温度系数电容，或者所述限流电阻为负温度系数电阻，所述电容为正温度系数电容。

优选地，所述第五晶体管的导通电阻小于所述第四晶体管的导通电阻的十分之一。

优选地，所述放大器包括：偏置单元，产生偏置电流；放大单元，与所述偏置单元、所述第一节点以及所述第二节点连接，将所述第一节点的电压与所述第二节点的电压进行比较，以获得二者之间放大后的误差信号；以及输出单元，与所述放大单元以及所述电流镜电路的控制端连接，用于根据所述误差信号控制所述第二至第四晶体管的输出电流，从而调整所述控制电流。

优选地，所述偏置单元包括：第七晶体管，第一端连接至所述电源电压，控制端连接至所述电流镜电路的控制端，第二端提供所述偏置电流。

优选地，所述放大单元包括：串联连接在所述第七晶体管的第二端与地之间的第八晶体管和第九晶体管，所述第八晶体管的控制端连接至所述第一节点，所述第九晶体管的控制端与第一端相互连接；以及串联连接在所述第五晶体管的第二端与地之间的第十晶体管和第十一晶体管，所述第十晶体管的控制端连接至所述第二节点，所述第十一晶体管的控制端与第一端相互连接，所述第八晶体管和所述第十晶体管的第二端输出所述误差信号。

优选地，所述输出单元包括：串联连接在所述电源电压与地之间的第十二晶体管和第十三晶体管；以及串联连接在电源电压与地之间的第十四晶体管和第十五晶体管，所述第十三晶体管的控制端连接至所述第八晶体管的第二端，所述第十五晶体管的控制端连接至所述第十晶体管的第二端，所述第十三晶体管和所述第十五晶体管采用镜像方式从所述放大单元获得所述误差信号，所述十二晶体管和所述第十四晶体管构成电流镜，所述第十四晶体管的第二端与所述电流镜电路的控制端连接于第三节点。

优选地，所述第七晶体管、所述第八晶体管、所述第十晶体管、所述第十二晶体管以及所述第十四晶体管为PMOS管，所述第九晶体管、所述第十一晶体管、所述第十三晶体管以及所述第十五晶体管为NMOS管。

根据本实用新型的另一方面，提供了一种时钟电路，包括：振荡电路，生成具有设定频率的振荡信号；以及整形电路，根据所述振荡信号整形得到时钟信号，所述振荡电路包括：控制电流生成模块，根据偏置电压和限流电阻之间的比值产生一控制电流；以及环形振荡模块，与所述控制电流生成模块连接，根据所述控制电流生成具有设定频率的振荡信号，所述环形振荡模块包括：多个反相器，所述多个反相器依次级联成环形回路，最后一级所述反相器的输出端输出所述振荡信号；以及多个电容，分别连接在相应的所述反相器的输出端与参考地之间，其中，所述偏置电压与所述反相器的翻转阈值电压温漂特性一致。

优选地，所述控制电流生成模块包括：放大器，包括第一输入端、第二输入端以及输出端；第一晶体管，所述第一晶体管的第一端和控制端短接，并与所述放大器的第一输入端连接于第一节点，第二端接地；限流电阻，所述限流电阻的第一端与所述放大器的第二输入端连接于第二节点，第二端接地；以及电流镜电路，包括第一至第三输出端以及控制端，所述第一输出端与所述第一节点连接，第二输出端与所述第二节点连接，所述第三输出端输出所述控制电流，所述控制端与所述放大器的输出端连接。

优选地，所述电流镜电路包括第二至第四晶体管，其中，所述第二至第四晶体管的第一端均与电源电压连接，所述第二至第四晶体管的控制端彼此连接以作为所述电流镜电路的控制端，所述第二晶体管的第二端作为所述第一输出端以连接至所述第一节点，所述第三晶体管的第二端作为所述第二输出端以连接至所述第二节点，所述第四晶体管的第二端作为所述第三输出端以输出所述控制电流。

优选地，每个所述反相器都包括：依次串联连接于所述第三输出端与地之间的第五晶体管和第六晶体管，所述第五晶体管和所述第六晶体管的控制端彼此连接以作为所述反相器的输入端，所述第五晶体管和所述第六晶体管的中间节点作为所述反相器的输出端。

优选地，所述第一晶体管和所述第六晶体管为NMOS管，所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管为PMOS管。

优选地，所述偏置电压约等于MOS管的阈值电压。

优选地，所述反相器的翻转阈值电压约等于MOS管的阈值电压。

优选地，所述偏置电压约定于所述反相器的翻转阈值电压，所述振荡信号的振荡周期为：

T＝n×R0×C0

其中，n表示所述反相器的数量，且n为大于0的奇数，R0表示所述限流电阻的电阻值，C0表示所述电容的电容值。

优选地，所述限流电阻为零温度系数电阻，所述电容为零温度系数电容。

优选地，所述限流电阻为正温度系数电阻，所述电容为负温度系数电容，或者所述限流电阻为负温度系数电阻，所述电容为正温度系数电容。

优选地，设置所述第四晶体管与第五晶体管的导通电阻调节所述控制电流的限流值。

优选地，所述第五晶体管的导通电阻小于所述第四晶体管的导通电阻的十分之一。

优选地，所述放大器包括：偏置单元，产生偏置电流；放大单元，与所述偏置单元、所述第一节点以及所述第二节点连接，将所述第一节点的电压与所述第二节点的电压进行比较，以获得二者之间放大后的误差信号；以及输出单元，与所述放大单元以及所述电流镜电路的控制端连接，用于根据所述误差信号控制所述第二至第四晶体管的输出电流，从而调整所述控制电流。

优选地，所述偏置单元包括：第七晶体管，第一端连接至所述电源电压，控制端连接至所述电流镜电路的控制端，第二端提供所述偏置电流。

优选地，所述放大单元包括：串联连接在所述第七晶体管的第二端与地之间的第八晶体管和第九晶体管，所述第八晶体管的控制端连接至所述第一节点，所述第九晶体管的控制端与第一端相互连接；以及串联连接在所述第五晶体管的第二端与地之间的第十晶体管和第十一晶体管，所述第十晶体管的控制端连接至所述第二节点，所述第十一晶体管的控制端与第一端相互连接，所述第八晶体管和所述第十晶体管的第二端输出所述误差信号。

优选地，所述输出单元包括：串联连接在所述电源电压与地之间的第十二晶体管和第十三晶体管；以及串联连接在电源电压与地之间的第十四晶体管和第十五晶体管，所述第十三晶体管的控制端连接至所述第八晶体管的第二端，所述第十五晶体管的控制端连接至所述第十晶体管的第二端，所述第十三晶体管和所述第十五晶体管采用镜像方式从所述放大单元获得所述误差信号，所述十二晶体管和所述第十四晶体管构成电流镜，所述第十四晶体管的第二端与所述电流镜电路的控制端连接于第三节点。

优选地，所述第七晶体管、所述第八晶体管、所述第十晶体管、所述第十二晶体管以及所述第十四晶体管为PMOS管，所述第九晶体管、所述第十一晶体管、所述第十三晶体管以及所述第十五晶体管为NMOS管。

本实用新型实施例提供的振荡电路和时钟电路具有以下有益效果。

振荡电路包括控制电流生成模块和环形振荡模块，控制电流生成模块用于提供控制电流，并根据偏置电压和限流电阻值之间的比值限定所述控制电流，环形振荡模块根据控制电流产生具有设定频率的振荡信号。由于控制电流生成模块产生的控制电流仅与偏置电压及限流电阻的阻值相关，因此得到的环形振荡模块的振荡周期仅与限流电阻的阻值和其内部电容的电容值相关，与电源电压无关。并且由于限流电阻和电容可以分别选自温漂为零的电阻和电容，或者限流电阻和电容可以分别选自温度系数一正一负能相互抵消的电阻和电容，因而环形振荡模块产生的振荡信号的频率不随电源电压和温度的变化而变化，频率精度更高，适应于高精度系统的应用。

此外，由于控制电流与限流电阻的电阻值成反比，因此可以通过提高限流电阻的电阻值减小控制电流，继而可以降低整个振荡电路的工作电流，降低电路的功耗。并且本实用新型的控制电流生成模块采用反馈环路自偏置电流源结构简化了电路的整体结构，降低了功耗，环形振荡模块由于限流的原因工作在一个较低的振荡幅度下，可有效地降低振荡电路的功耗，同时也可以有效地降低采用该振荡电路的时钟电路的功耗。具体的，在-40～85℃的温度范围内，环形振荡模块在正常电源电压范围内可以实现±3％的频率精度，并且在1MHz以下的频率内可以得到小于1uA的电路功耗。

附图说明

通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其他目的、特征和优点将更为清楚。

图1示出根据现有技术的时钟电路的结构示意图；

图2示出根据本实用新型实施例的时钟电路的结构示意图；

图3示出根据本实用新型实施例的时钟电路的电路示意图；

图4示出根据本实用新型实施例的环形振荡模块的电路示意图；

图5示出根据本实用新型实施例的环形振荡模块的工作时序图；

图6示出根据本实用新型实施例的一种振荡电路的电路示意图。

具体实施方式

以下将参照附图更详细地描述本实用新型。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。

在下文中描述了本实用新型的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本实用新型。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本实用新型。

应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

请参考图2，图2示出根据本实用新型实施例的时钟电路的结构示意图。如图2所示，时钟电路200包括振荡电路210和整形电路220。振荡电路210用于输出一具有设定频率的振荡信号，整形电路220用于根据该振荡信号整形得到时钟信号。

其中，振荡电路210包括控制电流生成模块211和环形振荡模块212，控制电流生成模块211用于向环形振荡模块212输出一控制电流I2，环形振荡模块212在控制电流I2的作用下输出一具有设定频率的振荡信号。

由于控制电流I2的大小不受温度和电源电压的影响，所以本实用新型实施例的时钟信号频率精度高，适应于高精度系统的应用。

作为一个非限制性的例子，环形振荡模块212由奇数个反相器INV以及多个电容(图中的电容C1、C2和C3)构成。其中前一级反相器的输出端连接至下一级反相器的输入端。并且每个电容的一端连接至两级反相器之间的中间节点，另一端接地，依次类推，最后一级反相器的输出端连接至第一级反相器的输入端。此外，每个所述反相器的电流由所述控制电流I2提供。下文以由3个首尾相连的反相器(包括第一反相器INV1至第三反相器INV3)作为多个反相器的具体实施例，以方便对本实用新型实施例进行具体的描述。

图3示出根据本实用新型实施例的时钟电路的电路示意图。如图3所示，控制电流生成模块211包括电流镜电路2111、放大器OPA、限流电阻R0以及晶体管M1。

其中，电流镜电路2111包括第一输出端、第二输出端、第三输出端以及控制端。电流镜电路2111的第一输出端连接至晶体管M1的第一端，第二输出端连接至限流电阻R0的第一端，第三输出端输出所述控制电流I2。其中，控制电流I2为第一输出端的电流I0的镜像。

放大器OPA包括第一输入端、第二输入端和输出端。放大器OPA的第一输入端与晶体管M1的第一端和控制端连接至第一节点101，晶体管M1的第二端接地。放大器OPA的第二输入端与限流电阻R0的第一端连接至第二节点102，限流电阻R0的第二端接地。放大器OPA的输出端连接至电流镜电路2111的控制端。

在本实施例中，由于控制电流I2为第一输出端电流I0和第二输出端电流I1的镜像，因此可以得到：

I0＝I1＝I2

当放大器OPA正常工作时，将第一输入端的第一节点101的电压Vb与第二输入端的第二节点102的电压进行比较，以获得二者的误差信号，并将其通过输出端输出至电流镜电路2111的控制端，电流镜电路2111根据误差信号产生控制电流I0和I1，以调节第一节点101的电压和第二节点102的电压，由此构成了反馈环路。由于放大器OPA设计成了反馈结构，故第二节点102的电压等于第一节点101的电压，其中，第一节点101的电压为偏置电压Vb，则可以得到第三输出端的控制电流I2为：

I2＝Vb/R0

其中，Vb为偏置电压，R0为限流电阻R0的阻值。

在本实施例中，晶体管M1例如选自N型MOSFET(N-Metal-Oxide-SemiconductorField-Effect Transistor，N型金属-氧化物半导体场效应晶体管，简称NMOS管)，则当晶体管M1工作在饱和区时，第一输出端的电流I0符合晶体管饱和区公式：

I0＝β/2(Vgs-Vth)²＝β/2(Vb-Vth)²

β＝uCoxW/2L

其中Vth为MOS管阈值电压，Vgs为MOS管的源漏电压，u为迁移率，u为MOS管的电子迁移率，Cox为单位面积栅氧化层电容，W和L分别为MOS管的宽和长，以上均为器件参数，与电源电压和温度无关。

联立上述公式可以得到：

Vb/R0＝β/2(Vb-Vth)²

则第一节点101的偏置电压Vb为：

将R0β设计为1000/V以上，则可以得到Vb≈Vth。

由上式可以得出，第一节点101的偏置电压Vb仅与晶体管M1的阈值特性和限流电阻R0相关，与电源电压不相关。

图4示出根据本实用新型实施例的环形振荡模块的电路示意图，如图4所示，第一反相器INV1包括依次串联连接在电流镜电路2111的第三输出端与地之间的晶体管MP1和MN1，第二反相器INV2包括依次串联连接在电流镜电路2111的第三输出端与地之间的晶体管MP2和MN2，第三反相器INV3包括依次串联连接在电流镜电路2111的第三输出端与地之间的晶体管MP3和MN3。晶体管MP2和MN2的控制端连接至第一反相器INV1和第二反相器INV2之间节点A，晶体管MP3和晶体管MN3的控制端连接至第二反相器INV2与第三反相器INV3之间的节点B，晶体管MP1和MN1的控制端连接至第一反相器INV1和第三反相器INV3之间的节点C。电容C1、C2和C3的第一端分别与节点A、B和C连接，电容C1、C2和C3的第二端接地。

图5示出根据本实用新型实施例的环形振荡模块的工作时序图。下面结合图4和图5对本实施例的环形振荡模块的工作原理进行详细说明。在一个完整的时钟周期内，环形振荡模块212中的节点A、B、C都分别反复处于“恒流充电→高电平→低电平”的状态循环里，每个节点的恒流充电结束时的电压值即为对应反相器的翻转阈值电压Vt。原理上，翻转阈值电压Vt约等于反相器中晶体管的阈值电压Vth，例如可以通过设置反相器中PMOS管和NMOS管的尺寸比例来决定翻转阈值电压Vt的大小。在本实施例中，翻转阈值电压Vt稍大于反相器中晶体管的阈值电压Vth，当一个反相器前面的节点被恒流充电至翻转阈值电压Vt时，该反相器的输出将发生翻转，该反相器后面的节点的电压由高电平变为低电平。

具体的，本实施例的环形振荡模块的一个完整的工作时钟周期包括时间段T1-T3。在时间段T1，当节点C的电压上升至翻转阈值电压Vt时，晶体管MP1关断，晶体管MN1导通，电容C1的经晶体管MN1进行放电，节点A被下拉至低电平。然后晶体管MP2导通，晶体管MN2关断，控制电流I2经晶体管MP2对节点B进行恒流充电，节点B的电压逐渐升高。

在时间段T2，当节点B的电压上升至翻转阈值电压Vt时，晶体管MP3关断，晶体管MN3导通，电容C3经晶体管MN3进行放电，节点C的电压被下拉至低电平。晶体管MP1导通，晶体管MN1关断，控制电流I2经晶体管MP1对电容C1进行充电，节点A的电压逐渐升高。

在时间段T3，当节点A的电压上升至翻转阈值电压Vt时，晶体管MP2关断，晶体管MN2导通，电容C2经晶体管MN2放电，节点B的电压被下拉至低电平。晶体管MP3导通的，晶体管MN3关断，控制电流I2经晶体管MP3对电容C3进行恒流充电，节点C的电压逐渐上升，当节点C的电压上升至翻转阈值电压Vt时，进入下一时钟周期。

如上可以得到环形振荡模块212中单个反相器的每个时钟周期内的充电时间T0：

T0＝C0×Vt/I2

又因为I2＝Vb/R0

因此

T0＝R0×C0×(Vt/Vb)

其中，C0为环形振荡模块212中电容C1、C2、C3的电容值，Vt为上述的反相器的翻转阈值电压，T0是指本级反相器利用控制电流I2将输出端的电容充电至翻转阈值电压Vt的时间，故T0＝T1＝T2＝T3。

因为翻转阈值电压Vt和偏置电压Vb都约等于晶体管的阈值电压Vth，并且二者的温度特性一致，因此在上式中的Vt和Vb可以抵消。继而得到单个反相器的单位充电时间T0：

T0＝R0×C0

此外，环形振荡模块的振荡周期等于单个反相器的单位充电时间乘以反相器的个数，因此可以得到包括n个反相器的环形振荡模块212的振荡周期T为：

T＝n×T0＝n×R0×C0

其中，n表示环形振荡模块中反相器的数量，且n为大于0的奇数。

从上式可以得出，环形振荡模块212的振荡周期仅与控制电流生成模块211中限流电阻R0的阻值和环形振荡模块中电容C0的电容值相关，与电源电压无关。限流电阻R0和电容C0分别选自温漂为零的电阻和电容，或者限流电阻R0和电容C0分别选自温度系数一正一负能相互抵消的电阻和电容，即可实现振荡周期与温度无关，提高环形振荡模块的频率精度，适应于高精度系统的应用。

由此可知，本实施例的振荡电路210的振荡信号的振荡频率不随电源电压和温度的变化而变化。此外，由于控制电流I2与限流电阻R0的电阻值成反比，因此可以通过提高限流电阻R0的电阻值减小控制电流I2的电流值，继而可以降低整个振荡电路的工作电流，有利于降低电路的功耗。

继续参考图3，电流镜电路2111包括晶体管M2-M4。其中晶体管M2-M4的第一端都连接至电源电压VDD，晶体管M2-M4的控制端相互连接，作为所述电流镜电路2111的控制端，且电连接至所述放大器OPA的输出端。晶体管M2的第二端连接至放大器OPA的第一输入端，所述晶体管M2的第二端作为所述电流镜电路2111的第一输出端。晶体管M3的第二端连接至放大器OPA的第二输入端，晶体管M3的第二端作为所述电流镜电路2111的第二输出端。晶体管M4的第二端作为所述电流镜电路2111的第三输出端，以输出所述控制电流I2。

此外，对于环形振荡模块212而言，晶体管M4起到限流的作用，可以通过设置晶体管M4与环形振荡模块212中的晶体管MP1-MP3的导通电阻来调节所述控制电流I2的限流值。示例的，可以通过设置环形振荡器212的反相器中的晶体管的导通电阻远小于第四晶体管M4的导通电阻(具体可以设置环形振荡模块212中的晶体管MP1-MP3的导通电阻小于晶体管M4的导通电阻的十分之一)，以达到上述的限流作用。

如上所述，环形振荡模块212的振荡周期T＝3×t0＝3×R0×C0，因此环形振荡模块212的振荡周期与控制电流生成模块211中限流电阻的阻值和电容C0的电容值相关，与电源电压无关。并且可以选择零温度系数的限流电阻和电容，因而使得产生的振荡信号与温度无关；又或者，可以选择温度漂移特性为一正一负的限流电阻和电容的种类(例如，选择正温度系数的限流电阻，选择负温度系数的电容；或者选择负温度系数的限流电阻，选择正温度系数的电容)，使得产生的振荡信号与温度无关；又或者，可以在上述的振荡电路中加入校准电路，对电阻进行校准，以提高振荡电路的精度，适应于高精度系统的应用。

需要说明的是，上述给出的仅是本实用新型实施例的电流镜电路的一种实施方式，其它形式的电流镜电路也处于本实用新型的保护范围之内。

参考图6，图6示出根据本实用新型实施例的一种振荡电路的电路示意图。

作为一个非限制性的例子，放大器OPA包括偏置单元311、放大单元312以及输出单元313。其中，偏置单元311用于产生偏置电流，放大单元312与所述偏置单元311以及第一节点101和第二节点102连接，用于将第一节点101的电压与第二节点102的电压进行比较，以获得二者的误差信号，输出单元313与放大单元312连接，用于根据误差信号控制晶体管M2-M4的输出电流，以调整所述控制电流I2。放大器OPA构成负反馈结构，第二节点102的误差信号会得到一个负反馈信息，所以在放大器OPA的负反馈调节下第二节点102的电压等于第一节点101的偏置电压Vb，此外由于电流镜电路2111的第一输出端的输出电流I0流经第一节点101，电流镜电路2111的第二输出端的的输出电流I1流经第二节点102，所以可以得到I2＝I1＝I0＝Vb/R0。

如图6所示，偏置单元311包括晶体管M5，晶体管M5的第一端连接至电源电压VDD，控制端与晶体管M2-M4的控制端连接，第二端用于输出所述偏置电流。

放大单元312包括晶体管M6-M9。晶体管M6和晶体管M8串联连接在晶体管M5的第二端与地之间，晶体管M6的控制端连接至第一节点101，晶体管M8的第一端和控制端连接构成二极管结构。晶体管M7和晶体管M9串联连接在晶体管M5的第二端与地之间，晶体管M7的控制端连接至第二节点102，晶体管M9的第一端和控制端连接构成二极管结构。晶体管M6和晶体管M7作为放大器的输入管对，将第一节点101和第二节点102的电压差转换为电流差，以得到所述误差信号，所述晶体管M6和晶体管M7的第二端用于输出所述误差信号。

输出单元313包括晶体管M10-M13。晶体管M10和晶体管M12串联连接在电源电压VDD和地之间，且晶体管M12的控制端电连接至晶体管M6的第二端。晶体管M11和晶体管M13串联连接在电源电压VDD和地之间，且晶体管M13的控制端电连接至晶体管M7的第二端。晶体管M10和晶体管M11的控制端相互连接，且晶体管M10的第二端连接至晶体管M10和晶体管M11的控制端的中间节点，晶体管M10和晶体管M11之间构成电流镜。此外，晶体管M11和晶体管M13的中间节点作为放大器OPA的输出节点，且与晶体管M2-M5的控制端连接于节点103。

晶体管M6和晶体管M7将第一节点101和第二节点102的电压差转换为电流差，然后经过晶体管M8、晶体管M9、晶体管M12以及晶体管M13镜像到晶体管M10和晶体管M11，最终晶体管M6和晶体管M7的电流差在第三节点103放大输出。

晶体管M1的控制端和第一端连接至第一节点101，第二端接地。电阻R0选自零温度系数的P掺杂型POLY电阻，其第一端连接至第二节点102，第二端接地。此外，环形振荡模块212的结构如上述实施例所示，在此不再赘述。并且环形振荡模块212中的电容C0选自零温度系数的金属-金属电容。

因为环形振荡模块212的振荡周期仅与限流电阻R0的阻值和电容C0的电容值相关，并且由于限流电阻R0和电容C0分别选自温漂为零的电阻和电容，或者限流电阻R0和电容C0分别选自温度系数一正一负能相互抵消的电阻和电容，因此产生的振荡信号的频率与温度和电源电压无关，频率精度更高，适应于高精度系统的应用。

在上述实施例中，晶体管M2-M13选自MOSFET(简称MOS管)，在MOS管的导通时，电流从第一端流至第二端，PMOS管的第一端、第二端和控制端分别为源极、漏极和栅极，NMOS管的第一端、第二端和控制端分别为漏极、源极和栅极。

作为一个非限制性的例子，晶体管M2-M7以及晶体管M10和晶体管M11选自PMOS管，晶体管M1、晶体管M8、晶体管M9以及晶体管M12和晶体管M13选自NMOS管。

综上所述，本实用新型实施例提供的振荡电路包括控制电流生成模块和环形振荡模块。控制电流生成模块用于提供控制电流，并根据偏置电压和限流电阻值之间的比值限定所述控制电流；环形振荡模块用于根据控制电流产生具有设定频率的振荡信号。由于控制电流生成模块产生的控制电流仅与内部偏置电压及限流电阻的阻值相关，偏置电压和环形振荡模块内部的反相器的翻转阈值电压近似相等且温漂特性一致，因此得到的振荡电路的振荡周期仅与限流电阻的阻值和环形振荡模块内部电容的电容值相关，与电源电压无关。并且由于限流电阻和电容分别选自温漂为零的电阻和电容，或者限流电阻和电容分别选自温度系数一正一负能相互抵消的电阻和电容，因而环形振荡模块产生的振荡信号的频率不随电源电压和温度的变化而变化，精度更高，适应于高精度系统的应用。

此外，由于控制电流与限流电阻的电阻值成反比，因此可以通过提高限流电阻的电阻值减小控制电流，继而可以降低整个振荡电路的工作电流，降低电路的功耗。并且本实用新型采用的反馈环路自偏置电流源结构明显简化了整体结构，环形振荡模块由于限流的原因工作在一个较低的振荡幅度下，有效地降低电路的功耗，同时也可以有效地降低采用该振荡电路的时钟电路的功耗。具体的，在-40～85℃的温度范围内，校准后的环形振荡模块在正常电源电压范围内可以实现±3％的频率精度，并且在1MHz以下的频率内可以得到小于1uA的电路功耗。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本实用新型的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该实用新型仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本实用新型的原理和实际应用，从而使所属技术领域技术人员能很好地利用本实用新型以及在本实用新型基础上的修改使用。本实用新型仅受权利要求书及其全部范围和等效物的限制。

Claims (31)

1.一种振荡电路，其特征在于，包括：

控制电流生成模块，根据偏置电压和限流电阻之间的比值产生一控制电流；以及

环形振荡模块，与所述控制电流生成模块连接，根据所述控制电流生成具有设定频率的振荡信号，

所述环形振荡模块包括：

多个反相器，所述多个反相器依次级联成环形回路，最后一级所述反相器的输出端输出所述振荡信号；以及

多个电容，分别连接在相应的所述反相器的输出端与参考地之间，

其中，所述偏置电压与所述反相器的翻转阈值电压温漂特性一致。

2.根据权利要求1所述的振荡电路，其特征在于，所述控制电流生成模块包括：

放大器，包括第一输入端、第二输入端以及输出端；

第一晶体管，所述第一晶体管的第一端和控制端短接，并与所述放大器的第一输入端连接于第一节点，第二端接地；

限流电阻，所述限流电阻的第一端与所述放大器的第二输入端连接于第二节点，第二端接地；以及

电流镜电路，包括第一至第三输出端以及控制端，第一输出端与所述第一节点连接，第二输出端与所述第二节点连接，所述第三输出端输出所述控制电流，所述控制端与所述放大器的输出端连接。

3.根据权利要求2所述的振荡电路，其特征在于，所述电流镜电路包括第二至第四晶体管，

其中，所述第二至第四晶体管的第一端均与电源电压连接，

所述第二至第四晶体管的控制端彼此连接以作为所述电流镜电路的控制端，

第二晶体管的第二端作为所述第一输出端以连接至所述第一节点，

第三晶体管的第二端作为所述第二输出端以连接至所述第二节点，

所述第四晶体管的第二端作为所述第三输出端以输出所述控制电流。

4.根据权利要求3所述的振荡电路，其特征在于，每个所述反相器都包括：

依次串联连接于所述第三输出端与地之间的第五晶体管和第六晶体管，

所述第五晶体管和所述第六晶体管的控制端彼此连接以作为所述反相器的输入端，

所述第五晶体管和所述第六晶体管的中间节点作为所述反相器的输出端。

5.根据权利要求4所述的振荡电路，其特征在于，所述第一晶体管和所述第六晶体管为NMOS管，

所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管为PMOS管。

6.根据权利要求5所述的振荡电路，其特征在于，所述偏置电压约等于MOS管的阈值电压。

7.根据权利要求6所述的振荡电路，其特征在于，所述反相器的翻转阈值电压约等于MOS管的阈值电压。

8.根据权利要求7所述的振荡电路，其特征在于，所述偏置电压约等于所述反相器的翻转阈值电压，所述振荡信号的振荡周期为：

T＝n×R0×C0

其中，n表示所述反相器的数量，且n为大于0的奇数，R0表示所述限流电阻的电阻值，C0表示所述电容的电容值。

9.根据权利要求2所述的振荡电路，其特征在于，所述限流电阻为零温度系数电阻，所述多个电容为零温度系数电容。

10.根据权利要求2所述的振荡电路，其特征在于，所述限流电阻为正温度系数电阻，所述多个电容为负温度系数电容，或者所述限流电阻为负温度系数电阻，所述多个电容为正温度系数电容。

11.根据权利要求4所述的振荡电路，其特征在于，所述第五晶体管的导通电阻小于所述第四晶体管的导通电阻的十分之一。

12.根据权利要求2所述的振荡电路，其特征在于，所述放大器包括：

偏置单元，产生偏置电流；

放大单元，与所述偏置单元、所述第一节点以及所述第二节点连接，将所述第一节点的电压与所述第二节点的电压进行比较，以获得二者之间放大后的误差信号；以及

输出单元，与所述放大单元以及所述电流镜电路的控制端连接，用于根据所述误差信号控制所述第二至第四晶体管的输出电流，从而调整所述控制电流。

13.根据权利要求12所述的振荡电路，其特征在于，所述偏置单元包括：

第七晶体管，第一端连接至电源电压，控制端连接至所述电流镜电路的控制端，第二端提供所述偏置电流。

14.根据权利要求13所述的振荡电路，其特征在于，所述放大单元包括：

串联连接在所述第七晶体管的第二端与地之间的第八晶体管和第九晶体管，所述第八晶体管的控制端连接至所述第一节点，所述第九晶体管的控制端与第一端相互连接；以及

串联连接在所述第七晶体管的第二端与地之间的第十晶体管和第十一晶体管，所述第十晶体管的控制端连接至所述第二节点，所述第十一晶体管的控制端与第一端相互连接，

所述第八晶体管和所述第十晶体管的第二端输出所述误差信号。

15.根据权利要求14所述的振荡电路，其特征在于，所述输出单元包括：

串联连接在所述电源电压与地之间的第十二晶体管和第十三晶体管；以及

串联连接在电源电压与地之间的第十四晶体管和第十五晶体管，

所述第十三晶体管的控制端连接至所述第八晶体管的第二端，所述第十五晶体管的控制端连接至所述第十晶体管的第二端，所述第十三晶体管和所述第十五晶体管采用镜像方式从所述放大单元获得所述误差信号，

所述十二晶体管和所述第十四晶体管构成电流镜，所述第十四晶体管的第二端与所述电流镜电路的控制端连接于第三节点。

16.根据权利要求15所述的振荡电路，其特征在于，所述第七晶体管、所述第八晶体管、所述第十晶体管、所述第十二晶体管以及所述第十四晶体管为PMOS管，

所述第九晶体管、所述第十一晶体管、所述第十三晶体管以及所述第十五晶体管为NMOS管。

17.一种时钟电路，其特征在于，包括：

振荡电路，生成具有设定频率的振荡信号；以及

整形电路，根据所述振荡信号整形得到时钟信号，

所述振荡电路包括：

控制电流生成模块，根据偏置电压和限流电阻之间的比值产生一控制电流；以及

环形振荡模块，与所述控制电流生成模块连接，根据所述控制电流生成具有设定频率的振荡信号，

所述环形振荡模块包括：

多个反相器，所述多个反相器依次级联成环形回路，最后一级所述反相器的输出端输出所述振荡信号；以及

多个电容，分别连接在相应的所述反相器的输出端与参考地之间，

其中，所述偏置电压与所述反相器的翻转阈值电压温漂特性一致。

18.根据权利要求17所述的时钟电路，其特征在于，所述控制电流生成模块包括：

放大器，包括第一输入端、第二输入端以及输出端；

第一晶体管，所述第一晶体管的第一端和控制端短接，并与所述放大器的第一输入端连接于第一节点，第二端接地；

限流电阻，所述限流电阻的第一端与所述放大器的第二输入端连接于第二节点，第二端接地；以及

电流镜电路，包括第一至第三输出端以及控制端，第一输出端与所述第一节点连接，第二输出端与所述第二节点连接，所述第三输出端输出所述控制电流，所述控制端与所述放大器的输出端连接。

19.根据权利要求18所述的时钟电路，其特征在于，所述电流镜电路包括第二至第四晶体管，

其中，所述第二至第四晶体管的第一端均与电源电压连接，

所述第二至第四晶体管的控制端彼此连接以作为所述电流镜电路的控制端，

第二晶体管的第二端作为所述第一输出端以连接至所述第一节点，

第三晶体管的第二端作为所述第二输出端以连接至所述第二节点，

所述第四晶体管的第二端作为所述第三输出端以输出所述控制电流。

20.根据权利要求19所述的时钟电路，其特征在于，每个所述反相器都包括：

依次串联连接于所述第三输出端与地之间的第五晶体管和第六晶体管，

所述第五晶体管和所述第六晶体管的控制端彼此连接以作为所述反相器的输入端，

所述第五晶体管和所述第六晶体管的中间节点作为所述反相器的输出端。

21.根据权利要求20所述的时钟电路，其特征在于，所述第一晶体管和所述第六晶体管为NMOS管，

所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管为PMOS管。

22.根据权利要求21所述的时钟电路，其特征在于，所述偏置电压约等于MOS管的阈值电压。

23.根据权利要求22所述的时钟电路，其特征在于，所述反相器的翻转阈值电压约等于MOS管的阈值电压。

24.根据权利要求23所述的时钟电路，其特征在于，所述偏置电压约定于所述反相器的翻转阈值电压，所述振荡信号的振荡周期为：

T＝n×R0×C0

其中，n表示所述反相器的数量，且n为大于0的奇数，R0表示所述限流电阻的电阻值，C0表示所述电容的电容值。

25.根据权利要求18所述的时钟电路，其特征在于，所述限流电阻为零温度系数电阻，所述多个电容为零温度系数电容。

26.根据权利要求18所述的时钟电路，其特征在于，所述限流电阻为正温度系数电阻，所述多个电容为负温度系数电容，或者所述限流电阻为负温度系数电阻，所述多个电容为正温度系数电容。

27.根据权利要求18所述的时钟电路，其特征在于，所述放大器包括：

偏置单元，产生偏置电流；

放大单元，与所述偏置单元、所述第一节点以及所述第二节点连接，将所述第一节点的电压与所述第二节点的电压进行比较，以获得二者之间放大后的误差信号；以及

输出单元，与所述放大单元以及所述电流镜电路的控制端连接，用于根据所述误差信号控制所述第二至第四晶体管的输出电流，从而调整所述控制电流。

28.根据权利要求27所述的时钟电路，其特征在于，所述偏置单元包括：

第七晶体管，第一端连接至电源电压，控制端连接至所述电流镜电路的控制端，第二端提供所述偏置电流。

29.根据权利要求28所述的时钟电路，其特征在于，所述放大单元包括：

串联连接在所述第七晶体管的第二端与地之间的第八晶体管和第九晶体管，所述第八晶体管的控制端连接至所述第一节点，所述第九晶体管的控制端与第一端相互连接；以及

串联连接在所述第七晶体管的第二端与地之间的第十晶体管和第十一晶体管，所述第十晶体管的控制端连接至所述第二节点，所述第十一晶体管的控制端与第一端相互连接，

所述第八晶体管和所述第十晶体管的第二端输出所述误差信号。

30.根据权利要求29所述的时钟电路，其特征在于，所述输出单元包括：

串联连接在所述电源电压与地之间的第十二晶体管和第十三晶体管；以及

串联连接在电源电压与地之间的第十四晶体管和第十五晶体管，

所述第十三晶体管的控制端连接至所述第八晶体管的第二端，所述第十五晶体管的控制端连接至所述第十晶体管的第二端，所述第十三晶体管和所述第十五晶体管采用镜像方式从所述放大单元获得所述误差信号，

所述十二晶体管和所述第十四晶体管构成电流镜，所述第十四晶体管的第二端与所述电流镜电路的控制端连接于第三节点。

31.根据权利要求30所述的时钟电路，其特征在于，所述第七晶体管、所述第八晶体管、所述第十晶体管、所述第十二晶体管以及所述第十四晶体管为PMOS管，

所述第九晶体管、所述第十一晶体管、所述第十三晶体管以及所述第十五晶体管为NMOS管。

Images