CN107241083B - 一种高精度自偏置时钟电路及相应的自偏置电路 - Google Patents

一种高精度自偏置时钟电路及相应的自偏置电路 Download PDF

Info

Publication number
CN107241083B
CN107241083B CN201710414743.7A CN201710414743A CN107241083B CN 107241083 B CN107241083 B CN 107241083B CN 201710414743 A CN201710414743 A CN 201710414743A CN 107241083 B CN107241083 B CN 107241083B
Authority
CN
China
Prior art keywords
circuit
current
electrically connected
self
current output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710414743.7A
Other languages
English (en)
Other versions
CN107241083A (zh
Inventor
李春生
周玉洁
孙坚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Hangxin Electronic Technology Co ltd
Original Assignee
Shanghai Aisinochip Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Aisinochip Electronic Technology Co ltd filed Critical Shanghai Aisinochip Electronic Technology Co ltd
Priority to CN201710414743.7A priority Critical patent/CN107241083B/zh
Publication of CN107241083A publication Critical patent/CN107241083A/zh
Application granted granted Critical
Publication of CN107241083B publication Critical patent/CN107241083B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators

Abstract

本发明公开了一种高精度自偏置时钟电路及相应的自偏置电路，包括启动电路、自偏置电路以及振荡器电路；其中，所述自偏置电路通过设置一运算放大器，利用运算放大器的负反馈作用实现电压基准，从而不需要额外的基准电压，避免了额外的电路面积和功耗开销。此外，本发明利用电阻和电容的温度系数小的特性，产生与温度无关的时钟信号，提高了时钟信号的精度。

Description

一种高精度自偏置时钟电路及相应的自偏置电路
技术领域
本发明涉及时钟发生器技术领域，尤其涉及一种高精度自偏置时钟电路及相应的自偏置电路。
背景技术
在集成电路领域，需要时钟电路给数字电路提供时钟。传统的时钟电路通常使用石英振荡器以提供一正确的参考时钟信号，但高精确性及低噪声的石英振荡器却非常昂贵，另外，基于石英晶体的时钟电路需要一个外接石英晶体，不利于系统集成。
为了使得时钟电路能够适应于系统集成，公开号为CN1614893、名称为“一种时钟发生器及相关的偏置电路”的中国专利申请提出了一种时钟发生器，参见图1，该时钟发生器由二极管228、电流源230、电阻224和运算放大器226构成电流源产生电路。利用二极管228的低噪声特性提供合适的控制电流。然而，该振荡器的时钟频率由二极管228的温度特性决定，受温度影响较大，导致其精度不高。
因此，在高精度系统应用中，无法使用图1的时钟发生器。需要设计一种新型时钟电路，产生高精度时钟。
发明内容
本发明的目的在于提供一种高精度自偏置时钟电路及相应的自偏置电路，以提高时钟电路的温度稳定性，提高其产生的时钟信号的精度。
为了解决上述技术问题，本发明采用了如下的技术方案：
一种高精度自偏置时钟电路，包括启动电路、自偏置电路以及振荡器电路；
所述启动电路用于输出一控制信号给所述自偏置电路，使其产生一启动电流；
所述自偏置电路在所述启动电流的作用下输出一控制电流给所述振荡器电路，所述振荡器电路中包括第一电容，所述控制电流对所述第一电容进行充电，且所述第一电容上的第一电压反馈至所述启动电路；
所述振荡器电路在所述控制电流的作用下输出一时钟信号，当所述第一电压达到第一预设值后，所述启动电路在所述第一电压的作用下关闭；且在所述第一电压达到第二预设值后，所述振荡器电路产生的时钟信号保持稳定；
所述自偏置电路具体包括：
一电流镜像电路，其包含一第一电流输出端、一第二电流输出端以及一控制端，所述第二电流输出端电连接于所述振荡器电路的输入端用于输出所述控制电流；所述第一电流输出端输出所述启动电流；所述第二电流输出端输出的该控制电流为映射所述第一电流输出端的电流信号；所述控制端与所述启动电路的输出端电连接，用于接受所述启动电路输出的控制信号；
一电阻，其一端电连接至所述第一电流输出端，其另一端接地；
一运算放大器，包括第一输入端、第二输入端以及输出端，所述第一输入端电连接至所述第一电流输出端，所述第二输入端电连接至所述第二电流输出端，且所述第二输入端电连接至所述启动电路；
一稳压电容，其一端电连接至所述第二电流输出端，另一端接地；
其中，所述振荡器电路产生的时钟信号的频率仅与所述电阻及所述第一电容相关。
在本发明的一个实施例中，所述电流镜像电路包括第一PMOS管以及第二PMOS管；其中：
所述第一PMOS管的源极与所述第二PMOS管的源极均电连接至一电压源；
所述第一PMOS管的漏极电连接至所述运算放大器的第一输入端,所述第一PMOS管的漏极作为所述第一电流输出端；
所述第二PMOS管的漏极电连接于所述振荡器电路的输入端,所述第二PMOS管的漏极作为所述第二电流输出端；
所述第一PMOS管的栅极与所述第二PMOS管的栅极共接，作为所述电流镜像电路的控制端，且电连接至所述运算放大器的输出端。
在本发明的一个实施例中，所述启动电路具体包括第三PMOS管、第一NMOS管以及第二NMOS管，其中：
所述第三PMOS管的源极电连接至一电压源，其栅极接地，其漏极电连接至所述第一NMOS管的漏极以及所述第二NMOS管的栅极；
所述第一NMOS管的源极接地，其栅极电连接至所述运算放大器的第二输入端；
所述第二NMOS管的源极接地，其漏极作为所述启动电路的输出端电连接至所述电流镜像电路的控制端。
在本发明的一个实施例中，所述振荡器电路包括一正交环形振荡器结构。
在本发明的一个实施例中，所述正交环形振荡器结构包括两个反相器环以及多个第一电容，每个反相器环包括多级反相器，前一级反相器的输出接下一级反相器的输入，且前一级反相器的输出连接一第一电容的一端，该第一电容的另一端接地，依此类推，最后一级反相器的输出接第一级反相器的输入；其中，所有反相器的电流由所述控制电流提供。
在本发明的一个实施例中，所述振荡器电路还包括一缓冲器，所述缓冲器的输入端与所述正交环形振荡器结构的输出端电连接，所述缓冲器的输出端用于输出时钟信号。
一种自偏置电路，用于控制振荡器电路，包括：
一电流镜像电路，其包含一第一电流输出端、一第二电流输出端以及一控制端，所述第二电流输出端电连接于所述振荡器电路的输入端用于输出所述控制电流；所述第二电流输出端输出的该控制电流为映射所述第一电流输出端的电流信号；所述控制端用于接受一控制信号；
一电阻，其一端电连接至所述第一电流输出端，其另一端接地；
一运算放大器，包括第一输入端、第二输入端以及输出端，所述第一输入端电连接至所述第一电流输出端，所述第二输入端电连接至所述第二电流输出端；
一稳压电容，其一端电连接至所述第二电流输出端，另一端接地。
在本发明的一个实施例中，所述电流镜像电路包括第一PMOS管以及第二PMOS管；其中：
所述第一PMOS管的源极与所述第二PMOS管的源极均电连接至一电压源；
所述第一PMOS管的漏极电连接至所述运算放大器的第一输入端,所述第一PMOS管的漏极作为所述第一电流输出端；
所述第二PMOS管的漏极电连接于所述振荡器电路的输入端,所述第二PMOS管的漏极作为所述第二电流输出端；
所述第一PMOS管的栅极与所述第二PMOS管的栅极共接，作为所述电流镜像电路的控制端，且电连接至所述运算放大器的输出端。
本发明由于采用以上技术方案，使之与现有技术相比，具有以下的优点和积极效果：
1)本发明的提供的高精度自偏置时钟电路，其自偏置电路包括一运算放大器，该运算放大器的第一输入端与一电阻的一端电连接，该电阻的另一端接地；该运算放大器的第二输入端与振荡器电路的输入端电连接；因而可保证整个电路稳定后，该电阻上的电压与加载在振荡器电路上的电压相等；从而使得该自偏置电路不需要额外的基准电路，避免了额外的电路面积和功耗开销；
2)本发明的提供的高精度自偏置时钟电路，其输出的时钟信号的频率仅与电阻及第一电容相关，由于电阻和电容的温度系数很小，因而产生的时钟信号与温度无关，精度高，特别适用于高精度系统的应用。
当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
图1为现有的时钟发生器的电路结构示意图；
图2为本发明实施例提供的高精度自偏置时钟电路的示意图；
图3为本发明实施例提供的正交环形振荡器结构的示意图。
符号说明：
100-启动电路，200-自偏置电路，300-振荡器电路，VDD-高电平参考电压，P0-第三PMOS管,N1-第一NMOS管,N2-第二NMOS管孔，I0-启动电流，I1-控制电流，P1-第一PMOS管，P2-第二PMOS管，OPA-运算放大器，R-电阻，C0-稳压电容，INV-反相器，C-第一电容，BUF-缓冲器，CLK0-时钟信号，VR-运算放大器的第一输入端的电压，VDDI-第二预设电压值
具体实施方式
以下结合附图和具体实施例对本发明提出的高精度自偏置时钟电路及相应的自偏置电路作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。
请参考图2，如图2所示，本发明实施例提供的高精度自偏置时钟电路包括启动电路100、自偏置电路200以及振荡器电路300；其中：
启动电路100用于输出一控制信号给自偏置电路200，使其产生一启动电流I0；自偏置电路100在启动电流I0的作用下输出一控制电流I1给振荡器电路300，振荡器电路300中包括第一电容C，控制电流I1对第一电容C进行充电，且第一电容C上的第一电压反馈至启动电路100；振荡器电路300在控制电流I1的作用下输出一时钟信号CLK0，当所述第一电压达到第一预设值后，所述启动电路100在所述第一电压的作用下关闭；且在所述第一电压达到第二预设值VDDI后，所述振荡器电路300产生的时钟信号CLK0保持稳定。其中，自偏置电路200具体包括：
一电流镜像电路，其包含一第一电流输出端、一第二电流输出端以及一控制端，第二电流输出端电连接于振荡器电路300的输入端用于输出控制电流I1；第一电流输出端输出启动电流I0；第二电流输出端输出的该控制电流I1为映射第一电流输出端的电流信号；控制端与启动电路100的输出端电连接，用于接受启动电路输出的控制信号；
一电阻R，其一端电连接至第一电流输出端，其另一端接地；
一运算放大器OPA，包括第一输入端、第二输入端以及输出端，所述第一输入端电连接至第一电流输出端，第二输入端电连接至第二电流输出端，且第二输入端电连接至启动电路100；
一稳压电容C0，其一端电连接至第二电流输出端，另一端接地；
其中，振荡器电路300产生的时钟信号CLK0的频率仅与电阻R及第一电容C相关。由于电阻和电容的温度系数很小，因而产生的时钟信号与温度无关，精度高，特别适用于高精度系统的应用。
此外，由于自偏置电路200包括一运算放大器OPA，该运算放大器OPA的第一输入端与一电阻R的一端电连接，该电阻R的另一端接地；该运算放大器OPA的第二输入端与振荡器电路300的输入端电连接；因而可保证整个电路稳定后，该电阻上的电压VR与加载在振荡器电路上300的电压相等；从而使得该自偏置电路200不需要额外的基准电路，避免了额外的电路面积和功耗开销。
作为一具体实施例，该电流镜像电路具体包括第一PMOS管P1以及第二PMOS管P2；其中,所述第一PMOS管P1的源极与所述第二PMOS管P2的源极均电连接至一电压源VDD；所述第一PMOS管P1的漏极电连接至所述运算放大器OPA的第一输入端,所述第一PMOS管P1的漏极作为所述第一电流输出端，输出启动电流I0；所述第二PMOS管P2的漏极电连接于所述振荡器电路300的输入端,所述第二PMOS管P2的漏极作为所述第二电流输出端，输出控制电流I1；所述第一PMOS管P1的栅极与所述第二PMOS管P2的栅极共接，作为所述电流镜像电路的控制端，且电连接至所述运算放大器OPA的输出端。
需要注意的是，上述给出的仅是电流镜像电路的一种实施方式，其它形式的电流镜像电路也在本发明的保护范围之内。
作为一具体实施例，该启动电路具体包括第三PMOS管P0、第一NMOS管N1以及第二NMOS管N2，其中,所述第三PMOS管P0的源极电连接至一电压源VDD，其栅极接地，其漏极电连接至所述第一NMOS管N1的漏极以及所述第二NMOS管N2的栅极；所述第一NMOS管N1的源极接地，其栅极电连接至所述运算放大器OPA的第二输入端；所述第二NMOS管N2的源极接地，其漏极作为所述启动电路100的输出端电连接至所述电流镜像电路的控制端。
需要注意的是，上述给出的仅是启动电路的一种实施方式，其它形式的启动电路也在本发明的保护范围之内。
作为本发明的一个实施例，所述振荡器电路300包括一正交环形振荡器结构，如图3所示。具体地，所述正交环形振荡器结构包括两个反相器环以及多个第一电容C，每个反相器环包括多级反相器INV，前一级反相器的输出接下一级反相器的输入，且前一级反相器的输出连接一第一电容C的一端，该第一电容C的另一端接地，依此类推，最后一级反相器的输出接第一级反相器的输入；其中，所有反相器的电流由所述控制电流I1提供。在本实施例中，每个反相器环包括4级反相器，然而本发明并不以此为限，其还可以包括其它级的反相器，例如3级、5级等。
作为优选的方式，所述振荡器电路300还包括一缓冲器BUF，所述缓冲器BUF的输入端与所述正交环形振荡器结构的输出端电连接，所述缓冲器BUF的输出端用于输出时钟信号。缓冲器BUF的作用为对正交环形振荡器结构输出的时钟信号进行波形整形，使时钟信号的特性更好(上升沿与下降沿图形特性更好)。
同时，如图2所示，本发明还提供了一种自偏置电路，用于控制振荡器电路，包括：
一电流镜像电路，其包含一第一电流输出端、一第二电流输出端以及一控制端，第二电流输出端电连接于振荡器电路300的输入端用于输出控制电流I1；第一电流输出端输出启动电流I0；第二电流输出端输出的该控制电流I1为映射第一电流输出端的电流信号；控制端与启动电路100的输出端电连接，用于接受启动电路输出的控制信号；
一电阻R，其一端电连接至第一电流输出端，其另一端接地；
一运算放大器OPA，包括第一输入端、第二输入端以及输出端，所述第一输入端电连接至第一电流输出端，第二输入端电连接至第二电流输出端，且第二输入端电连接至启动电路100；
一稳压电容C0，其一端电连接至第二电流输出端，另一端接地；
由于自偏置电路200包括一运算放大器OPA，该运算放大器OPA的第一输入端与一电阻R的一端电连接，该电阻R的另一端接地；该运算放大器OPA的第二输入端与振荡器电路300的输入端电连接；因而可保证整个电路稳定后，该电阻上的电压VR与加载在振荡器电路上300的电压相等；从而使得该自偏置电路200不需要额外的基准电路，避免了额外的电路面积和功耗开销。
以下对本发明的原理进行具体说明：
如图2所示，当电压源上电后(即接高电平参考电压VDD后)，由于第三PMOS管P0的源极接高电压，其栅极接地，因此，第三PMOS管P0开启；第三PMOS管P0将第二NMOS管N2的栅极电压拉高至VDD，使得第二NMOS管N2开启；由于第二NMOS管N2的漏极接第一PMOS管P1的栅极，而第一PMOS管P1的源极接高电压，因而第一PMOS管P1开启，输出启动电流I0，同理，第二PMOS管P2开启，输出控制电流I1，基于电流镜的原理，I1＝k×I0,其中k为电流镜的比例系数。
控制电流I1对振荡器电路300中的第一电容C进行充电，当第一电容C上加载的第一电压达到第一预设电压值后，第一NMOS管N1开启，使得所述第一NMOS管N1的漏极电压拉低，从而使第二NMOS管N2关闭，也即使所述启动电路100关闭。其中第一预设电压值为第一NMOS管N1的阈值电压。也即启动电路100在自偏置电路200启动后自动退出，确保启动电路100不会对整个电路的正常工作有影响。
当第一电容C上加载的第一电压达到第二预设电压值VDDI后，充电完成，振荡器电路输出稳定的时钟信号CLK0。由于运算放大器OPA的负反馈作用，第二预设电压值VDDI与电阻上加载的电压VR相等，而VR＝I0×R，故VDDI＝I0×R。第一电容C的充电时间t＝VDDI×C/I1，时钟周期T＝N×t，可以得到T＝4R×C/k。因而可知，时钟信号的周期只与R和C相关，由于集成电路的R和C温度系数很小，从而可以得到不随温度变化的高精度时钟。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (5)

1.一种高精度自偏置时钟电路，其特征在于，包括启动电路、自偏置电路以及振荡器电路；
所述启动电路用于输出一控制信号给所述自偏置电路，使其产生一启动电流；
所述启动电路具体包括第三PMOS管、第一NMOS管以及第二NMOS管，其中：
所述第三PMOS管的源极电连接至一电压源，其栅极接地，其漏极电连接至所述第一NMOS管的漏极以及所述第二NMOS管的栅极；
所述第一NMOS管的源极接地，其栅极电连接至所述运算放大器的第二输入端；
所述第二NMOS管的源极接地，其漏极作为所述启动电路的输出端电连接至所述电流镜像电路的控制端；所述自偏置电路在所述启动电流的作用下输出一控制电流给所述振荡器电路，所述振荡器电路中包括第一电容，所述控制电流对所述第一电容进行充电，且所述第一电容上的第一电压反馈至所述启动电路；
所述振荡器电路在所述控制电流的作用下输出一时钟信号，当所述第一电压达到第一预设值后，所述启动电路在所述第一电压的作用下关闭；且在所述第一电压达到第二预设值后，所述振荡器电路产生的时钟信号保持稳定；
所述自偏置电路具体包括：
一电流镜像电路，其包含一第一电流输出端、一第二电流输出端以及一控制端，所述第二电流输出端电连接于所述振荡器电路的输入端用于输出所述控制电流；所述第一电流输出端输出所述启动电流；所述第二电流输出端输出的该控制电流为映射所述第一电流输出端的电流信号；所述控制端与所述启动电路的输出端电连接，用于接受所述启动电路输出的控制信号；
一电阻，其一端电连接至所述第一电流输出端，其另一端接地；
一运算放大器，包括第一输入端、第二输入端以及输出端，所述第一输入端电连接至所述第一电流输出端，所述第二输入端电连接至所述第二电流输出端，且所述第二输入端电连接至所述启动电路；
一稳压电容，其一端电连接至所述第二电流输出端，另一端接地；
其中，所述振荡器电路产生的时钟信号的频率仅与所述电阻及所述第一电容相关。
2.如权利要求1所述的高精度自偏置时钟电路，其特征在于，所述电流镜像电路包括第一PMOS管以及第二PMOS管；其中：
所述第一PMOS管的源极与所述第二PMOS管的源极均电连接至一电压源；
所述第一PMOS管的漏极电连接至所述运算放大器的第一输入端,所述第一PMOS管的漏极作为所述第一电流输出端；
所述第二PMOS管的漏极电连接于所述振荡器电路的输入端，所述第二PMOS管的漏极作为所述第二电流输出端；
所述第一PMOS管的栅极与所述第二PMOS管的栅极共接，作为所述电流镜像电路的控制端，且电连接至所述运算放大器的输出端。
3.如权利要求1所述的高精度自偏置时钟电路，其特征在于，所述振荡器电路包括一正交环形振荡器结构。
4.如权利要求3所述的高精度自偏置时钟电路，其特征在于，所述正交环形振荡器结构包括两个反相器环以及多个第一电容，每个反相器环包括多级反相器，前一级反相器的输出接下一级反相器的输入，且前一级反相器的输出连接一第一电容的一端，该第一电容的另一端接地，依此类推，最后一级反相器的输出接第一级反相器的输入；其中，所有反相器的电流由所述控制电流提供。
5.如权利要求4所述的高精度自偏置时钟电路，其特征在于，所述振荡器电路还包括一缓冲器，所述缓冲器的输入端与所述正交环形振荡器结构的输出端电连接，所述缓冲器的输出端用于输出时钟信号。
CN201710414743.7A 2017-06-05 2017-06-05 一种高精度自偏置时钟电路及相应的自偏置电路 Active CN107241083B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710414743.7A CN107241083B (zh) 2017-06-05 2017-06-05 一种高精度自偏置时钟电路及相应的自偏置电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710414743.7A CN107241083B (zh) 2017-06-05 2017-06-05 一种高精度自偏置时钟电路及相应的自偏置电路

Publications (2)

Publication Number Publication Date
CN107241083A CN107241083A (zh) 2017-10-10
CN107241083B true CN107241083B (zh) 2020-08-04

Family

ID=59985823

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710414743.7A Active CN107241083B (zh) 2017-06-05 2017-06-05 一种高精度自偏置时钟电路及相应的自偏置电路

Country Status (1)

Country Link
CN (1) CN107241083B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4207598A1 (en) * 2021-12-29 2023-07-05 EM Microelectronic-Marin SA Ring-oscillator control circuit and method thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107959476B (zh) * 2018-01-04 2024-04-19 湖南融创微电子有限公司 低功耗电流饥饿型振荡器电路
CN110502060B (zh) * 2018-05-18 2021-04-23 华润微集成电路(无锡)有限公司 恒定电流启动电路
CN109861688A (zh) * 2018-12-29 2019-06-07 成都锐成芯微科技股份有限公司 一种时钟产生电路
CN112152591B (zh) * 2020-09-29 2024-03-12 北京欧铼德微电子技术有限公司 张弛振荡器和电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104699159A (zh) * 2015-02-11 2015-06-10 中国科学院微电子研究所 一种c类反相器的恒定跨导偏置电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4471326A (en) * 1981-04-30 1984-09-11 Rca Corporation Current supplying circuit as for an oscillator
US6526111B1 (en) * 1998-11-23 2003-02-25 Sigmatel, Inc. Method and apparatus for phase locked loop having reduced jitter and/or frequency biasing
JP4902648B2 (ja) * 2005-06-15 2012-03-21 フリースケール セミコンダクター インコーポレイテッド 統合化された緩和型電圧制御発振器及び電圧制御発振方法
KR101241378B1 (ko) * 2008-12-05 2013-03-07 한국전자통신연구원 기준 바이어스 발생 회로
CN104579245B (zh) * 2014-04-16 2019-01-04 上海华虹宏力半导体制造有限公司 Rc振荡器
US9917507B2 (en) * 2015-05-28 2018-03-13 Sandisk Technologies Llc Dynamic clock period modulation scheme for variable charge pump load currents
CN106067814B (zh) * 2016-06-02 2018-12-07 中国科学技术大学先进技术研究院 一种低噪声高精度的宽带多相时钟产生器
CN106444344B (zh) * 2016-10-13 2018-11-06 东南大学 一种基于自偏置频率锁定环的高稳定时钟产生电路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104699159A (zh) * 2015-02-11 2015-06-10 中国科学院微电子研究所 一种c类反相器的恒定跨导偏置电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Self-biased high-bandwidth low-jitter 1-to-4096 multiplier clock generator PLL;John G. Maneatis;《DAC "03: Proceedings of the 40th annual Design Automation Conference》;20030630;688-690页 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4207598A1 (en) * 2021-12-29 2023-07-05 EM Microelectronic-Marin SA Ring-oscillator control circuit and method thereof
EP4207599A1 (en) * 2021-12-29 2023-07-05 EM Microelectronic-Marin SA Ring-oscillator control circuit and method thereof
US11843381B2 (en) 2021-12-29 2023-12-12 Em Microelectronic-Marin Sa Ring-oscillator control circuit and method thereof

Also Published As

Publication number Publication date
CN107241083A (zh) 2017-10-10

Similar Documents

Publication Publication Date Title
CN107241083B (zh) 一种高精度自偏置时钟电路及相应的自偏置电路
CN107681994B (zh) 一种振荡器电路
CN110212902B (zh) 一种上电复位电路
KR100788346B1 (ko) 밴드 갭 기준전압 발생회로
KR20170108924A (ko) 자기-바이어스 rc 발진 장치 및 램프 발생 장치를 구비하는 회로 장치 및 그의 방법
KR20100077271A (ko) 기준전압 발생회로
CN104300971B (zh) 一种频率稳定的环形振荡器
US20100194484A1 (en) Oscillator circuit and memory system
JP2007329855A (ja) 発振回路
CN109120258B (zh) 一种温度自补偿环形振荡器和一种时钟产生电路
CN110719102A (zh) 振荡电路及时钟电路
CN105071801A (zh) 抗工艺、电压、温度变化的低功耗尾电流型环形振荡电路
US8665029B2 (en) Oscillator module and reference circuit thereof
JP5814542B2 (ja) 発振回路
US20200153419A1 (en) Oscillator device
CN108540108B (zh) 一种ic内置振荡器电路及集成电路芯片
US8803619B1 (en) Relaxation oscillator with self-biased comparator
US8358175B2 (en) Oscillator architecture having fast response time with low current consumption and method for operating the oscillator architecture
CN110011644B (zh) 一种环形振荡器
CN108173520B (zh) 一种温度补偿的振荡器电路及方法
CN211352180U (zh) 振荡电路及时钟电路
TWI591459B (zh) Analog electronic clock
TWI790325B (zh) 自偏壓放大器
JP2008099093A (ja) 発振回路及び半導体装置
CN109245723B (zh) 一种片上rc振荡器电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 200233 Room 704, Building 2, No. 2570 Hechuan Road, Minhang District, Shanghai

Patentee after: Shanghai Hangxin Electronic Technology Co.,Ltd.

Address before: Room 5058, building B, 555 Dongchuan Road, Minhang District, Shanghai

Patentee before: SHANGHAI AISINOCHIP ELECTRONIC TECHNOLOGY Co.,Ltd.