CN109861688A - 一种时钟产生电路 - Google Patents
一种时钟产生电路 Download PDFInfo
- Publication number
- CN109861688A CN109861688A CN201811635468.2A CN201811635468A CN109861688A CN 109861688 A CN109861688 A CN 109861688A CN 201811635468 A CN201811635468 A CN 201811635468A CN 109861688 A CN109861688 A CN 109861688A
- Authority
- CN
- China
- Prior art keywords
- circuit
- sub
- capacitor
- clock generation
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000087 stabilizing effect Effects 0.000 claims abstract description 8
- 239000003990 capacitor Substances 0.000 claims description 39
- 238000009792 diffusion process Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 210000000080 chela (arthropods) Anatomy 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种时钟产生电路,涉及集成电路技术领域。该时钟产生电路包括锁相环路,所述锁相环路包括低通滤波器、差分转单端子电路、压控振荡器和分频器,所述时钟产生电路还包括连接于所述分频器的开关电容子电路,以及连接于所述低通滤波器的电流镜子电路和运算放大器子电路,所述运算放大器子电路还连接有稳压子电路和可变电阻。本发明的时钟产生电路通过将锁相环路和开关电容子电路进行结合,产生片上系统所需的高精度时钟信号,减小温度和电源电压变化对片上系统中振荡器的影响。
Description
技术领域
本发明涉及集成电路技术领域,特别是涉及一种时钟产生电路。
背景技术
随着集成电路快速发展,在SOC(System on Chip,片上系统)系统中,高精度、低温漂片上参考时钟产生器在低成本、低功耗NB-IOT(Narrow Band Internet of Things,窄带物联网)领域应用越来越广泛。例如:远程抄表、智能停车、智慧农业、可植入的生物医疗器件、无线传感器等。时钟产生器为NB-IOT设备和可携带医疗设备提供精准的系统时钟或者计数器,保证系统能够正常稳定的工作,温度和电源电压的变化是影响片上RC振荡器的频率稳定性最关键的因素。因此,设计一个对温度和电源电压变化不敏感的时钟产生器是未来的趋势所需。
发明内容
本发明的主要目的在于提供一种时钟产生电路,旨在减小温度和电源电压变化对振荡器的影响。
为实现上述目的,本发明提供一种时钟产生电路,包括锁相环路,所述锁相环路包括低通滤波器、差分转单端子电路、压控振荡器和分频器,所述时钟产生电路还包括连接于所述分频器的开关电容子电路,以及连接于所述低通滤波器的电流镜子电路和运算放大器子电路,所述运算放大器子电路还连接有稳压子电路和可变电阻;
所述可变电阻连接于所述运算放大器子电路以使其产生不同的控制电压;所述运算放大器子电路将不同的所述控制电压输出至所述锁相环路以控制所述压控振荡器产生不同的时钟频率,所述压控振荡器通过分频器将时钟频率输入至所述开关电容子电路,以对所述开关电容子电路进行充放电;所述压控振荡器将所述时钟频率输出至所述差分转单端子电路,以使所述差分转单端子电路输出时钟信号。
优选地,所述稳压子电路包括第一电阻、第一电容、第二电阻和第二电容;所述第一电阻的一端连接于所述运算放大器子电路、另一端接地;所述第一电容与所述第一电阻并联,其一端连接于所述运算放大器子电路、另一端接地;所述第二电阻和所述第二电容的一端连接于所述运算放大器子电路、另一端接地。
优选地,所述第一电阻和所述第二电阻的阻值相等。
优选地,所述开关电容子电路包括第三电容以及连接于所述分频器的第一开关和第二开关,所述第一开关的一端分别连接于所述第二开关的一端和所述第三电容的一端,所述第三电容的另一端和所述第二开关的另一端接地;所述第一开关的另一端连接于所述运算放大器子电路。
优选地,所述开关电容子电路还包括第三电容和第二电阻,所述第三电容的一端和所述第二电阻的一端连接于所述运算放大器子电路、另一端接地。
优选地,所述运算放大器子电路包括第一NMOS管和第二NMOS管,所述第一NMOS管源极连接于所述可变电阻、第一电阻和第一电容,漏极连接于所述电流镜子电路,基极与所述第二NMOS管的基极相连;所述第二NMOS管源极连接于所述第二电容、所述第二电阻和所述第一开关,漏极连接于所述电流镜子电路。
优选地,所述可变电阻的一端连接于所述运算放大器子电路、另一端接地。
优选地,所述电流镜子电路包括第一PMOS管和第二PMOS管,所述第一PMOS管和所述第二PMOS管的源极连接于电源、栅极相互连接;所述第一PMOS管的漏极连接于所述第一NMOS管的漏极、所述第一NMOS管和所述第二NMOS管的栅极以及所述第二PMOS管的栅极;所述第二PMOS管的漏极连接于所述第二NMOS管的漏极和所述低通滤波器。
优选地,所述第一电容、所述第二电容和所述第三电容为金属电容。
优选地,所述第一电阻、所述第二电阻和所述可变电阻均为多晶硅电阻和扩散电阻构成。
本发明的时钟产生电路通过将锁相环路和开关电容子电路进行结合,产生片上系统所需的高精度时钟信号,减小了温度和电源电压变化对片上系统中振荡器的影响。且由于电路结构比较简单,使得整个时钟产生电路功耗较低,能更好地应用于SOC系统。
附图说明
图1为本发明时钟产生电路的电路原理图。
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
下面结合附图对本发明进一步说明。
本发明提供一种时钟产生电路,如图1所示,包括锁相环路,所述锁相环路包括低通滤波器LPF、差分转单端子电路DTS、压控振荡器VCO和分频器N,所述时钟产生电路还包括连接于所述分频器N的开关电容子电路,以及连接于所述低通滤波器LPF的电流镜子电路和运算放大器子电路,所述运算放大器子电路还连接有稳压子电路和可变电阻R_t;
所述可变电阻R_t连接于所述运算放大器子电路以使其产生不同的控制电压;所述运算放大器子电路将不同的控制电压输出至所述锁相环路以控制所述压控振荡器VCO产生不同的时钟频率,所述压控振荡器VCO通过分频器N将时钟频率输入至所述开关电容子电路,以对所述开关电容子电路进行充放电;所述压控振荡器VCO将所述时钟频率输出至所述差分转单端子电路DTS,以使所述差分转单端子电路DTS输出时钟信号clk。
可变电阻R_t通过和开关电容子电路组合以产生不同的输出频率,并通过运算放大器子电路产生不同的控制电压,以控制压控振荡器VCO产生不同相位时钟来控制开关电容子电路。输出频率通过等式f=1/RC计算,其中f为输出频率,R为可变电阻的电阻值,C为开关电容子电路中的电容值。
锁相环路包括的低通滤波器LPF、差分转单端子电路DTS、压控振荡器VCO和分频器N均为现有技术中的常见电路。
优选地,所述稳压子电路包括第一电阻R1、第一电容C1、第二电阻R2和第二电容C2;所述第一电阻R1一端连接于所述运算放大器子电路、另一端接地;所述第一电容C1与所述第一电阻R1并联,其一端连接于所述运算放大器子电路、另一端接地;所述第二电容C2的一端和所述第二电阻R2的一端连接于所述运算放大器子电路、另一端接地。
在具体实施例中,所述第一电阻R1和所述第二电阻R2的阻值相等。
稳压子电路通过与运算放大器子电路组合,为时钟产生电路提供Vx1和Vx2两点钳位电压,使得Vx1和Vx2两点电压尽量相等,达到动态平衡。
优选地,所述开关电容子电路包括第三电容C3以及连接于所述分频器N的第一开关S1和第二开关S2,所述第一开关S1的一端分别连接于所述第二开关S2的一端和所述第三电容C3的一端,所述第三电容C3的另一端和所述第二开关S2的另一端接地;所述第一开关S1的另一端连接于所述运算放大器子电路。
分频器N接收压控振荡器VCO产生的不同相位时钟,以输出不同的频率分别控制第一开关S1和第二开关S2的开合,以控制第三电容C3的充放电。
优选地,所述运算放大器子电路包括第一NMOS管MN1和第二NMOS管MN2,所述第一NMOS管MN1源极连接于所述可变电阻R_t、第一电阻R1和第一电容C1,漏极连接于所述电流镜子电路,基极与所述第二NMOS管MN2的基极相连;所述第二NMOS管MN2源极连接于所述第二电容C2、所述第二电阻R2和所述第一开关S1,漏极连接于所述电流镜子电路。
在具体实施例中,所述可变电阻R_t的一端连接于所述运算放大器子电路、另一端接地。
优选地,所述电流镜子电路包括第一PMOS管MP1和第二PMOS管MP2,所述第一PMOS管MP1和所述第二PMOS管MP2的源极连接于电源、栅极相互连接;所述第一PMOS管MP1的漏极连接于所述第一NMOS管MN1的漏极、所述第一NMOS管MN1和所述第二NMOS管MN2的栅极以及所述第二PMOS管MP2的栅极;所述第二PMOS管MP2的漏极连接于所述第二NMOS管MN2的漏极和所述低通滤波器LPF。
优选地,所述第一电容C1、所述第二电容C2和所述第三电容C3为金属电容。
优选地,所述第一电阻R1、所述第二电阻R2和所述可变电阻R_t均为多晶硅电阻和扩散电阻构成。
电容基本没有温度系数引入,电容值不随温度和电压的变化;电阻由负温度系数的多晶硅电阻和正温度系数的扩散电阻构成,实现了零温度系数组合电阻;这样就实现了对温度和电源电压变化不敏感的高精度的时钟产生电路。
应当理解的是,以上仅为本发明的优选实施例,不能因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (9)
1.一种时钟产生电路,包括锁相环路,所述锁相环路包括依次连接的低通滤波器、压控振荡器、差分转单端子电路,以及分别连接于所述压控振荡器和所述差分转单端子电路的分频器,其特征在于,所述时钟产生电路还包括连接于所述分频器的开关电容子电路,以及连接于所述低通滤波器的电流镜子电路和运算放大器子电路,所述运算放大器子电路还连接有稳压子电路和可变电阻;
所述可变电阻连接于所述运算放大器子电路以使其产生不同的控制电压;所述运算放大器子电路将不同的所述控制电压输出至所述锁相环路以控制所述压控振荡器产生不同的时钟频率,所述压控振荡器通过分频器将时钟频率输入至所述开关电容子电路,以对所述开关电容子电路进行充放电;所述压控振荡器将所述时钟频率输出至所述差分转单端子电路,以使所述差分转单端子电路输出时钟信号。
2.根据权利要求1所述的时钟产生电路,其特征在于,所述稳压子电路包括第一电阻、第一电容、第二电阻和第二电容;所述第一电阻的一端连接于所述运算放大器子电路、另一端接地;所述第一电容与所述第一电阻并联,其一端连接于所述运算放大器子电路、另一端接地;所述第二电阻和所述第二电容的一端连接于所述运算放大器子电路、另一端接地。
3.根据权利要求2所述的时钟产生电路,其特征在于,所述第一电阻和所述第二电阻的阻值相等。
4.根据权利要求2所述的时钟产生电路,其特征在于,所述开关电容子电路包括第三电容以及连接于所述分频器的第一开关和第二开关,所述第一开关的一端分别连接于所述第二开关的一端和所述第三电容的一端,所述第三电容的另一端和所述第二开关的另一端接地;所述第一开关的另一端连接于所述运算放大器子电路。
5.根据权利要求4所述的时钟产生电路,其特征在于,所述运算放大器子电路包括第一NMOS管和第二NMOS管,所述第一NMOS管源极连接于所述可变电阻、第一电阻和第一电容,漏极连接于所述电流镜子电路,基极与所述第二NMOS管的基极相连;所述第二NMOS管源极连接于所述第二电容、所述第二电阻和所述第一开关,漏极连接于所述电流镜子电路。
6.根据权利要求5所述的时钟产生电路,其特征在于,所述可变电阻的一端连接于所述运算放大器子电路、另一端接地。
7.根据权利要求5所述的时钟产生电路,其特征在于,所述电流镜子电路包括第一PMOS管和第二PMOS管,所述第一PMOS管和所述第二PMOS管的源极连接于电源、栅极相互连接;所述第一PMOS管的漏极连接于所述第一NMOS管的漏极、所述第一NMOS管和所述第二NMOS管的栅极以及所述第二PMOS管的栅极;所述第二PMOS管的漏极连接于所述第二NMOS管的漏极和所述低通滤波器。
8.根据权利要求6所述的时钟产生电路,其特征在于,所述第一电容、所述第二电容和所述第三电容为金属电容。
9.根据权利要求6所述的时钟产生电路,其特征在于,所述第一电阻、所述第二电阻和所述可变电阻均为多晶硅电阻和扩散电阻构成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811635468.2A CN109861688A (zh) | 2018-12-29 | 2018-12-29 | 一种时钟产生电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811635468.2A CN109861688A (zh) | 2018-12-29 | 2018-12-29 | 一种时钟产生电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109861688A true CN109861688A (zh) | 2019-06-07 |
Family
ID=66893188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811635468.2A Pending CN109861688A (zh) | 2018-12-29 | 2018-12-29 | 一种时钟产生电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109861688A (zh) |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004201197A (ja) * | 2002-12-20 | 2004-07-15 | Sony Corp | 駆動回路および通信装置 |
CN2774005Y (zh) * | 2005-02-28 | 2006-04-19 | 崇贸科技股份有限公司 | 柔性启动装置 |
JP2007184778A (ja) * | 2006-01-06 | 2007-07-19 | Kawasaki Microelectronics Kk | リーク電流補償回路を備えたpll回路 |
CN202111688U (zh) * | 2011-07-01 | 2012-01-11 | 四川和芯微电子股份有限公司 | 电荷泵电路 |
US20120142287A1 (en) * | 2010-12-06 | 2012-06-07 | Kabushiki Kaisha Toshiba | Oscillator circuit, radio communication device and semiconductor integrated circuit |
CN203233361U (zh) * | 2013-04-25 | 2013-10-09 | 立锜科技股份有限公司 | 振荡电路 |
CN203423675U (zh) * | 2013-07-05 | 2014-02-05 | 成都锐成芯微科技有限责任公司 | 一种限频压控环形振荡器 |
US20140132308A1 (en) * | 2012-11-12 | 2014-05-15 | Stmicroelectronics International N.V. | Fast lock acquisition and detection circuit for phase-locked loops |
CN107241083A (zh) * | 2017-06-05 | 2017-10-10 | 上海爱信诺航芯电子科技有限公司 | 一种高精度自偏置时钟电路及相应的自偏置电路 |
CN107317567A (zh) * | 2016-04-26 | 2017-11-03 | 成都锐成芯微科技股份有限公司 | 低温度系数输出频率的rc振荡电路 |
CN108123715A (zh) * | 2017-12-19 | 2018-06-05 | 四川和芯微电子股份有限公司 | 倍频电路 |
CN108288962A (zh) * | 2018-02-11 | 2018-07-17 | 中国科学院微电子研究所 | 振荡器系统 |
-
2018
- 2018-12-29 CN CN201811635468.2A patent/CN109861688A/zh active Pending
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004201197A (ja) * | 2002-12-20 | 2004-07-15 | Sony Corp | 駆動回路および通信装置 |
CN2774005Y (zh) * | 2005-02-28 | 2006-04-19 | 崇贸科技股份有限公司 | 柔性启动装置 |
JP2007184778A (ja) * | 2006-01-06 | 2007-07-19 | Kawasaki Microelectronics Kk | リーク電流補償回路を備えたpll回路 |
US20120142287A1 (en) * | 2010-12-06 | 2012-06-07 | Kabushiki Kaisha Toshiba | Oscillator circuit, radio communication device and semiconductor integrated circuit |
CN202111688U (zh) * | 2011-07-01 | 2012-01-11 | 四川和芯微电子股份有限公司 | 电荷泵电路 |
US20140132308A1 (en) * | 2012-11-12 | 2014-05-15 | Stmicroelectronics International N.V. | Fast lock acquisition and detection circuit for phase-locked loops |
CN203233361U (zh) * | 2013-04-25 | 2013-10-09 | 立锜科技股份有限公司 | 振荡电路 |
CN203423675U (zh) * | 2013-07-05 | 2014-02-05 | 成都锐成芯微科技有限责任公司 | 一种限频压控环形振荡器 |
CN107317567A (zh) * | 2016-04-26 | 2017-11-03 | 成都锐成芯微科技股份有限公司 | 低温度系数输出频率的rc振荡电路 |
CN107241083A (zh) * | 2017-06-05 | 2017-10-10 | 上海爱信诺航芯电子科技有限公司 | 一种高精度自偏置时钟电路及相应的自偏置电路 |
CN108123715A (zh) * | 2017-12-19 | 2018-06-05 | 四川和芯微电子股份有限公司 | 倍频电路 |
CN108288962A (zh) * | 2018-02-11 | 2018-07-17 | 中国科学院微电子研究所 | 振荡器系统 |
Non-Patent Citations (6)
Title |
---|
FABIAN KHATEB 等: "Guest Editorial: Low-Voltage Integrated Circuits and Systems", 《CIRCUITS SYSTEMS AND SIGNAL PROCESSING》 * |
YU SONG 等: "A High-Performance PLL With a Low-Power Active Switched-Capacitor Loop Filter", 《CIRCUITS AND SYSTEMS II: EXPRESS BRIEFS, IEEE TRANSACTIONS ON》 * |
吴俊宏 等: "一种应用于FPGA时钟管理单元的锁相环设计", 《复旦学报(自然科学版)》 * |
宋佳 等: "应用于FPGA芯片时钟管理的锁相环设计实现", 《复旦学报(自然科学版)》 * |
徐大林 等: "一种用于高精度跟踪型RDC的压控振荡器", 《固体电子学研究与进展》 * |
涂玮: "3.2GHz带宽可线性调节的锁相环研究与设计", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106059538B (zh) | 一种自带工艺偏差校准功能的张弛振荡器 | |
CN103546123B (zh) | 一种高线性度的张弛振荡器 | |
CN103066942B (zh) | 一种超低功耗快速启动晶体振荡器电路 | |
TWI378646B (en) | Frequency synthesis system with self-calibrated loop stability and bandwidth | |
CN102983836B (zh) | 有源rc滤波器自动频率调谐电路 | |
US10116286B2 (en) | Reference clock signal generators and methods for generating a reference clock signal | |
CN105406829A (zh) | 一种增益连续可调的可变增益放大器 | |
US20150008988A1 (en) | Reactance-less oscillator | |
CN102931913B (zh) | 高精度振荡器 | |
CN109995325B (zh) | 一种低噪声rc振荡器 | |
US20200191660A1 (en) | Temperature sensor | |
Loo et al. | Fully-integrated timers for ultra-low-power Internet-of-Things nodes—Fundamentals and design techniques | |
CN109861688A (zh) | 一种时钟产生电路 | |
Kao et al. | A digitally-calibrated phase-locked loop with supply sensitivity suppression | |
CN109286369A (zh) | 一种压控振荡器、集成芯片及电子设备 | |
Rairigh et al. | Sinusoid signal generator for on-chip impedance spectroscopy | |
CN105227179A (zh) | 振荡电路 | |
TW200611096A (en) | Regulator circuit | |
CN102427342B (zh) | 开关电容时钟发生器 | |
CN104917519A (zh) | 锁相环电路 | |
JPH04133113A (ja) | 定電流回路および発振回路 | |
CN105048801B (zh) | 一种电压转换电路 | |
CN203423675U (zh) | 一种限频压控环形振荡器 | |
Shen et al. | A digitally-reconfigurable RC frequency generator using impedance IQ-balanced frequency-locked-loop with selectable phase mixing | |
CN209105123U (zh) | 一种振荡器电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190607 |
|
WD01 | Invention patent application deemed withdrawn after publication |