CN105048801B - 一种电压转换电路 - Google Patents

Abstract

本发明公开了一种电压转换电路，包括：一阶电荷泵，包括输入端、输出端、正向时钟控制端和反向时钟控制端，所述一阶电荷泵用于在正向时钟控制端和反向时钟控制端所提供时钟信号的控制下，形成输出电压从所述输出端输出，为负载提供电压；负反馈环路，包括电源端、电压反馈端和反馈输出端，所述电压反馈端与所述一阶电荷泵的输出端相连，用于根据所述输出电压调整所述电源端输入的源电压，以形成反馈电压，从所述反馈输出端输出至所述一阶电荷泵的输入端。本发明实施例通过负反馈环路控制一阶电荷泵的输入电压以及时钟信号的幅值，将一阶电荷泵的输入端电压传递到输出端，从而形成稳定的输出电压。

Description

一种电压转换电路

技术领域

本发明实施例涉及电路技术，尤其涉及一种电压转换电路。

背景技术

电压转换电路被用于将信号的电压从一个模拟电压范围转换到另一个模拟电压范围。

但是，现有技术会出现电压不稳定的问题，需要解决。

发明内容

本发明提供一种电压转换电路，以输出稳定的目标电压。

本发明实施例提供一种电压转换电路，包括：一阶电荷泵，包括输入端、输出端、正向时钟控制端和反向时钟控制端，所述一阶电荷泵用于在正向时钟控制端和反向时钟控制端所提供时钟信号的控制下，形成输出电压从所述输出端输出，为负载提供电压；负反馈环路，包括电源端、电压反馈端和反馈输出端，所述电压反馈端与所述一阶电荷泵的输出端相连，用于根据所述输出电压调整所述电源端输入的源电压，以形成反馈电压，从所述反馈输出端输出至所述一阶电荷泵的输入端。

所述电压转换电路还包括时钟信号发生器，所述时钟信号发生器的输入端与一振荡器的输出端相连，输出端与所述一阶电荷泵的时钟控制端相连，用于调整时钟信号的幅值。

所述一阶电荷泵包括：第一N沟道金属氧化物半导体型场效应管NMOS，第一P沟道金属氧化物半导体型场效应管PMOS，第二PMOS管，第三PMOS管，第一电容和第二电容。其中，所述第一NMOS管的漏极为所述一阶电荷泵的输入端，栅极为正向时钟控制端，源极通过第一电容与反向时钟控制端连接，并与所述第一PMOS管的源极相连接；所述第一PMOS管的栅极通过第二电容与正向时钟控制端相连接，漏极为所述一阶电荷泵的输出端；所述第二PMOS管的栅极和源极与所述第一PMOS管的栅极相连接，漏极与所述一阶电荷泵的输出端相连接；所述第三PMOS管的栅极和漏极与所述一阶电荷泵的输出端相连接，源极与所述第一PMOS管的栅极相连接。

所述负反馈环路包括第二NMOS管，第三NMOS管，第四NMOS管，第四PMOS管，第五PMOS管，第六PMOS管和第三电阻。其中，所述第二NMOS管的栅极为负反馈环路的电压反馈端，通过第一电阻与所述一阶电荷泵的输出端相连接，并通过第二电阻接地，漏极分别与所述第五PMOS管的漏极和栅极相连接；所述第五PMOS管的源极与电源端连接；所述第六PMOS管和所述第三NMOS管分别与所述第五PMOS管和所述第二NMOS管成镜像连接；所述第四PMOS管的源极与电源端相连接，栅极与所述第三NMOS管的漏极连接，漏极为负反馈环路的反馈输出端，通过第三电阻接地；所述第四NMOS管的漏极分别与所述第三NMOS管的源极和所述第二NMOS管源极相连接，源极接地。

所述时钟信号发生器包括第一反相器、第二反相器、第三反相器、第四反相器和第五反相器。其中所述第一反相器、第二反相器和第三反相器依次串联连接；所述第四反相器和第五反相器串联后与所述第一反相器、第二反相器和第三反相器并联。

本发明实施例提供的电压转换电路，通过负反馈环路控制一阶电荷泵的输入电压以及时钟信号的幅值，将一阶电荷泵的输入端电压传递到输出端，从而形成稳定的输出电压。

附图说明

图1是本发明实施例一提供的一种电压转换电路图；

图2是本发明实施例二提供的时钟信号发生器的电路图；

图3是本发明实施例二提供的时钟控制信号CLKB和CLK的波形以及相对应的net1和VDDP处的电压波形。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

实施例一

图1为本发明实施例一提供的一种电压转换电路图，本实施例适用于负载需要变化范围窄的供电电压的情况。本实施例提供的一种电压转换电路图，如图1所示，包括：一阶电荷泵110和负反馈环路120。

一阶电荷泵110包括输入端、输出端、正向时钟控制端(CLKB)和反向时钟控制端(CLK)，所述一阶电荷泵用于在正向时钟控制端和反向时钟控制端所提供时钟信号的控制下，形成输出电压从所述输出端输出，为负载提供电压。

负反馈环路120包括电源端、电压反馈端和反馈输出端，所述电压反馈端与所述一阶电荷泵的输出端相连，用于根据所述输出电压调整所述电源端输入的源电压，以形成反馈电压，从所述反馈输出端输出至所述一阶电荷泵的输入端。

本实施例的技术方案，可通过时钟信号和负反馈环路，将基础电压的变化进行反向的反馈，这样使得输出电压稳定在基础电压附近。

为实现上述功能可采用如图1所示的具体电路结构。

所述一阶电荷泵110包括：第一N沟道金属氧化物半导体型场效应管(NMOS)N1，第一P沟道金属氧化物半导体型场效应管(PMOS)P1，第二PMOS管P2，第三PMOS管P3，第一电容C1和第二电容C2；

其中，所述第一NMOS管的漏极为所述一阶电荷泵的输入端，栅极为正向时钟控制端，源极通过第一电容与反向时钟控制端连接，并与所述第一PMOS管的源极相连接；所述第一PMOS管的栅极通过第二电容与正向时钟控制端相连接，漏极为所述一阶电荷泵的输出端；所述第二PMOS管的栅极和源极与所述第一PMOS管的栅极相连接，漏极与所述一阶电荷泵的输出端相连接；所述第三PMOS管的栅极和漏极与所述一阶电荷泵的输出端相连接，源极与所述第一PMOS管的栅极相连接。

所述负反馈环路120包括第二NMOS管N2，第三NMOS管N3，第四NMOS管N4，第四PMOS管P4，第五PMOS管P5，第六PMOS管P6和第三电阻R3；

其中，所述第二NMOS管的栅极为负反馈环路的电压反馈端(REGLEVEL)，通过第一电阻(R1)与所述一阶电荷泵的输出端相连接，并通过第二电阻(R2)接地，漏极分别与所述第五PMOS管的漏极和栅极相连接；所述第五PMOS管的源极与电源端连接；所述第六PMOS管和所述第三NMOS管分别与所述第五PMOS管和所述第二NMOS管成镜像连接；所述第四PMOS管的源极与电源端相连接，栅极与所述第三NMOS管的漏极连接，漏极为负反馈环路的反馈输出端，通过第三电阻接地；所述第四NMOS管的漏极分别与所述第三NMOS管的源极和所述第二NMOS管源极相连接，源极接地。

其中，VDDP是所述一阶电荷泵的输出电压，也即目标电压，可以根据实际需要进行设定，如图1所示，VDDP＝VREF*(R1+R2)/R2，通过调节VREF、R1或者R2都可以对VDDP进行调节。为了更清楚地描述所述负反馈环路的工作原理，假设输出电压VDDP低于目标电压，如图1所示，REGLEVEL的电压降低，N2的导通能力减弱，net3电压升高，net3电压升高P6的导通能力下降，N3导通能力增大(BIAS控制的N4可看成电流源，流过它的电流值不变，等于流过N2和N3的电流和不变，N2的电流小了，N3自然就大了)，则net4电压下降(N3对net4抽取电荷的能力大于P6提供电荷的能力)，net4电压下降，P4的导通能力增大，VC电压升高。当VC电压升高，一阶电荷泵在正向时钟控制端和反向时钟控制端所提供时钟信号的控制下，一阶电荷泵的能力增强，从而VDDP电压被抬升，从而使VDDP趋于稳定。一阶电荷泵的具体工作过程如下：VC电压升高，时钟控制信号CLK的幅值从VC下降到0时，net1的电压下降了VC，但此时时钟控制信号CLKB的幅值为VC，N1导通，通过N1给net1充电直到net1＝VC，同时net2电压被抬升了VC(因为电容C2下级板通过CLKB从0到VC被抬升了VC)P1管关闭；当时钟控制信号CLKB的幅值从VC下降到0时，N1管关闭，net1的电压通过电容C1经CLK被抬升了VC，此时net1＝VC+VC，同时net2电压下降了VC，P1管开启，电荷从net1传递到VDDP，VDDP电压得到抬升，如上述过程不断循环，时钟控制信号CLKB和CLK的波形以及net1和VDDP处的电压波形如图3所示。VC电压越高，net1被抬升得越高，电容C1上存储越多的电荷，向VDDP供电能力越强，最终使VDDP趋于稳定。当VDDP等于目标电压时，REGLEVEL＝VDDP，流过P5，N2，N3以及P6的电流都相等，net3和net4电压都没有变化，维持一个平衡。当VDDP高于目标电压时的工作过程与VDDP低于目标电压时的工作过程正好相反。由于使用了一阶电荷泵，所以VDDP的数值小于2倍的VDD，VDD为外部电压源，VDDP是一个变化范围较窄的电压。

需要说明的是在负反馈环路中供电电压VDD，参考电压VREF以及BIAS没有具体要求，此处不对其进行限定，可以根据实际需要选取适当的数值。一阶电荷泵中的P2以及P3管的作用是为了保证net2处的电压能够控制P1管的通断。

本实施例的技术方案，通过负反馈环路控制一阶电荷泵的输入电压以及时钟信号的幅值，将反馈电压传递到输出端，从而形成稳定的输出电压提供给负载。

实施例二

在上述实施例的基础上，图2是本发明实施例二提供的时钟信号发生器的电路图，如图2所示，所述时钟信号发生器的输入端与一振荡器的输出端相连，输出端与所述一阶电荷泵的时钟控制端相连，用于调整时钟信号的幅值。

所述时钟信号处理电路包括第一反相器T1、第二反相器T2、第三反相器T3、第四反相器T4和第五反相器T5；其中所述第一反相器、第二反相器和第三反相器依次串联连接；所述第四反相器和第五反相器串联后与所述第一反相器、第二反相器和第三反相器并联。

时钟信号的幅值最终由T3和T5的供电电压VC决定，如图2所示，输出端输出与振荡器相同频率的时钟信号CLKB和CLK。

需要说明的是所述振荡器的类型此处不作限定，可以是晶体振荡器，振荡频率根据实际应用选取，例如可以是100M。

本实施例的技术方案中，通过将反相器T3和T5的供电电压连接到负反馈环路的反馈输出端VC，使得时钟信号CLKB和CLK的幅值为VC，通过控制时钟信号CLKB和CLK的幅值，来控制一阶电荷泵的输出，最终得到稳定的输出电压。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (4)

1.一种电压转换电路，其特征在于，包括：

一阶电荷泵，包括输入端、输出端、正向时钟控制端和反向时钟控制端，所述一阶电荷泵用于在正向时钟控制端和反向时钟控制端所提供时钟信号的控制下，形成输出电压从所述输出端输出，为负载提供电压；

所述一阶电荷泵包括：第一N沟道金属氧化物半导体型场效应管NMOS，第一P沟道金属氧化物半导体型场效应管PMOS，第二PMOS管，第三PMOS管，第一电容和第二电容；其中，第一NMOS管的漏极为所述一阶电荷泵的输入端，栅极为正向时钟控制端，源极通过第一电容与反向时钟控制端连接，并与第一PMOS管的源极相连接；所述第一PMOS管的栅极通过第二电容与正向时钟控制端相连接，漏极为所述一阶电荷泵的输出端；所述第二PMOS管的栅极和源极与所述第一PMOS管的栅极相连接，漏极与所述一阶电荷泵的输出端相连接；所述第三PMOS管的栅极和漏极与所述一阶电荷泵的输出端相连接，源极与所述第一PMOS管的栅极相连接；

负反馈环路，包括电源端、电压反馈端和反馈输出端，所述电压反馈端通过电压检测电路与所述一阶电荷泵的输出端相连，用于根据所述输出电压调整所述电源端输入的源电压，以形成反馈电压，从所述反馈输出端输出至所述一阶电荷泵的输入端；

所述电压检测电路，用于实时检测电荷泵的输出电压并为负反馈环路提供输入电压。

2.根据权利要求1所述的电路，其特征在于，还包括时钟信号发生器，所述时钟信号发生器的输入端与一振荡器的输出端相连，输出端与所述一阶电荷泵的时钟控制端相连，用于调整时钟信号的幅值。

3.根据权利要求1所述的电路，其特征在于，所述负反馈环路包括第二NMOS管，第三NMOS管，第四NMOS管，第四PMOS管，第五PMOS管，第六PMOS管和第三电阻；

其中，所述第二NMOS管的栅极为负反馈环路的电压反馈端，通过第一电阻与所述一阶电荷泵的输出端相连接，并通过第二电阻接地，漏极分别与所述第五PMOS管的漏极和栅极相连接；

所述第五PMOS管的源极与电源端连接；

所述第六PMOS管和所述第三NMOS管分别与所述第五PMOS管和所述第二NMOS管成镜像连接；

所述第四PMOS管的源极与电源端相连接，栅极与所述第三NMOS管的漏极连接，漏极为负反馈环路的反馈输出端，通过第三电阻接地；

所述第四NMOS管的漏极分别与所述第三NMOS管的源极和所述第二NMOS管源极相连接，源极接地。

4.根据权利要求2所述的电路，其特征在于，所述时钟信号发生器包括

第一反相器、第二反相器、第三反相器、第四反相器和第五反相器；

其中所述第一反相器、第二反相器和第三反相器依次串联连接；所述第四反相器和第五反相器串联后与所述第一反相器、第二反相器和第三反相器并联。