CN105227179A - 振荡电路 - Google Patents

Abstract

一种振荡电路，包括：选择单元，适于从参考信号和分频信号中选择一个信号作为输入信号；控制电压产生单元，适于根据所述输入信号产生控制电压，所述控制电压的电压值与所述输入信号的频率相关；基准电压产生单元，适于产生基准电压，所述基准电压的电压值等于所述参考信号作为所述输入信号时所述控制电压的电压值；输出调整单元，适于根据所述控制电压和所述基准电压产生输出信号，所述输出信号的频率与所述基准电压减所述控制电压获得的电压差相关；分频单元，适于对所述输出信号进行分频处理以产生所述分频信号。本发明提供的振荡电路采用普通的元器件实现闭环反馈，电路成本低、输出信号的频率精度高。

Description

振荡电路

技术领域

本发明涉及集成电路技术领域，特别涉及一种振荡电路。

背景技术

振荡器是用来产生周期信号的电子装置，其构成的电路称为振荡电路。振荡器的种类很多：按照振荡激励方式，振荡器可分为自激振荡器和他激振荡器；按照电路结构，振荡器可分为阻容振荡器、电感电容振荡器、晶体振荡器、环形振荡器以及音叉振荡器等；按照输出波形，振荡器可分为正弦波振荡器、方波振荡器、锯齿波振荡器等。振荡电路通常被应用于通信、广播、电视等设备中，常用的振荡电路主要有阻容振荡器构成的振荡电路、环形振荡器构成的振荡电路以及晶体振荡器构成的振荡电路。

阻容振荡器构成的振荡电路是应用最为普遍的一种振荡电路，它的电路结构简单、成本较低、功耗较小；但阻容振荡器构成的振荡电路的工艺相关性比较差，工作电压对输出信号的频率影响非常大，导致输出信号的频率精度较低。环形振荡器构成的振荡电路成本较低，输出信号的频率范围很宽；但环形振荡器构成的振荡电路对电源噪声很敏感，输出信号的频率精度也较低。晶体振荡器构成的振荡电路工作稳定，输出信号的频率精度只与所选择的晶体器件的固有频率相关，因而输出信号的频率精度较高；但晶体振荡器构成的振荡电路面积较大，不能集成在芯片内部，且因采用石英晶体，其成本也较高。

上述三种常用的振荡电路，阻容振荡器构成的振荡电路和环形振荡器构成的振荡电路成本低，但输出信号的频率精度低；晶体振荡器构成的振荡电路输出信号的频率精度高，但成本也高。因此，如何提供一种成本低、输出信号的频率精度高的振荡电路仍是一个亟待解决的问题。

发明内容

本发明解决的是现有的振荡电路成本高、输出信号的频率精度低的问题。

为解决上述问题，本发明提供一种振荡电路，包括：

选择单元，适于从参考信号和分频信号中选择一个信号作为输入信号；

控制电压产生单元，适于根据所述输入信号产生控制电压，所述控制电压的电压值与所述输入信号的频率相关；

基准电压产生单元，适于产生基准电压，所述基准电压的电压值等于所述参考信号作为所述输入信号时所述控制电压的电压值；

输出调整单元，适于根据所述控制电压和所述基准电压产生输出信号，所述输出信号的频率与所述基准电压减所述控制电压获得的电压差相关，在所述电压差等于零时，所述输出信号的频率保持不变；

分频单元，适于对所述输出信号进行分频处理以产生所述分频信号。

可选的，所述控制电压的电压值与所述输入信号的频率呈负相关性；

在所述电压差大于零时，所述输出信号的频率减小；

在所述电压差小于零时，所述输出信号的频率增大。

可选的，所述控制电压的电压值与所述输入信号的频率呈正相关性；

在所述电压差大于零时，所述输出信号的频率增大；

在所述电压差小于零时，所述输出信号的频率减小。

可选的，所述控制电压产生单元包括：

时钟信号产生单元，适于根据所述输入信号产生互不交叠的第一时钟信号和第二时钟信号；

偏置电流产生单元，适于根据所述第一时钟信号和所述第二时钟信号产生偏置电流，所述偏置电流的电流值与所述输入信号的频率呈正相关性；

电阻，所述电阻的一端适于输入所述偏置电流以产生所述控制电压，所述电阻的另一端适于输入参考电位。

可选的，所述基准电压产生单元包括：

第二带隙基准源，适于产生第二带隙电压；

第二分压单元，适于对所述第二带隙电压进行分压以产生所述基准电压。

可选的，所述输出调整单元包括第二运算放大器和压控振荡器；

所述第二运算放大器的第一输入端适于输入所述控制电压，所述第二运算放大器的第二输入端适于输入所述基准电压，所述第二运算放大器的输出端连接所述压控振荡器的输入端；

所述压控振荡器的输出端适于产生所述输出信号。

可选的，所述选择单元适于在基准电压设置阶段选择所述参考信号作为所述输入信号，在输出信号产生阶段选择所述分频信号作为所述输入信号。

与现有技术相比，本发明的技术方案具有以下优点：

本发明提供的振荡电路，根据参考信号的频率获得基准电压的电压值，输出调整单元根据控制电压和所述基准电压产生输出信号，所述输出信号经分频单元进行分频处理后作为分频信号输入控制电压产生单元，由所述控制电压产生单元根据所述分频信号的频率产生所述控制电压。由于所述输出信号的频率在所述控制电压等于所述基准电压时保持不变，并且，所述基准电压的电压值也由所述控制电压产生单元根据所述参考信号的频率产生，因此，在稳态时所述分频信号的频率与所述参考信号的频率相等，即所述输出信号的频率等于所述参考信号的频率乘以所述分频单元的分频倍数。

与现有技术中的振荡电路不同，本发明提供的振荡电路采用普通的元器件实现，无需使用晶体器件，因而降低了电路成本。并且，本发明提供的振荡电路采用的是闭环反馈回路，所述控制电压的电压值跟随所述输出信号的频率变化，在所述输出信号的频率变化时，所述输出调整单元能够根据所述控制电压的电压值实时地对所述输出信号的频率进行校正，提高了所述输出信号的频率精度。所述基准电压的电压值和所述控制电压均由所述控制电压产生单元产生，可以减小由元器件参数差异引起的频率误差，进一步提高所述输出信号的频率精度。

本发明的可选方案中，产生所述基准电压的基准电压产生单元包括第二带隙基准源和第二分压单元。所述第二带隙基准源产生的第二带隙电压不受温度变化影响，因而所述基准电压更为稳定，提高了所述输出信号的频率稳定性。

本发明的可选方案中，产生所述基准电压的基准电压产生单元包括第一分压单元。所述基准电压产生单元和所述控制电压产生单元共用第一带隙基准源，不仅提高了所述输出信号的频率稳定性，并且进一步降低了电路成本。

附图说明

图1是本发明实施方式的振荡电路的结构示意图；

图2是本发明实施例的控制电压产生单元的结构示意图；

图3是本发明实施例的偏置电流产生单元的结构示意图；

图4是本发明实施例的基准电压产生单元的一种结构示意图；

图5是本发明实施例的基准电压产生单元的另一种结构示意图；

图6是本发明实施例的输出调整单元的结构示意图；

图7是本发明实施例的振荡电路的结构示意图。

具体实施方式

正如背景技术中所描述的，现有几种常用的振荡电路，无法做到低成本和高精度兼容：阻容振荡器构成的振荡电路和环形振荡器构成的振荡电路成本低，但输出信号的频率精度低；晶体振荡器构成的振荡电路输出信号的频率精度高，但成本也高。本发明提供一种振荡电路，采用普通的元器件构成闭环反馈回路，实时地对输出信号的频率进行校准，从而提高输出信号的频率、降低电路成本。

图1是本发明实施方式的振荡电路的结构示意图，所述振荡电路包括选择单元10、控制电压产生单元11、基准电压产生单元12、输出调整单元13以及分频单元14。

具体地，所述振荡电路可工作于基准电压设置阶段和输出信号产生阶段。所述选择单元10适于从参考信号Sref和分频信号Sdiv中选择一个信号作为输入信号Sin，以便所述振荡电路在所述基准电压设置阶段和所述输出信号产生阶段之间进行切换。进一步，在所述基准电压设置阶段，所述选择单元10选择所述参考信号Sref作为所述输入信号Sin；在所述输出信号产生阶段，所述选择单元10选择所述分频信号Sdiv作为所述输入信号Sin。所述选择单元10可以采用具有开关功能的器件(例如晶体管、机械开关等)实现，本领域技术人员知晓如何采用具有开关功能的器件实现所述选择单元10，在此不再赘述。

所述控制电压产生单元11适于根据所述输入信号Sin产生控制电压Vctr，所述控制电压Vctr的电压值与所述输入信号Sin的频率相关，即当所述输入信号Sin的频率变化时，所述控制电压Vctr的电压值也随之变化。需要说明的是，本发明实施方式并不限定所述控制电压Vctr的电压值与所述输入信号Sin的频率之间的具体关系。所述控制电压Vctr的电压值与所述输入信号Sin的频率可以呈负相关性，即当所述输入信号Sin的频率增大时，所述控制电压Vctr的电压值减小；当所述输入信号Sin的频率减小时，所述控制电压Vctr的电压值增大。所述控制电压Vctr的电压值与所述输入信号Sin的频率也可以呈正相关性，即当所述输入信号Sin的频率增大时，所述控制电压Vctr的电压值增大；当所述输入信号Sin的频率减小时，所述控制电压Vctr的电压值减小。

所述基准电压产生单元12适于产生基准电压Vref，所述基准电压Vref的电压值等于所述参考信号Sref作为所述输入信号Sin时所述控制电压Vctr的电压值。具体地，在所述基准电压设置阶段，所述选择单元10选择所述参考信号Sref作为所述输入信号Sin，所述控制电压产生单元11根据所述参考信号Sref产生所述控制电压Vctr，所述控制电压Vctr的电压值与所述参考信号Sref的频率相关，读取所述控制电压Vctr的电压值即为所述基准电压Vref的电压值。通过调节所述基准电压产生单元12的电路参数，可以获得所述基准电压Vref。在本发明实施例中，可以通过外部模数转换器或者内部模数转换器读取所述控制电压Vctr的电压值。

所述输出调整单元13适于根据所述控制电压Vctr和所述基准电压Vref产生输出信号Sout，所述输出信号Sout的频率与所述基准电压Vref减所述控制电压Vctr获得的电压差相关，在所述电压差等于零时，所述输出信号Sout的频率保持不变。进一步，所述输出信号Sout的频率与所述电压差之间的关系与所述控制电压Vctr的电压值与所述输入信号Sin的频率之间的关系相关。

具体地，若所述控制电压Vctr的电压值与所述输入信号Sin的频率呈负相关性，则当所述电压差大于零时，所述输出信号Sout的频率减小；当所述电压差小于零时，所述输出信号Sout的频率增大。若所述控制电压Vctr的电压值与所述输入信号Sin的频率呈正相关性，则当所述电压差大于零时，所述输出信号Sout的频率增大；当所述电压差小于零时，所述输出信号Sout的频率减小。

所述分频单元14适于对所述输出信号Sout进行分频处理以产生所述分频信号Sdiv，所述输出信号Sout的频率＝所述分频信号Sdiv的频率*M，M为分频数。本领域技术人员知晓所述分频单元14的实现方式和工作原理，在此不再赘述。

以所述控制电压Vctr的电压值与所述输入信号Sin的频率呈正相关性为例，以下对本发明实施方式的振荡电路的工作原理进行说明。

在所述基准电压设置阶段，所述选择单元10选择所述参考信号Sref作为所述输入信号Sin，所述控制电压Vctr的电压值与所述参考信号Sref的频率呈正相关。读取所述控制电压Vctr的电压值即为所述基准电压Vref的电压值，通过调节所述基准电压产生单元12的电路参数，获得所述基准电压Vref。所述基准电压产生单元12产生所述基准电压Vref后，所述输出调整单元13开始工作，产生所述输出信号Sout，所述振荡电路工作于所述输出信号产生阶段。

在所述输出信号产生阶段，所述选择单元10选择所述分频信号Sdiv作为所述输入信号Sin，所述控制电压Vctr的电压值与所述分频信号Sdiv的频率呈正相关。当所述分频信号Sdiv的频率小于所述参考信号Sref的频率时，所述控制电压Vctr小于所述基准电压Vref，即所述电压差大于零，所述输出调整单元13调整所述输出信号Sout的频率，使所述输出信号Sout的频率增大。所述输出信号Sout的频率增大后，所述分频信号Sdiv的频率随之增大，所述控制电压Vctr增大，所述电压差减小。当所述电压差减小至等于零时，所述控制电压Vctr和所述基准电压Vref相等，所述输出信号Sout的频率保持不变，所述振荡电路处于稳定状态。由于所述基准电压Vref的电压值和所述控制电压Vctr均由所述控制电压产生单元11产生，在稳定状态时所述分频信号Sdiv的频率和所述参考信号Sref的频率相等，因此，所述输出信号Sout的频率＝所述参考信号Sref的频率*M。

类似地，当所述分频信号Sdiv的频率大于所述参考信号Sref的频率时，所述控制电压Vctr大于所述基准电压Vref，即所述电压差小于零，所述输出调整单元13调整所述输出信号Sout的频率，使所述输出信号Sout的频率减小。所述输出信号Sout的频率减小后，所述分频信号Sdiv的频率随之减小，所述控制电压Vctr减小，所述电压差的绝对值减小。当所述电压差的绝对值减小至等于零时，所述控制电压Vctr和所述基准电压Vref相等，所述输出信号Sout的频率保持不变，所述振荡电路处于稳定状态。

当所述控制电压Vctr的电压值与所述输入信号Sin的频率呈负相关性时，所述振荡电路的工作原理与上述工作原理类似，在此不再赘述。与现有技术中的振荡电路不同，本发明提供的振荡电路采用普通的元器件实现，无需使用晶体器件，因而降低了电路成本。并且，本发明提供的振荡电路采用的是闭环反馈回路，所述控制电压Vctr的电压值跟随所述输出信号Sout的频率变化，在所述输出信号Sout的频率变化时，所述输出调整单元13能够根据所述控制电压Vctr的电压值实时地对所述输出信号Sout的频率进行校正，提高了所述输出信号Sout的频率精度。所述基准电压Vref的电压值和所述控制电压Vctr均由所述控制电压产生单元11产生，可以减小由元器件参数差异引起的频率误差，进一步提高所述输出信号Sout的频率精度。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。需要说明的是，在以下实施例中，仍是以所述控制电压Vctr的电压值与所述输入信号Sin的频率呈正相关性为例进行说明。

图2是本发明实施例的控制电压产生单元11的电路结构示意图，所述控制电压产生单元11包括时钟信号产生单元20、偏置电流产生单元21以及电阻R。

具体地，所述时钟信号产生单元20适于根据所述输入信号Sin产生互不交叠的第一时钟信号PH1和第二时钟信号PH2，即所述第一时钟信号PH1和所述第二时钟信号PH2的频率相等、相位不同。在所述基准电压设置阶段，所述时钟信号产生单元20根据所述参考信号Sref产生所述第一时钟信号PH1和所述第二时钟信号PH2，所述第一时钟信号PH1的频率和所述第二时钟信号PH2的频率均等于所述参考信号Sref的频率；在所述输出信号产生阶段，所述时钟信号产生单元20根据所述分频信号Sdiv产生所述第一时钟信号PH1和所述第二时钟信号PH2，所述第一时钟信号PH1的频率和所述第二时钟信号PH2的频率均等于所述分频信号Sdiv的频率。本领域技术人员知晓所述时钟信号产生单元20的具体实现方式和工作原理，在此不再赘述。

所述偏置电流产生单元21适于根据所述第一时钟信号PH1和所述第二时钟信号PH2产生偏置电流Ib，所述偏置电流Ib的电流值与所述输入信号Sin的频率呈正相关性。在所述基准电压设置阶段，所述偏置电流Ib的电流值与所述参考信号Sref的频率呈正相关性：当所述参考信号Sref的频率增大时，所述偏置电流Ib的电流值增大；当所述参考信号Sref的频率减小时，所述偏置电流Ib的电流值减小。在所述输出信号产生阶段，所述偏置电流Ib的电流值与所述分频信号Sdiv的频率呈正相关性：当所述分频信号Sdiv的频率增大时，所述偏置电流Ib的电流值增大；当所述分频信号Sdiv的频率减小时，所述偏置电流Ib的电流值减小。

所述电阻R的一端适于输入所述偏置电流Ib以产生所述控制电压Vctr，所述电阻的R另一端适于输入参考电位。所述偏置电流Ib流过所述电阻R，在所述电阻R的两端产生电压差，所述控制电压Vctr即等于所述参考电位加上所述电阻R的两端的电压差。在本发明实施例中，所述参考电位为地电位，即所述电阻R的另一端接地，所述电阻R的两端的电压差即为所述参考电压Vctr的电压值。

本发明实施例提供一种所述偏置电流产生单元21的具体电路，如图3所示。所述偏置电流产生单元21包括第一PMOS管P31、第二PMOS管P32、第三PMOS管P33、NMOS管N30、第一运算放大器A1、第一开关K31、第二开关K32、第三开关K33、第一电容C1以及第二电容C2。

具体地，所述第一PMOS管P31的栅极连接所述第二PMOS管P32的栅极和所述第三PMOS管P33的栅极，所述第一PMOS管P31的源极连接所述第二PMOS管P32的源极和所述第三PMOS管P33的源极并适于输入电源电压Vdd，所述第一PMOS管P31的漏极连接所述第一开关K31的第一端和所述第二开关K32的第一端。

所述第二PMOS管P32的漏极连接所述NMOS管N30的漏极。

所述第三PMOS管P33的漏极连接所述电阻R的一端，即所述第三PMOS管P33的漏极适于输出所述偏置电流Ib。

所述第一开关K31的第二端连接所述第一电容C1的一端和所述第三开关K33的第一端，所述第一开关K31的控制端适于输入所述第一时钟信号PH1。

所述第二开关K32的第二端适于输入所述参考电位，所述第二开关K32的控制端适于输入所述第二时钟信号PH2。

所述第一电容C1的另一端输入所述参考电位。

所述第三开关K33的第二端连接所述第一运算放大器A1的第一输入端和所述第二电容C2的一端，所述第三开关K33的控制端适于输入所述第二时钟信号PH2。

所述第一运算放大器A1的第二输入端适于输入第一带隙电压Vbg1，所述第一运算放大器A1的输出端连接所述第二电容C2的另一端和所述NMOS管N30的栅极。需要说明的是，所述第一运算放大器A1的第一输入端可以为所述第一运算放大器A1的同相输入端，也可以为所述第一运算放大器A1的反相输入端；相应地，所述第一运算放大器A1的第二输入端可以为所述第一运算放大器A1的反相输入端，也可以为所述第一运算放大器A1的同相输入端。在本实施例中，所述第一运算放大器A1的第一输入端为所述第一运算放大器A1的反相输入端，所述第一运算放大器A1的第二输入端为所述第一运算放大器A1的同相输入端。

所述NMOS管N30的源极适于输入所述参考电位。在本实施例中，所述参考电位为地电位，即所述第二开关K32的第二端、所述第一电容C1的另一端以及所述NMOS管N30的源极接地。

在本实施例中，所述偏置电流产生单元21为开关电容器电流源。所述第一PMOS管P31、所述第二PMOS管P32以及所述第三PMOS管P33构成电流镜；所述第一开关K31在所述第一时钟信号PH1的控制下导通或断开，所述第二开关K32和所述第三开关K33在所述第二时钟信号PH2的控制下导通或断开，实现对所述第一电容C1和所述第二电容C2的充放电；所述第一运算放大器A1根据其第一输入端和第二输入端之间的电压差控制所述NMOS管N30的导通程度，调节流过所述第二PMOS管P32的电流。

由于所述第一时钟信号PH1和所述第二时钟信号PH2互不交叠，因此，在所述第一开关K31导通时，所述第二开关K32和所述第三开关K33断开，对所述第一电容C1充电，对所述第二电容C2放电；在所述第一开关K31断开时，所述第二开关K32和所述第三开关K33导通，对所述第一电容C1放电，对所述第二电容C2充电。对所述第一电容C1和所述第二电容C2的充放电频率等于所述第一时钟信号PH1的频率，即所述输入信号Sin的频率，所述偏置电流Ib的电流值与所述输入信号Sin的频率呈正比。作为一具体实施例，所述第一时钟信号PH1和所述第二时钟信号PH2的占空比可以均为50％，则有i＝2×v1×c0×fin，其中，i为所述偏置电流Ib的电流值，v1为所述第一带隙电压Vbg1的电压值，c0为所述第一电容C1的电容值，fin为所述输入信号Sin的频率。因此，所述控制电压Vctr的电压值vc＝2×v1×c0×fin×r，r为所述电阻R的电阻值。

所述第一带隙电压Vbg1可以由所述振荡电路外部的电压源提供，也可以由内部供电电路提供。在本实施例中，所述偏置电流产生单元21还包括第一带隙基准源30，所述第一带隙基准源30适于产生所述第一带隙电压Vbg1。由于所述第一带隙基准源30产生的电压不受温度变化的影响，所述控制电压Vctr更为稳定。

基于图3所示的偏置电流产生单元21，本发明实施例提供一种所述基准电压产生单元12的电路结构，如图4所示。所述基准电压产生单元12包括第一分压单元40，所述第一分压单元40适于对所述第一带隙电压Vbg1进行分压以产生所述基准电压Vref。在所述基准电压设置阶段，读取所述控制电压Vctr的电压值和所述第一带隙电压Vbg1的电压值，调整所述第一分压单元40的分压比例，使所述基准电压Vref的电压值等于所述控制电压Vctr在所述基准电压设置阶段的电压值。在本实施例中，所述第一分压单元40为可调节阻抗的电阻串。在其他实施例中，所述第一分压单元40也可以为其他具有分压功能的电路，本发明对此不作限定。

在本实施例中，所述基准电压Vref是对所述第一带隙电压Vbg1分压获得，由于所述第一带隙电压Vbg1不受温度变化影响，因此所述基准电压Vref非常稳定，提高了所述输出信号Sout的频率稳定性。并且，由于所述基准电压产生单元12和所述控制电压产生单元11共用所述第一带隙基准源30，进一步降低了所述振荡电路的成本。

本发明实施例还提供一种所述基准电压产生单元12的电路结构，如图5所示。所述基准电压产生单元12包括第二带隙基准源50和第二分压单元51，所述第二带隙基准源50适于产生第二带隙电压Vbg2，所述第二分压单元51适于对所述第二带隙电压Vbg2进行分压以产生所述基准电压Vref。

本发明实施例提供一种输出调整单元13的电路结构，如图6所示。所述输出调整单元13包括第二运算放大器A2和压控振荡器60。具体地，所述第二运算放大器A2的第一输入端适于输入所述控制电压Vctr，所述第二运算放大器A2的第二输入端适于输入所述基准电压Vref，所述第二运算放大器A2的输出端连接所述压控振荡器60的输入端；所述压控振荡器60的输出端适于产生所述输出信号Sout。

所述第二运算放大器A2的第一输入端可以为所述第二运算放大器A2的同相输入端，也可以为所述第二运算放大器A2的反相输入端；相应地，所述第二运算放大器A2的第二输入端可以为所述第二运算放大器A2的反相输入端，也可以为所述第二运算放大器A2的同相输入端。在本实施例中，所述第二运算放大器A2的第一输入端为所述第二运算放大器A2的反相输入端，所述第二运算放大器A2的第二输入端为所述第二运算放大器A2的同相输入端。根据运算放大器的特性，所述第二运算放大器A2对所述基准电压Vref减所述控制电压Vctr获得的电压差进行放大，输出放大信号。所述放大信号作为调节信号，调节所述压控振荡器60内部的元器件参数，使所述输出信号Sout的频率随所述电压差变化。本领域技术人员知晓所述放大信号如何调节所述压控振荡器60内部的元器件参数，在此不再赘述。

图7是本发明实施例的振荡电路的结构示意图，所述振荡电路包括选择单元10'、控制信号产生单元、基准电压产生单元、输出调整单元以及分频单元14'。其中，所述控制信号产生单元包括时钟信号产生单元20'、偏置电流产生单元21'以及电阻R'，所述基准电压产生单元包括第二带隙基准源50'和第二分压单元51'，所述输出调整单元包括第二运算放大器A2'和压控振荡器60'。各电路单元的具体结构和工作原理可参考前述实施例的描述，在此不再赘述。

在基准电压设置阶段，所述选择单元10'选择参考信号Sref作为输入信号Sin。所述时钟信号产生单元20'根据所述参考信号Sref产生互不交叠的第一时钟信号PH1和第二时钟信号PH2，所述第一时钟信号PH1和所述第二时钟信号PH2的频率等于所述参考信号Sref的频率。所述偏置电流产生单元21'接收所述第一时钟信号PH1和所述第二时钟信号PH2，在所述第一时钟信号PH1和所述第二时钟信号PH2的控制下产生偏置电流Ib，所述偏置电流Ib的电流值与所述参考信号Sref的频率呈正比。通过所述电阻R'，将所述偏置电流Ib转换为控制电压Vctr。读取所述控制电压Vctr的电压值以及所述第二带隙基准源50'产生的第二带隙电压Vbg2的电压值，设置所述第二分压单元51'的分压比例，使所述第二分压单元51'产生与所述控制电压Vctr相等的基准电压Vref。产生所述基准电压Vref后，所述第二运算放大器A2'和所述压控振荡器60'开始工作，产生输出信号Sout。所述分频单元14'对所述输出信号Sout进行分频处理后输出分频信号Sdiv，所述振荡电路工作于输出信号产生阶段。

在所述输出信号产生阶段，所述选择单元10选择所述分频信号Sdiv作为所述输入信号Sin。所述时钟信号产生单元20'根据所述分频信号Sdiv产生所述第一时钟信号PH1和所述第二时钟信号PH2，所述第一时钟信号PH1和所述第二时钟信号PH2的频率等于所述分频信号Sdiv的频率。所述偏置电流产生单元21'接收所述第一时钟信号PH1和所述第二时钟信号PH2，在所述第一时钟信号PH1和所述第二时钟信号PH2的控制下产生所述偏置电流Ib，所述偏置电流Ib的电流值与所述分频信号Sdiv的频率呈正比。当所述分频信号Sdiv的频率小于所述参考信号Sref的频率时，所述控制电压Vctr小于所述基准电压Vref，即所述基准电压Vref减所述控制电压Vctr获得的电压差大于零，所述第二运算放大器A2'和所述压控振荡器60'调整所述输出信号Sout的频率，使所述输出信号Sout的频率增大。所述输出信号Sout的频率增大后，所述分频信号Sdiv的频率随之增大，所述控制电压Vctr增大，所述电压差减小。当所述电压差减小至等于零时，所述控制电压Vctr和所述基准电压Vref相等，所述输出信号Sout的频率保持不变，所述振荡电路处于稳定状态。由于所述基准电压Vref的电压值和所述控制电压Vctr均由所述控制电压产生单元产生，在稳定状态时所述分频信号Sdiv的频率和所述参考信号Sref的频率相等，所述输出信号Sout的频率等于所述参考信号Sref的频率的M倍，M为所述分频单元14'的分频倍数。

类似地，当所述分频信号Sdiv的频率大于所述参考信号Sref的频率时，所述控制电压Vctr大于所述基准电压Vref，即所述电压差小于零，所述第二运算放大器A2'和所述压控振荡器60'调整所述输出信号Sout的频率，使所述输出信号Sout的频率减小。所述输出信号Sout的频率减小后，所述分频信号Sdiv的频率随之减小，所述控制电压Vctr减小，所述电压差的绝对值减小。当所述电压差的绝对值减小至等于零时，所述控制电压Vctr和所述基准电压Vref相等，所述输出信号Sout的频率保持不变，所述振荡电路处于稳定状态。

综上所述，本发明提供的振荡电路采用普通的元器件实现，不需要依靠晶体振荡，降低了电路成本。并且，所述振荡电路采用闭环反馈回路，能够实时地对输出信号的频率进行校正，提高了所述输出信号的频率精度。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种振荡电路，其特征在于，包括：

选择单元，适于从参考信号和分频信号中选择一个信号作为输入信号；

控制电压产生单元，适于根据所述输入信号产生控制电压，所述控制电压的电压值与所述输入信号的频率相关；

基准电压产生单元，适于产生基准电压，所述基准电压的电压值等于所述参考信号作为所述输入信号时所述控制电压的电压值；

输出调整单元，适于根据所述控制电压和所述基准电压产生输出信号，所述输出信号的频率与所述基准电压减所述控制电压获得的电压差相关，在所述电压差等于零时，所述输出信号的频率保持不变；

分频单元，适于对所述输出信号进行分频处理以产生所述分频信号。

2.如权利要求1所述的振荡电路，其特征在于，所述控制电压的电压值与所述输入信号的频率呈负相关性；

在所述电压差大于零时，所述输出信号的频率减小；

在所述电压差小于零时，所述输出信号的频率增大。

3.如权利要求1所述的振荡电路，其特征在于，所述控制电压的电压值与所述输入信号的频率呈正相关性；

在所述电压差大于零时，所述输出信号的频率增大；

在所述电压差小于零时，所述输出信号的频率减小。

4.如权利要求1或3所述的振荡电路，其特征在于，所述控制电压产生单元包括：

时钟信号产生单元，适于根据所述输入信号产生互不交叠的第一时钟信号和第二时钟信号；

偏置电流产生单元，适于根据所述第一时钟信号和所述第二时钟信号产生偏置电流，所述偏置电流的电流值与所述输入信号的频率呈正相关性；

电阻，所述电阻的一端适于输入所述偏置电流以产生所述控制电压，所述电阻的另一端适于输入参考电位。

5.如权利要求4所述的振荡电路，其特征在于，所述偏置电流产生单元包括第一PMOS管、第二PMOS管、第三PMOS管、NMOS管、第一运算放大器、第一开关、第二开关、第三开关、第一电容以及第二电容；

所述第一PMOS管的栅极连接所述第二PMOS管的栅极和所述第三PMOS管的栅极，所述第一PMOS管的源极连接所述第二PMOS管的源极和所述第三PMOS管的源极并适于输入电源电压，所述第一PMOS管的漏极连接所述第一开关的第一端和所述第二开关的第一端；

所述第二PMOS管的漏极连接所述NMOS管的漏极；

所述第三PMOS管的漏极连接所述电阻的一端；

所述第一开关的第二端连接所述第一电容的一端和所述第三开关的第一端，所述第一开关的控制端适于输入所述第一时钟信号；

所述第二开关的第二端适于输入所述参考电位，所述第二开关的控制端适于输入所述第二时钟信号；

所述第一电容的另一端输入所述参考电位；

所述第三开关的第二端连接所述第一运算放大器的第一输入端和所述第二电容的一端，所述第三开关的控制端适于输入所述第二时钟信号；

所述第一运算放大器的第二输入端适于输入第一带隙电压，所述第一运算放大器的输出端连接所述第二电容的另一端和所述NMOS管的栅极；

所述NMOS管的源极适于输入所述参考电位。

6.如权利要求5所述的振荡电路，其特征在于，所述偏置电流产生单元还包括适于产生所述第一带隙电压的第一带隙基准源。

7.如权利要求6所述的振荡电路，其特征在于，所述基准电压产生单元包括：

第一分压单元，适于对所述第一带隙电压进行分压以产生所述基准电压。

8.如权利要求7所述的振荡电路，其特征在于，所述第一分压单元为可调节阻抗的电阻串。

9.如权利要求5所述的振荡电路，其特征在于，所述参考电位为地电位。

10.如权利要求1或3所述的振荡电路，其特征在于，所述基准电压产生单元包括：

第二带隙基准源，适于产生第二带隙电压；

第二分压单元，适于对所述第二带隙电压进行分压以产生所述基准电压。

11.如权利要求1或3所述的振荡电路，其特征在于，所述输出调整单元包括第二运算放大器和压控振荡器；

所述第二运算放大器的第一输入端适于输入所述控制电压，所述第二运算放大器的第二输入端适于输入所述基准电压，所述第二运算放大器的输出端连接所述压控振荡器的输入端；

所述压控振荡器的输出端适于产生所述输出信号。

12.如权利要求1所述的振荡电路，其特征在于，所述选择单元适于在基准电压设置阶段选择所述参考信号作为所述输入信号，在输出信号产生阶段选择所述分频信号作为所述输入信号。